JPH11298488A - パケット伝送方法及び装置、並びにネットワーク - Google Patents
パケット伝送方法及び装置、並びにネットワークInfo
- Publication number
- JPH11298488A JPH11298488A JP10100878A JP10087898A JPH11298488A JP H11298488 A JPH11298488 A JP H11298488A JP 10100878 A JP10100878 A JP 10100878A JP 10087898 A JP10087898 A JP 10087898A JP H11298488 A JPH11298488 A JP H11298488A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- packet
- format
- atm
- information area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 伝送装置内の無駄な電力消費を低減する。
【解決手段】 制御情報領域とユーザ情報領域を有する
パケットをノード内の機能ブロックで処理したうえで、
当該ノードから送出するパケット伝送方法において、前
記制御情報領域又はユーザ情報領域の情報に基づいて、
当該ユーザ情報領域の情報がユーザにとって無効である
かどうかを判定し、無効であると判定された前記パケッ
トを、ビットパターンの交番数を低減した所定のフォー
マットに変換して、前記機能ブロックを通過させ、少な
くとも当該ノードから送出するまえには、当該パケット
のビットパターンを前記変換のまえの状態にもどすこと
を特徴とする。
パケットをノード内の機能ブロックで処理したうえで、
当該ノードから送出するパケット伝送方法において、前
記制御情報領域又はユーザ情報領域の情報に基づいて、
当該ユーザ情報領域の情報がユーザにとって無効である
かどうかを判定し、無効であると判定された前記パケッ
トを、ビットパターンの交番数を低減した所定のフォー
マットに変換して、前記機能ブロックを通過させ、少な
くとも当該ノードから送出するまえには、当該パケット
のビットパターンを前記変換のまえの状態にもどすこと
を特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、パケット伝送装置
に関し、たとえばＡＴＭ（Asynchronous Transfer Mod
e: 非同期転送モード) 交換機などの各種のノードに適
用し得るものである。
に関し、たとえばＡＴＭ（Asynchronous Transfer Mod
e: 非同期転送モード) 交換機などの各種のノードに適
用し得るものである。
【０００２】また本発明は、かかるパケット伝送装置を
ノードとするネットワークに関するものである。
ノードとするネットワークに関するものである。
【０００３】さらに、本発明は、かかるネットワーク、
ノードで使用されるパケット伝送方法に関するものであ
る。
ノードで使用されるパケット伝送方法に関するものであ
る。
【０００４】
【従来の技術】従来のこの種の技術に関する文献として
は、次の文献１がある。
は、次の文献１がある。
【０００５】文献１ 「わかりやすいB-ISDN技術」 （財団法人新日本ＩＴＵ協会 編 第１４３頁） この文献１において、ＩＴＵ−Ｔ（国際電気通信連合−
電気通信標準化部門）勧告の５３バイトセルは、ペイロ
ードフィールドに有効なユーザ情報をもたない空セル
（Idle Cell ）であっても、各ビットの“０”、“１”
相互間の交番回数は、セルヘッダ内で８回、ペイロード
フィールドで２８８（＝６×４８）回である。
電気通信標準化部門）勧告の５３バイトセルは、ペイロ
ードフィールドに有効なユーザ情報をもたない空セル
（Idle Cell ）であっても、各ビットの“０”、“１”
相互間の交番回数は、セルヘッダ内で８回、ペイロード
フィールドで２８８（＝６×４８）回である。
【０００６】そして従来のＡＴＭ交換機などのＡＴＭ伝
送装置では、図２に示すように、空セルも含めたすべて
のＡＴＭセルに対してそのまま、セル処理部３〜５など
のＡＴＭレイヤの各処理を施している。
送装置では、図２に示すように、空セルも含めたすべて
のＡＴＭセルに対してそのまま、セル処理部３〜５など
のＡＴＭレイヤの各処理を施している。
【０００７】
【発明が解決しようとする課題】ところがＡＴＭセルの
各種の伝送装置（ノード）内で、１バイト×５３バイト
の前記ＡＴＭセルを読み取るにあたって、各１バイト中
の各ビットを一方の端から他方の端へ読み取ってゆき、
次の１バイトも一方の端から他方の端へと読み取ってゆ
く動作を５３バイト分おこなう場合、すなわちシリアル
に読み取る場合には、消費電力の小さいＣＭＯＳ（comp
lementary MOS ）回路を使ったとしても、当該交番回
数が多いほど伝送装置内の回路の消費電力が増大してし
まう。
各種の伝送装置（ノード）内で、１バイト×５３バイト
の前記ＡＴＭセルを読み取るにあたって、各１バイト中
の各ビットを一方の端から他方の端へ読み取ってゆき、
次の１バイトも一方の端から他方の端へと読み取ってゆ
く動作を５３バイト分おこなう場合、すなわちシリアル
に読み取る場合には、消費電力の小さいＣＭＯＳ（comp
lementary MOS ）回路を使ったとしても、当該交番回
数が多いほど伝送装置内の回路の消費電力が増大してし
まう。
【０００８】当該伝送装置内の各回路でこのように消費
電力が大きくなると、伝送装置全体では非常に大きな浪
費となる。
電力が大きくなると、伝送装置全体では非常に大きな浪
費となる。
【０００９】
【課題を解決するための手段】この課題を解決するため
に、第１の発明では、制御情報領域とユーザ情報領域を
有するパケットをノード内の機能ブロックで処理したう
えで、当該ノードから送出するパケット伝送方法におい
て、以下の各ステップを備えることを特徴とする。
に、第１の発明では、制御情報領域とユーザ情報領域を
有するパケットをノード内の機能ブロックで処理したう
えで、当該ノードから送出するパケット伝送方法におい
て、以下の各ステップを備えることを特徴とする。
【００１０】すなわち（１）前記制御情報領域又はユー
ザ情報領域の情報に基づいて、前記パケットの当該ユー
ザ情報領域の情報がユーザにとって無効であるかどうか
を判定し、（２）ここで無効であると判定された前記パ
ケットは、ビットパターンの交番数を低減した所定のフ
ォーマットに変換して、前記の機能ブロックを通過さ
せ、（３）少なくとも当該ノードから送出するまえに
は、当該パケットのビットパターンを前記変換のまえの
状態にもどす。
ザ情報領域の情報に基づいて、前記パケットの当該ユー
ザ情報領域の情報がユーザにとって無効であるかどうか
を判定し、（２）ここで無効であると判定された前記パ
ケットは、ビットパターンの交番数を低減した所定のフ
ォーマットに変換して、前記の機能ブロックを通過さ
せ、（３）少なくとも当該ノードから送出するまえに
は、当該パケットのビットパターンを前記変換のまえの
状態にもどす。
【００１１】また、第２の発明では、制御情報領域とユ
ーザ情報領域を有するパケットをノード内の機能ブロッ
クで処理したうえで、当該ノードから送出するパケット
伝送装置において、以下の構成を備えることを特徴とす
る。
ーザ情報領域を有するパケットをノード内の機能ブロッ
クで処理したうえで、当該ノードから送出するパケット
伝送装置において、以下の構成を備えることを特徴とす
る。
【００１２】すなわち、（１）前記制御情報領域又はユ
ーザ情報領域の情報に基づいて、前記パケットの当該ユ
ーザ情報領域の情報がユーザにとって無効であるかどう
かを判定する判定手段と、（２）無効であると判定され
た前記パケットを、ビットパターンの交番数を低減した
所定のフォーマットに変換して、前記の機能ブロックを
通過させる第１のフォーマット変換手段と、（３）少な
くとも当該ノードから送出するまえには、当該パケット
のビットパターンを前記変換のまえの状態にもどす第２
のフォーマット変換手段とを備える。
ーザ情報領域の情報に基づいて、前記パケットの当該ユ
ーザ情報領域の情報がユーザにとって無効であるかどう
かを判定する判定手段と、（２）無効であると判定され
た前記パケットを、ビットパターンの交番数を低減した
所定のフォーマットに変換して、前記の機能ブロックを
通過させる第１のフォーマット変換手段と、（３）少な
くとも当該ノードから送出するまえには、当該パケット
のビットパターンを前記変換のまえの状態にもどす第２
のフォーマット変換手段とを備える。
【００１３】さらに第３の発明にかかるネットワークで
は、請求項３又は４のいすれかの伝送装置をノードとす
ることを特徴とする。
は、請求項３又は４のいすれかの伝送装置をノードとす
ることを特徴とする。
【００１４】
【発明の実施の形態】（Ａ）実施形態 本発明にかかるパケット伝送方法及び装置を、ＡＴＭネ
ットワークの各種ノードのひとつであるＡＴＭ交換機に
適用した場合を例に、一実施形態について説明する。
ットワークの各種ノードのひとつであるＡＴＭ交換機に
適用した場合を例に、一実施形態について説明する。
【００１５】本実施形態は、ＡＴＭセルのフィールドの
なかで空セルであることを識別するためのフィールド以
外は、伝送装置にとって無意味なフィールドである点に
着目し、無意味なフィールドを処理するために伝送装置
内で消費される無駄な電力を削減することを特徴とす
る。
なかで空セルであることを識別するためのフィールド以
外は、伝送装置にとって無意味なフィールドである点に
着目し、無意味なフィールドを処理するために伝送装置
内で消費される無駄な電力を削減することを特徴とす
る。
【００１６】（Ａ−１）実施形態の構成 図１に実施形態にかかる伝送装置すなわちＡＴＭ交換機
１０を示す。
１０を示す。
【００１７】図１において、左端には、他のＡＴＭ交換
機や端末などから供給されたＡＴＭセルを受け取って、
当該セルが空セルであるかどうかを検出する空セル検出
部１が設けられている。
機や端末などから供給されたＡＴＭセルを受け取って、
当該セルが空セルであるかどうかを検出する空セル検出
部１が設けられている。
【００１８】この空セル検出部１で検出された空セルを
後述する所定のフォーマットに変換するために、空セル
検出部１の出力端子にはフォーマット変換部２が接続さ
れている。
後述する所定のフォーマットに変換するために、空セル
検出部１の出力端子にはフォーマット変換部２が接続さ
れている。
【００１９】フォーマット変換部２より後段に設けられ
ている符号３〜５を付したセル処理部Ａ〜Ｚは、ＡＴＭ
交換機１０内の機能ブロックである。具体的にはこれら
の一つひとつが、ＡＴＭ交換機１０内でたとえば回線イ
ンタフェース盤に搭載された１パッケージのCMOS ICま
たはCMOS LSI である。
ている符号３〜５を付したセル処理部Ａ〜Ｚは、ＡＴＭ
交換機１０内の機能ブロックである。具体的にはこれら
の一つひとつが、ＡＴＭ交換機１０内でたとえば回線イ
ンタフェース盤に搭載された１パッケージのCMOS ICま
たはCMOS LSI である。
【００２０】したがって、ひとつのセル処理部はヘッダ
変換などのＡＴＭレイヤの１機能のすべてまたは一部、
あるいは複数の機能のすべてまたは一部を担うが、ここ
では詳述しない。
変換などのＡＴＭレイヤの１機能のすべてまたは一部、
あるいは複数の機能のすべてまたは一部を担うが、ここ
では詳述しない。
【００２１】最後段のセル処理部５の次段には、セル処
理部５から出力されるセルのなかから空セルを検出する
ための空セル検出部６が設けられている。この空セル検
出部６の出力端子には、空セルのフォーマットをもとに
もどすためのフォーマット変換部７が接続されている。
理部５から出力されるセルのなかから空セルを検出する
ための空セル検出部６が設けられている。この空セル検
出部６の出力端子には、空セルのフォーマットをもとに
もどすためのフォーマット変換部７が接続されている。
【００２２】このように空セルのフォーマットをもとに
もどすのは、交換機１０などの伝送装置外の伝送路にお
ける空セルのフォーマットが、ＩＴＵ−ＴのＩ．４３２
勧告で定められているためである。
もどすのは、交換機１０などの伝送装置外の伝送路にお
ける空セルのフォーマットが、ＩＴＵ−ＴのＩ．４３２
勧告で定められているためである。
【００２３】このフォーマット変換部７の出力端子に
は、他のＡＴＭ交換機やＡＴＭ端末などが接続され得
る。
は、他のＡＴＭ交換機やＡＴＭ端末などが接続され得
る。
【００２４】一方で、ＩＴＵ−Ｔ勧告に準拠した有効な
ユーザ情報をもつＡＴＭセルは、図３（Ａ）に示すよう
なセル構造を備えている。
ユーザ情報をもつＡＴＭセルは、図３（Ａ）に示すよう
なセル構造を備えている。
【００２５】図３（Ａ）において、５バイトのセルヘッ
ダのなかには、ＶＰＩ（仮想パス識別子）、ＶＣＩ
（仮想チャネル識別子）、ＰＴ（ペイロードタイプ）
、ＣＬＰ（セル損失優先表示）、ＨＥＣ（ヘッダ誤
り制御）の各フィールドが設けられている。
ダのなかには、ＶＰＩ（仮想パス識別子）、ＶＣＩ
（仮想チャネル識別子）、ＰＴ（ペイロードタイプ）
、ＣＬＰ（セル損失優先表示）、ＨＥＣ（ヘッダ誤
り制御）の各フィールドが設けられている。
【００２６】また、空セルのセルヘッダの５バイトもビ
ットパターンが決まっていて、図３（Ａ）中で上から順
番に１バイトずつ示すと、“00000000 00000000 0000
000000000001 01010010”となる。最後から２番目の１
バイトで最下位ビットの“１”は前記ＣＬＰの１ビッ
トに対応し、最後の１バイトの“01010010”は前記ＨＥ
Ｃに対応する。また空セルのペイロードフィールドで
は、６ＡＨすなわち“01101010”のビットパターンから
なる１バイトが繰り返されて４８バイトとなる。
ットパターンが決まっていて、図３（Ａ）中で上から順
番に１バイトずつ示すと、“00000000 00000000 0000
000000000001 01010010”となる。最後から２番目の１
バイトで最下位ビットの“１”は前記ＣＬＰの１ビッ
トに対応し、最後の１バイトの“01010010”は前記ＨＥ
Ｃに対応する。また空セルのペイロードフィールドで
は、６ＡＨすなわち“01101010”のビットパターンから
なる１バイトが繰り返されて４８バイトとなる。
【００２７】セルヘッダの最後の２バイト“00000001
01010010”で“１”と“０”相互間の交番回数は８回。
ペイロードフィールドでは、１バイトあたり交番回数６
回の“01101010”が４８バイト分存在しているので、１
セルの全ビットに対する交番回数、すなわち交番率は、 （８＋６×４８）／（８×５３）６９．８％ となっている。
01010010”で“１”と“０”相互間の交番回数は８回。
ペイロードフィールドでは、１バイトあたり交番回数６
回の“01101010”が４８バイト分存在しているので、１
セルの全ビットに対する交番回数、すなわち交番率は、 （８＋６×４８）／（８×５３）６９．８％ となっている。
【００２８】以下、上記のような構成を有する実施形態
の動作について説明する。 （Ａ−２）実施形態の動作 ＡＴＭ交換機１０に伝送されてくるＡＴＭセルは、まず
空セル検出部１に入力される。
の動作について説明する。 （Ａ−２）実施形態の動作 ＡＴＭ交換機１０に伝送されてくるＡＴＭセルは、まず
空セル検出部１に入力される。
【００２９】空セル検出部１は、当該ＡＴＭセルのヘッ
ダ内でＶＰＩ、ＶＣＩおよびＰＴのすべてのビッ
トが“０”であり、ＣＬＰが“１”であることから、
当該セルが空セルであることを検出する。
ダ内でＶＰＩ、ＶＣＩおよびＰＴのすべてのビッ
トが“０”であり、ＣＬＰが“１”であることから、
当該セルが空セルであることを検出する。
【００３０】空セル検出部１で空セルとして検出されな
かったＡＴＭセルは、次段のフォーマット変換部２でな
んら加工されることなくセル処理部３に伝送されるが、
空セルとして検出されたＡＴＭセルは、ここでフォーマ
ット変換される。
かったＡＴＭセルは、次段のフォーマット変換部２でな
んら加工されることなくセル処理部３に伝送されるが、
空セルとして検出されたＡＴＭセルは、ここでフォーマ
ット変換される。
【００３１】このフォーマット変換では、ペイロードフ
ィールドのすべてのビットが“０”にされる。
ィールドのすべてのビットが“０”にされる。
【００３２】４８バイトのすべてのビットを“０”にし
たことにより交番回数はセルヘッダの８回だけになるの
で、１セルあたりの交番率は、８／（８×５３）１．
９％となる。
たことにより交番回数はセルヘッダの８回だけになるの
で、１セルあたりの交番率は、８／（８×５３）１．
９％となる。
【００３３】なおここで、ペイロードフィールドのす
べてのビットを“０”にするかわりにすべてのビットを
“１”にするようにしてもよい。
べてのビットを“０”にするかわりにすべてのビットを
“１”にするようにしてもよい。
【００３４】次いで、このようにしてフォーマット変換
された空セルの供給を受けるセル処理部３は、当該セル
が空セルであることを特に認識することなく、当該セル
に対して他の有効なペイロードをもつＡＴＭセルと同様
な処理を行う。
された空セルの供給を受けるセル処理部３は、当該セル
が空セルであることを特に認識することなく、当該セル
に対して他の有効なペイロードをもつＡＴＭセルと同様
な処理を行う。
【００３５】一般に、ＣＭＯＳの消費電力は、ＣＭＯＳ
を構成している２つのトランジスタが同時にオンしてい
る瞬間にスパイク的に流れるいわゆる貫通電流などによ
って、オン・オフが繰り返されるほど増加する傾向があ
る。セルとの関係で見るとこのオン・オフは、ＣＭＯＳ
回路が読み取るセルの各ビットが“０”、“１”相互間
で交番することに対応して生じる。したがって、フォー
マット変換部２ですべてのビットを“０”にされたセル
を処理する際には、セル処理部３の電力消費は少ない。
を構成している２つのトランジスタが同時にオンしてい
る瞬間にスパイク的に流れるいわゆる貫通電流などによ
って、オン・オフが繰り返されるほど増加する傾向があ
る。セルとの関係で見るとこのオン・オフは、ＣＭＯＳ
回路が読み取るセルの各ビットが“０”、“１”相互間
で交番することに対応して生じる。したがって、フォー
マット変換部２ですべてのビットを“０”にされたセル
を処理する際には、セル処理部３の電力消費は少ない。
【００３６】セル処理部３から出力されたセルがセル処
理部４，…，セル処理部５で処理されるときにも、この
点は同じなので各セル処理部で電力消費は減少する。
理部４，…，セル処理部５で処理されるときにも、この
点は同じなので各セル処理部で電力消費は減少する。
【００３７】最後のセル処理部であるセル処理部５から
出力されたセルは、出力側の空セル検出部６に入力され
る。
出力されたセルは、出力側の空セル検出部６に入力され
る。
【００３８】空セル検出部６では、空セル検出部１と同
様に、当該セルのヘッダ内でＶＰＩ、ＶＣＩおよび
ＰＴのすべてのビットが“０”であり、ＣＬＰが
“１”であることから、当該セルが空セルであることを
検出する。
様に、当該セルのヘッダ内でＶＰＩ、ＶＣＩおよび
ＰＴのすべてのビットが“０”であり、ＣＬＰが
“１”であることから、当該セルが空セルであることを
検出する。
【００３９】空セルであることを検出されたセルは、次
段のフォーマット変換部７でペイロードフィールドをも
との“01101010”の繰り返しからなるフォーマットにも
どされたうえで、交換機１０の外の伝送路に送出されて
ゆく。
段のフォーマット変換部７でペイロードフィールドをも
との“01101010”の繰り返しからなるフォーマットにも
どされたうえで、交換機１０の外の伝送路に送出されて
ゆく。
【００４０】なお、空セル検出部６で空セルとして検出
されなかったセルは、フォーマット変換部７で加工され
ることなくそのままこの伝送路に送出されてゆく。
されなかったセルは、フォーマット変換部７で加工され
ることなくそのままこの伝送路に送出されてゆく。
【００４１】（Ａ−３）実施形態の効果 以上のように、本実施形態によれば、ＣＭＯＳ回路を使
ってＡＴＭセルをシリアルに読み取る場合、ＡＴＭ交換
機内の各回路の消費電力が小さい。この効果は特に、伝
送路使用率が低い場合、すなわち空セルが多い場合に顕
著である。
ってＡＴＭセルをシリアルに読み取る場合、ＡＴＭ交換
機内の各回路の消費電力が小さい。この効果は特に、伝
送路使用率が低い場合、すなわち空セルが多い場合に顕
著である。
【００４２】（Ｂ）他の実施形態 以上の説明では、空セルとして検出されたＡＴＭセルの
ペイロードフィールドだけをフォーマット変換したが、
図３（Ｂ）に示すように５３バイトのＡＴＭセルのすべ
てのビットを“０”（またはすべてのビットを“１”）
にするとともに、空セル識別フィールドを付加するこ
とによりフォーマットを変えるようにしてもよい。この
空セル識別フィールドは当該セルが空セルであること
を出力側の空セル検出部６に知らせるために付加される
もので、ここでは１バイトのフィールドであるとする
が、必要に応じて１バイトより大きくしてもよく、小さ
くしてもよい。
ペイロードフィールドだけをフォーマット変換したが、
図３（Ｂ）に示すように５３バイトのＡＴＭセルのすべ
てのビットを“０”（またはすべてのビットを“１”）
にするとともに、空セル識別フィールドを付加するこ
とによりフォーマットを変えるようにしてもよい。この
空セル識別フィールドは当該セルが空セルであること
を出力側の空セル検出部６に知らせるために付加される
もので、ここでは１バイトのフィールドであるとする
が、必要に応じて１バイトより大きくしてもよく、小さ
くしてもよい。
【００４３】また、このように空セル識別フィールド
を５３バイトに付け加えるかたちにしたのは、元来５３
バイトのＡＴＭセルを処理するためのセル処理部３〜５
のハードウエアを変更することなく、あるいは変更する
としてもできるだけ少ない変更で済ませるためである。
したがって出力側の空セル検出部６が認識できる限り、
必要に応じて空セル識別フィールドをセルヘッダまたは
ペイロードフィールドに設けるようにしてもよい。
を５３バイトに付け加えるかたちにしたのは、元来５３
バイトのＡＴＭセルを処理するためのセル処理部３〜５
のハードウエアを変更することなく、あるいは変更する
としてもできるだけ少ない変更で済ませるためである。
したがって出力側の空セル検出部６が認識できる限り、
必要に応じて空セル識別フィールドをセルヘッダまたは
ペイロードフィールドに設けるようにしてもよい。
【００４４】なお、交換機１０内で非優先セルの優先的
廃棄を行う場合には、ＡＴＭセルのすべてのビットを
“０”にし、ＣＬＰまで“０”とすると、空セルを優先
セルにしてしまうことになるので、単純にフォーマット
変換でＡＴＭセルの全ビットを“１”に変換するか、Ｃ
ＬＰだけは“１”にするなどの対策を講じるようにして
もよい。
廃棄を行う場合には、ＡＴＭセルのすべてのビットを
“０”にし、ＣＬＰまで“０”とすると、空セルを優先
セルにしてしまうことになるので、単純にフォーマット
変換でＡＴＭセルの全ビットを“１”に変換するか、Ｃ
ＬＰだけは“１”にするなどの対策を講じるようにして
もよい。
【００４５】また、上述したように空セルの場合、ペイ
ロードフィールドは“01101010”の繰り返しからなるの
で、これに基づいて空セル検出部１が空セルの検出を行
うようにしてもよい。この場合や前記空セル識別フィー
ルドを付加する場合などでは、入力側の空セル検出部
１の空セル検出方法と出力側の空セル検出部６の空セル
検出方法とが、必ずしも同一である必要はない。
ロードフィールドは“01101010”の繰り返しからなるの
で、これに基づいて空セル検出部１が空セルの検出を行
うようにしてもよい。この場合や前記空セル識別フィー
ルドを付加する場合などでは、入力側の空セル検出部
１の空セル検出方法と出力側の空セル検出部６の空セル
検出方法とが、必ずしも同一である必要はない。
【００４６】さらに、ここまでの説明ではＡＴＭ交換機
１０について述べたが、本発明の適用は、ＡＴＭ交換機
に限らず多重化装置などの他のＡＴＭ伝送装置、および
当該伝送装置を含むネットワークに対しても可能であ
る。
１０について述べたが、本発明の適用は、ＡＴＭ交換機
に限らず多重化装置などの他のＡＴＭ伝送装置、および
当該伝送装置を含むネットワークに対しても可能であ
る。
【００４７】また、本発明はＡＴＭ伝送に限らず、伝送
装置内でユーザ情報領域をdon t careとして取り扱うこ
とができるパケット伝送についても適用することが可能
である。
装置内でユーザ情報領域をdon t careとして取り扱うこ
とができるパケット伝送についても適用することが可能
である。
【００４８】すなわち、本発明は、制御情報領域とユー
ザ情報領域を有するパケットをノード内の機能ブロック
で処理したうえで、当該ノードからパケットを送出する
場合に、広く適用できる。
ザ情報領域を有するパケットをノード内の機能ブロック
で処理したうえで、当該ノードからパケットを送出する
場合に、広く適用できる。
【００４９】
【発明の効果】以上のように、本発明のパケット伝送方
法及び装置によれば、ユーザ情報領域に有効なユーザ情
報をもたないパケットをノード内で読み取り、伝送し、
処理するために費やされる無駄な電力を低減することが
できる。
法及び装置によれば、ユーザ情報領域に有効なユーザ情
報をもたないパケットをノード内で読み取り、伝送し、
処理するために費やされる無駄な電力を低減することが
できる。
【００５０】さらに本発明のネットワークでは、各ノー
ドに上述したようなパケット伝送装置を適用することに
より、ネットワーク全体としても消費電力を低減するこ
とができる。
ドに上述したようなパケット伝送装置を適用することに
より、ネットワーク全体としても消費電力を低減するこ
とができる。
【図１】実施形態に係るＡＴＭ交換機の概略を示すブロ
ック図である。
ック図である。
【図２】従来のＡＴＭ交換機の概略を示すブロック図で
ある。
ある。
【図３】実施形態に係るＡＴＭセルのフォーマットを示
す概略図である。
す概略図である。
１，６…空セル検出部、２，６…フォーマット変換部、
３〜５…セル処理部、１０…ＡＴＭ交換機、〜…セ
ルフィールド。
３〜５…セル処理部、１０…ＡＴＭ交換機、〜…セ
ルフィールド。
Claims (5)
- 【請求項１】 制御情報領域とユーザ情報領域を有する
パケットをノード内の機能ブロックで処理したうえで、
当該ノードから送出するパケット伝送方法において、 前記制御情報領域又はユーザ情報領域の情報に基づい
て、前記パケットの当該ユーザ情報領域の情報がユーザ
にとって無効であるかどうかを判定し、 ここで無効であると判定された前記パケットは、ビット
パターンの交番数を低減した所定のフォーマットに変換
して、前記機能ブロックを通過させ、 少なくとも当該ノードから送出するまえには、当該パケ
ットのビットパターンを前記変換のまえの状態にもどす
ことを特徴とするパケット伝送方法。 - 【請求項２】 請求項１のパケット伝送方法において、 前記パケットはＡＴＭセルであり、 前記所定のフォーマットは、このＡＴＭセルの少なくと
もペイロード部分のすべてのビットを、０又は１のいず
れか一方に統一したフォーマットであることを特徴とす
るパケット伝送方法。 - 【請求項３】 制御情報領域とユーザ情報領域を有する
パケットをノード内の機能ブロックで処理したうえで、
当該ノードから送出するパケット伝送装置において、 前記制御情報領域又はユーザ情報領域の情報に基づい
て、前記パケットの当該ユーザ情報領域の情報がユーザ
にとって無効であるかどうかを判定する判定手段と、 無効であると判定された前記パケットを、ビットパター
ンの交番数を低減した所定のフォーマットに変換して、
前記の機能ブロックを通過させる第１のフォーマット変
換手段と、 少なくとも当該ノードから送出するまえには、当該パケ
ットのビットパターンを前記変換のまえの状態にもどす
第２のフォーマット変換手段とを備えることを特徴とす
るパケット伝送装置。 - 【請求項４】 請求項３のパケット伝送装置において、 前記パケットはＡＴＭセルであり、 前記所定のフォーマットは、このＡＴＭセルの少なくと
もペイロードフィールドのすべてのビットを、０又は１
のいずれか一方に統一したフォーマットであることを特
徴とするパケット伝送装置。 - 【請求項５】 請求項３又は４のいずれかのパケット伝
送装置をノードとすることを特徴とするネットワーク。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10100878A JPH11298488A (ja) | 1998-04-13 | 1998-04-13 | パケット伝送方法及び装置、並びにネットワーク |
| US09/267,779 US6526053B1 (en) | 1998-04-13 | 1999-03-15 | Method and apparatus for transmitting packets and network using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10100878A JPH11298488A (ja) | 1998-04-13 | 1998-04-13 | パケット伝送方法及び装置、並びにネットワーク |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11298488A true JPH11298488A (ja) | 1999-10-29 |
Family
ID=14285594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10100878A Pending JPH11298488A (ja) | 1998-04-13 | 1998-04-13 | パケット伝送方法及び装置、並びにネットワーク |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6526053B1 (ja) |
| JP (1) | JPH11298488A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10241718B4 (de) * | 2002-09-09 | 2011-03-31 | Texas Instruments Deutschland Gmbh | Vorrichtung und Verfahren zum Aufbereiten von Datenzellen |
| KR100489685B1 (ko) * | 2003-02-20 | 2005-05-17 | 삼성전자주식회사 | 패킷 제어기와 네트워크 프로세서간의 패킷 전송을 위한패킷 송수신 장치와 그 방법 |
| CN107786320B (zh) * | 2016-08-25 | 2021-06-22 | 华为技术有限公司 | 一种发送和接收业务的方法、装置和网络系统 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05135187A (ja) | 1991-07-16 | 1993-06-01 | Hitachi Ltd | デイジタル信号処理装置 |
| JPH0630018A (ja) | 1992-07-06 | 1994-02-04 | Toshiba Corp | Ａｔｍ通信システム |
| US5740158A (en) * | 1993-10-01 | 1998-04-14 | Hitachi, Ltd. | ATM communication system |
| JP2776288B2 (ja) * | 1995-03-10 | 1998-07-16 | 日本電気株式会社 | 装置内情報伝送システム |
-
1998
- 1998-04-13 JP JP10100878A patent/JPH11298488A/ja active Pending
-
1999
- 1999-03-15 US US09/267,779 patent/US6526053B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6526053B1 (en) | 2003-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5425029A (en) | Fast packet adaptation method for ensuring packet portability across diversified switching type networks | |
| US5898669A (en) | ATM traffic management device | |
| US6865158B2 (en) | ATM switch with OAM functions | |
| US5974045A (en) | OAM processing device in an ATM network | |
| EP0978967A2 (en) | Traffic control apparatus and method | |
| US5946312A (en) | ATM cell transfer system in which use efficiency of transmission line is improved | |
| KR100318957B1 (ko) | 비동기전송모드망에서의폭주통보장치및폭주제어방법 | |
| US6370138B1 (en) | ATM switch interface apparatus for frame relay network interworking | |
| JPH11298488A (ja) | パケット伝送方法及び装置、並びにネットワーク | |
| US6411622B1 (en) | Method and apparatus for detecting timeout of ATM reception packet | |
| RU2193283C2 (ru) | Терминальный адаптер для широкополосной цифровой сети с интеграцией служб | |
| US5987007A (en) | Manipulation of header field in ATM cell | |
| US7352754B2 (en) | ATM-based data transmitting and receiving device and method | |
| JP2002247097A (ja) | 通信制御装置 | |
| Collivignarelli et al. | A complete set of VLSI circuits for ATM Switching | |
| KR0153924B1 (ko) | 에이티엠 적응 계층 타입 5 서비스를 위한 패킷 데이타 분리/재결합 장치 및 그 방법 | |
| KR100284043B1 (ko) | 프레임 릴레이와 비동기식 전송 모드간의 상호 접속 기능수행 방법 | |
| JP3056076B2 (ja) | Ａｔｍセルスイッチング装置 | |
| WO2000059162A1 (fr) | Emetteur de paquets | |
| KR100345454B1 (ko) | 라인 정합 시스템에서의 연결정보 관리 장치 및 그 방법 | |
| JP2000041045A (ja) | 空きセル生成回路 | |
| US6853649B1 (en) | Method for controlling packet-oriented data forwarding via a coupling field | |
| KR100221497B1 (ko) | 에이 티 엠 교환시스템에서의 순서번호 처리장치 및 데이터 비트의 투명성 보장방법 | |
| JPH0955743A (ja) | 組立てタイマ値の設定方法 | |
| JP2000316003A (ja) | Ａｔｍスイッチ |