KR100286524B1 - 일정저항치를가진전자부품의제조방법 - Google Patents

Abstract

본 발명은 허용가능한 특정 저항치를 가진 전자부품을 높은 양품률로 저렴하게 제공하는 제조방법에 관한 것이다. 본 발명에 따른 제조방법은, 세라믹체의 표면에 전극이 형성된 복수개의 전자부품을 제조한 후에, 각 저항치를 측정하여, 측정된 저항치의 크기에 따라 복수개의 전자부품을 그룹으로 분리한다. 다음으로, 허용가능한 특정 저항치 범위 보다 저항치가 낮은 그룹의 전자부품들의 전극들의 단면(端面)을 마멸함으로써, 이 그룹의 전자부품의 저항치는 증가되어, 목표 저항치 범위 로 수정된다.

Description

일정 저항치를 가진 전자부품의 제조방법{Method for producing electronic devices with uniform resistance values}

본 발명은 세라믹체의 표면에 전극이 형성된 전자부품의 제조방법에 관한 것으로, 보다 상세히하면, 제작된 전자부품의 저항치를 수정하는 공정을 포함하는 전자부품의 제조방법에 관한 것이다.

도 5는 종래 전자부품의 한 예로서 써미스터 소자(thermistor element) 11을 도시한다. 상기한 써미스터 소자 11은, 천이 금속원소의 산화물을 복수종 함유하며 부저항 온도특성을 가진 세라믹 재료로 만들어지는 써미스터 소체(thermistor body) 12의 양주면에 전극(electrode) 13, 14를 형성하는 구조를 가지고 있다.

이러한 써미스터 소자 11을 제작하기 위해서는, 먼저 마더 써미스터 웨이퍼(mother thermistor wafer)를 제작하고, 이 마더 써미스터 웨이퍼를 다수의 부분으로 절단하여, 복수개의 써미스터 소자 11을 제작한다. 다시 말해, 먼저, 비교적 큰 면적의 마더 써미스터 웨이퍼를 준비하고, 이 웨이퍼의 양주면의 전면에 전극을 형성한 다음에, 이렇게 얻어진 마더 써미스터 웨이퍼를, 써미스터 소자 11의 특정 크기에 맞게 다이싱(dicing) 공정으로 절단하여, 복수개의 써미스터 소자 11을 얻게 되는 것이다.

그러나, 다른 저항소자들과 유사하게, 써미스터 소자 11도, 제품 규격에 맞는 목표하는 특정 저항치 범위 내의 저항치를 가져야 한다. 다시 말해, 제작된 써미스터 소자의 저항치는, 써미스터 소체 재료들의 저항치의 불균일성 뿐만 아니라 다이싱 공정으로 절단된 써미스터 소자들의 크기에서의 차이때문에 보통 변하게 된다. 그러므로, 써미스터 소체 재료의 변동을 저하시키며, 다이싱 공정의 정확도를 향상시키는 노력이 필요하다.

그러나, 이러한 모든 노력에도 불구하고, 제작된 써미스터 소자의 저항치에서의 변동을 극히 저하시키는 것은 어렵다. 사실상, 제작된 복수개의 써미스터 소자 중에서, 허용가능한 저항치 범위 외의 저항치를 가진 써미스터 소자가 언제나 약간만 존재하는 것은 아니다. 다시 말해, 써미스터 소자의 양품률이 그렇게 높지 않으며, 써미스터 소자의 제작비 절감이 쉽지 않다.

그러므로, 본 발명의 목적은 목적하는 특정 저항치 범위 내의 저항치를 가진 전자부품의 보다 확실한 제조방법을 제공하여, 이에 따라 전자부품의 양품률의 향상과 전체적으로 제조비가 절감된 전자부품의 제조방법을 제공하는 것이다.

도 1은 본 발명의 전자부품의 제조방법에 따라 전극 단면이 마멸된 전자부품의 개략적인 부분 단면도이다.

도 2는 본 발명의 제조방법에 따른 공정 단계 중에 얻어진 저항치의 분포를 보여주는 그래프이다.

도 3은 본 발명을 실시하는 실험예에서, 수정 공정 전의 얻어진 전자부품의 저항치 분포와, 수정 후에 얻어진 전자부품의 저항치 분포를 보여주는 그래프이다.

도 4a, 4b, 4c는 본 발명의 제조방법이 적용되는 또 다른 전자부품의 측면도이다.

도 5는 본 발명의 제조방법이 적용될 수 있는 종래 전자부품을 도시한다.

〈도면의 주요 부호에 대한 설명〉

1 … 써미스터 소자

2 … 써미스터 소체

3, 4 … 전극

3a, 3b, 4a, 4b … 전극의 단면

상기한 목적 및 이외의 목적을 달성하기 위해서, 본 발명에 따른 일정 저항치를 가진 전자부품의 제조방법은, 세라믹체의 표면에 전극들이 형성된 복수개의 전자부품의 각 저항치를 측정하는 단계; 복수개의 전자부품을, 측정된 저항치의 상대적인 크기에 따라 그룹으로 분리하여, 적어도 하나의 그룹이 허용가능한 특정 저항치 범위 보다 저항치가 낮은 전자부품의 그룹을 포함하는 단계; 및 상기한 특정 저항치 범위 보다 저항치가 낮은 이러한 전자부품의 그룹 또는 그룹들에서의 전극들의 단면(端面)을 마멸하여, 허용가능한 특정 저항치 범위 내로 저항치를 증가시키는 단계를 포함하는 특징이 있다.

본 발명의 바람직한 구현예에 따르면, 원래 이들 전자부품들을 준비할 때에는, 상술한 허용가능한 특정 저항치 범위의 중심 저항치 보다 낮은 저항치를 목표 저항치로 하게 전자부품을 설계함으로써, 저항치 분포 곡선이 허용가능한 특정 저항치 범위 보다 약간 낮은 범위에서 최대 중심값을 갖는 분포 곡선을 보이게 된다. 본 발명은, 상기한 전자부품이 통상의 저항체 또는 NTC 써미스터와 PTC 써미스터를 포함하는 감온(temperature-sensitive) 저항소자 등의 저항 소자인 경우에, 특히 효과적이다.

이하에서, 본 발명을 하술할 구현예로 상세히 설명하겠지만, 본 발명이 하기의 구현예로만 제한되는 것은 아니다.

제작될 써미스터 소자의 허용가능한 저항치의 범위를 R±a로 가정한다. 여기에서, R은 허용가능한 저항치 범위의 중심 저항치를 나타낸다. 이 경우에, 중심 저항치 R 보다 낮은 저항치 R-a를 목표 저항치로 가지는 써미스터 소자가 제작될 것이다. 종래 방법으로, 먼저 마더 써미스터 웨이퍼를 복수개의 부분으로 절단하여 복수개의 써미스터 소자를 제작한다.

다음으로, 이렇게 얻어진 써미스터 소자 각각의 두 개의 전극간의 저항치를 측정한다. 이렇게 측정된 저항치에 따라, 복수개의 써미스터 소자를 다음과 같이 그룹으로 정렬한다.

도 2는 측정된 저항치의 전형적인 분포를 개략적으로 보여주는 그래프로, 횡축은 저항치를, 종축은 이 저항치를 가진 써미스터 소자의 수를 나타낸다. 이들 써미스터 소자는 목표 저항치가 R-a이므로, 이 저항치의 분포는 전형적으로 분포 곡선의 중심에 존재하고 있다. 도 2에서, 문자 "A"로 표시된 R-a로부터 R+a까지의 저항치 범위에 있는 써미스터 소자는 허용가능한 써미스터 소자로, 이 써미스터 소자는 "양품"으로 선별된다. 저항치 R+a 보다 높은 저항치를 가진 써미스터 소자들은 그룹 "B"로, 저항치 R-a 보다 낮은 저항치를 가진 써미스터 소자들은 그룹 "C"로 선별한다. 본 발명에 따르면, 그룹 C에 속한 써미스터 소자에만"수정 작업(repair work)"을 실시하며, 이 수정 작업은 복수개의 써미스터 소자를 효율적으로 마멸시킬 수 있는 배럴 마멸법(barrel abrasion process)에 의해 실시된다.

배럴 마멸 공정의 조건은, 목적하는 저항치의 수정량, 써미스터 소자의 치수 등의 요인에 따라 적당하게 정해진다.

도 1은 배럴 마멸 공정을 통해 얻은 써미스터 소자 1을 도시한다. 이 써미스터 소자 1에서는, 써미스터 소체 2의 양주면에 전극 3, 4가 형성되며, 이 전극 3, 4의 단면(端面) 3a, 3b, 4a, 4b는 배럴 마멸 공정으로 마멸되어 둥근 형상의 단면이 되며, 이 마멸로 인하여, 전극 면적이 감소된다. 또한, 전극 면적의 감소로 저항치는 높아진다.

본 발명의 한 구현예에 따르면, 그룹 "C"의 모든 써미스터 소자는 동일한 배럴 마멸 공정으로 마멸되어, 저항치가 증가된다.

본 발명의 바람직한 구현예에 따르면, 그룹 C를 여러개의 부그룹으로 분할하고, 각 부그룹에, 각 부그룹에 상당하는 저항치에 따른 서로 다른 작동 조건하에서 배럴 마멸 공정을 실시하면, 보다 정확한 저항치 수정 작업을 행할 수 있다. 예를 들어, 그룹 C를, 저항치가 (R-a-x-y) 보다 작은 부그룹 C1, 저항치가 (R-a-x-y) 내지 (R-a-x)까지인 부그룹 C2, 저항치가 (R-a-x) 내지 (R-a)까지인 부그룹 C3로 분할할 수 있다. 부그룹 C1∼C3에 속하는 써미스터 소자를 서로 다른 조건하에서 개별적으로 마멸하면, 그룹 C의 거의 모든 써미스터 소자는 신뢰성있게 수정될 수 있다. 다시 말해, 써미스터 소자의 저항치가 목표하는 특정 범위에 도달될 수 있게 된다. 이 경우, 부그룹 C1 보다 부그룹 C2, 부그룹 C2 보다 부그룹 C3의 써미스터 소자의 마멸량이 적다는 것은 말할 필요도 없다. 또한, 이들 각 부그룹의 경계부가 다른 부그룹의 경계부와 중복된다는 것도 알 수 있다.

본 구현예의 목표 저항치를, 허용가능한 저항치 범위 R±a의 중심 저항치 R 보다 낮은 저항치로 설정한 써미스터 소자를 설계하여, 제작하면, 허용가능한 저항치 범위 보다 높은 저항치를 가진 그룹 B의 써미스터 소자의 수도 저하시킬 수 있다. 이 방법으로, 본 발명에 따라 최종적으로 얻어진 써미스터 소자의 양품률을 대폭 증가시킬 수 있다.

상술한 구현예에서, 목표하는 저항치 범위를 허용가능한 범위 R±a에 대해 낮은 한계범위(R-a)로 설정하였어도, 본 발명이 이 범위로만 제한되는 것은 아니다. 써미스터 소자의 초기 제작 단계에서의 목표 저항치는, 허용가능한 저항치 범위의 중심 저항치 보다 낮게 설정되어야 하지만, 낮은 한계범위(R-a)와 일치할 필요는 없다.

또한, 본 발명에서 마더 써미스터 웨이퍼로 써미스터 소자를 제작할 때, 허용가능한 저항치 범위 R±a에 포함되는 저항치를 가진 써미스터 소자를 제작하기 위한 공정을 실시할 수 있다는 것은 말할 필요도 없다. 이 방법으로 수정 공정을 행하는 경우에, 저항치 분포의 중심이 저항치 R에 근접하게 분포될 것이며, 저항치 R±a 보다 높은 저항치를 가진 써미스터 소자의 제작률이 상술한 구현예에 비해 대폭 커질 것이다. 그러나, 목표 저항치 범위 R±a 범위 내의 저항치를 가진 써미스터 소자의 제작률이, 수정 공정을 실시하지 않은 종래 방법과 비교하여, 대폭 증가하게 되므로, 이러한 방법으로 써미스터 소자의 양품률이 높아질 수 있다.

다음으로, 본 발명은, 본 발명자에 의해 실시된 구체적인 실험에 대해서 설명한다.

목표 저항치가 10㏀이고, 크기가 50×50×0.5㎜이며, 써미스터 소체의 양주면에 Ag 전극이 형성된 복수개의 써미스터 소자는, 저항치가 9.8㏀이 되게, 마더 써미스터 웨이퍼를 절단하여, 제작되었다. 이들 복수개의 써미스터 소자의 저항치를 측정하여, 도 3의 점선 D로 표시된 결과를 얻었다. 이들 복수개의 써미스터 소자를, 하기와 같이 다섯 개의 부그룹 E1∼E5로 분류하였다.

부그룹 E1 : 저항치 9.7㏀ 미만

부그룹 E2 : 저항치 9.7∼9.8㏀

부그룹 E3 : 저항치 9.8∼9.9㏀

부그룹 E4 : 저항치 9.9∼10.1㏀

부그룹 E5 : 저항치 10.1㏀ 초과

상기한 부그룹 중에서, 부그룹 E5의 써미스터 소자는 불량품으로 제거하며, 부그룹 E4의 써미스터 소자는, 저항치가 10±0.1㏀으로 허용가능한 저항치 범위내에 존재하므로, 양품으로 분류한다.

남은 부그룹 E1∼E3의 써미스터 소자를 수정하기 위해서, 폴리셔(polisher)의 배럴 내에 직경 3∼5㎜의 마멸 입자 600±50g을 투입하고, 주수량 350±50㏄로, 배럴를 220±40rpm의 속도로 회전시켜, 수정 공정을 실시하였다. 하기 표 1에 각 부그룹의 공정 시간을 나타내었다. 수정 공정 후에, 처리된 부그룹 E1∼E3의 써미스터 소자의 저항치를 측정하였다. 도 3에서 실선 E로 표시된 결과로부터, 처리된 거의 모든 써미스터 소자가 허용가능한 저항치 범위 10±0.1㏀의 범위 내에 있다는 것을 알 수 있다. 또한, 표 1은 각 부그룹에 대한 수정 공정에 의한 수정율을 나타낸다.

부그룹	E4	E3	E2	E1
공정 시간(분)	0	40	80	110
저항치의 수정율(%)	0.0	2.0	4.3	5.3

본 발명자에 의해 실시된 상기한 실험에 따르면, 상술한 써미스터 소자의 저항치 수정 공정을 실시하기 전에는 불량률이 약 60%이었지만, 상술한 바와 같이, 수정 작업을 실시된 후의 불량률은 15% 미만으로 저하될 수 있었다.

본 발명은, 도 1에 도시된 바와 같이, 써미스터 소체 2의 양주면에 형성된 전극을 구비하여 제작되는 써미스터 소자의 종류에만 제한되는 것은 아니다. 예를 들어, 본 발명은, 도 4a에 도시된 바와 같이 써미스터 소체 2의 한쪽 주면에 서로 대향하여 형성된 전극 21, 22를 구비하는 구조의 써미스터 소자, 도 4b에 도시된 바와 같이 써미스터 소체 2의 한쪽 주면에 서로 대향하는 형성된 한 쌍의 전극 23, 24 및 다른쪽 주면에 형성된 전극 25를 구비하는 구조의 써미스터 소자, 및 도 4c에 도시된 바와 같이 써미스터 소체 2의 양단부에 단면이 실질적으로 U자 형상인 한 쌍의 전극 26, 27이 굴곡되어 형성된 구조의 써미스터 소자에 적용될 수 있다.

또한, 본 발명이, NTC 써미스터 소자의 제작에만 한정되는 것은 아니다. 본 발명은, PTC 써미스터 소자, 온도에 의해 저항치 변화가 거의 없는 소형의 세라믹 저항체, 또한 표면의 외부전극 이외에 내부전극을 구비하는 세라믹 저항체에 적용될 수 있다.

이제까지, 본 발명은, 상기한 구현예에서 써미스터 소체가 마더 써미스터 웨이퍼를 절단하여 제작되는 경우만을 기술하였지만, 본 발명이 이것으로만 한정되는 것은 아니다. 예를 들어, 처리되지 않은 세라믹체의 표면에 먼저 전극을 형성하고, 이것을 절단한 다음에, 각각을 소결하여 세라믹 소체를 얻은 경우, 또는 처리되지 않은 세라믹체를 먼저 절단하고, 그것들을 소결한 다음에, 이들 세라믹 소결체의 표면에 전극을 형성하며, 세라믹 소체를 얻는 경우에도 적용될 수 있다.

이제까지 상술한 바와 같이, 복수개의 전자부품을 제조한 후에, 각 저항치를 측정하며, 측정된 저항치의 크기에 따라 복수개의 전자부품을 그룹으로 분리한 후에, 목표하는 저항치 범위 보다 저항치가 낮은 그룹의 전자부품들의 전극들의 단면을 마멸함으로써, 각 그룹의 전자부품의 저항치를 목표 저항치 범위로 수정할 수 있게 된다. 그러므로, 종래에는 불량품으로 제거되었던 전자부품들도 양품으로 선별되어, 전자부품의 양품률을 대폭 증가시키는 것이 가능하며, 전자부품의 제조비도 절감시키는 것이 가능하다.

또한, 복수개의 전자부품의 제조시에, 허용가능한 특정 저항치 범위의 중심 저항치 보다 낮은 저항치를 목표 저항치로 하는 전자부품을 제조함으로써, 목표 저항치 범위 보다 저항치가 높은 전자부품의 발생을 억제할 수 있게 수정 공정을 실시할 수 있게 된다. 따라서, 전자부품의 양품률을 한층 더 증가시키는 것이 가능하며, 전자부품의 제조비도 한층 더 절감시킬 수 있다.

Claims (8)

1. 허용가능한 특정 저항치 범위 내의 저항치를 갖는 전자부품의 제조 방법으로,

   세라믹체의 표면에 전극들이 형성된 복수개의 전자부품을 준비하는 단계로서, 상기한 허용가능한 범위 보다 낮은 저항치를 갖는 전자부품을 포함하는 상기한 복수개의 전자부품을 준비하는 단계;

   상기한 준비된 전자부품의 각 저항치를 측정하는 단계;

   상기한 복수개의 전자부품을, 상기한 측정된 저항치의 크기에 따라 그룹으로 분리하는 단계로서, 상기한 그룹은 상기한 허용가능한 범위 보다 낮은 저항치를 갖는 전자부품을 포함하는 적어도 하나의 그룹을 포함하는 단계;

   상기한 적어도 하나의 그룹으로 분리된 상기한 측정된 전자부품을 선택하는 단계; 및

   상기한 선택 단계에서 선택된 전자부품의 적어도 하나의 전극을 마멸하여 저항치를 증가시키는 단계;를 포함하는 것을 특징으로 하는 일정 저항치를 가진 전자부품의 제조방법.
2. 제 1항에 있어서, 상기한 그룹 중에서 적어도 하나의 그룹은 상기한 허용가능한 특정 저항치 범위 보다 낮은 저항치를 갖는 상기한 전자부품만을 포함하는 것을 특징으로 하는 제조방법.
3. 제 2항에 있어서, 상기한 복수개의 전자부품은 상기한 목표 저항치를 중심으로 그 주위에 저항치 분포를 갖도록 준비됨을 특징으로 하는 제조방법.
4. 제 3항에 있어서, 상기한 전극의 마멸단계에서 전극의 단면(端面)을 마멸하는 것이 효과적임을 특징으로 하는 제조방법.
5. 제 2항에 있어서, 상기한 전극의 마멸단계에서 전극의 단면을 마멸하는 것이 효과적임을 특징으로 하는 제조방법.
6. 제 1항에 있어서, 상기한 복수개의 전자부품은 상기한 목표 저항치를 중심으로 그 주위에 저항치 분포를 갖도록 준비됨을 특징으로 하는 제조방법.
7. 제 6항에 있어서, 상기한 전극의 마멸단계에서 전극의 단면을 마멸하는 것이 효과적임을 특징으로 하는 제조방법.
8. 제 1항에 있어서, 상기한 전극의 마멸단계에서 전극의 단면을 마멸하는 것이 효과적임을 특징으로 하는 제조방법.