CN113990752A - 碳化硅材料的制备方法 - Google Patents

碳化硅材料的制备方法 Download PDF

Info

Publication number
CN113990752A
CN113990752A CN202110852661.7A CN202110852661A CN113990752A CN 113990752 A CN113990752 A CN 113990752A CN 202110852661 A CN202110852661 A CN 202110852661A CN 113990752 A CN113990752 A CN 113990752A
Authority
CN
China
Prior art keywords
crystal
wafer
silicon carbide
annealing
annealing process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110852661.7A
Other languages
English (en)
Inventor
林钦山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Co Ltd
Original Assignee
GlobalWafers Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Co Ltd filed Critical GlobalWafers Co Ltd
Publication of CN113990752A publication Critical patent/CN113990752A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/90—Carbides
    • C01B32/914—Carbides of single elements
    • C01B32/956—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0635—Carbides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/40—Electric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thermal Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Inorganic Fibers (AREA)
  • Ceramic Products (AREA)

Abstract

本发明提供一种碳化硅材料的制备方法，所述方法包括以下步骤。对于晶片或是晶体执行第一退火工艺。所述第一退火工艺的条件包括：使用10℃/分至30℃/分的升温速率，于2000℃以下的退火温度及大于2分钟且小于4小时的恒温退火时间执行所述第一退火工艺。在执行所述第一退火工艺之后，所述晶片或所述晶体的平均电阻率大于1010Ω·cm。

Description

碳化硅材料的制备方法
技术领域
本发明涉及一种碳化硅材料的制备方法，尤其涉及一种产生高电阻率特性的碳化硅材料的制备方法。
背景技术
一般来说，高纯度的晶体若要产生高电阻值，则需以高温2000℃至2400℃的环境中，以及30℃/分至150℃/分的快速退火产生点缺陷，进而才能产生高电阻率的电特性。然而，在大于2000℃以上的温度进行退火时，容易使晶体或晶片的质量劣化或导致其破裂。
有鉴于此，如何在避免晶体/晶片的质量劣化或破裂的同时，提升晶体/晶片的电阻率为目前需解决的问题。
发明内容
本发明提供一种碳化硅材料(如晶片或是晶体)的制备方法，其能够在提升晶体/晶片的电阻率的同时，避免晶体/晶片的质量劣化或破裂。
本发明的一种碳化硅材料的制备方法，包括以下步骤。对于晶片或是晶体执行第一退火工艺。所述第一退火工艺的条件包括：使用10℃/分至30℃/分的升温速率，于2000℃以下的退火温度及大于2分钟且小于4小时的恒温退火时间执行所述第一退火工艺。在执行所述第一退火工艺之后，所述晶片或所述晶体的平均电阻率大于1010Ω·cm。
在本发明的实施例中，是对于晶体执行第一退火工艺，且晶体切割后形成的晶片的平均电阻率大于1010Ω·cm。
在本发明的实施例中，所述的方法还包括对于切割后形成的晶片进行抛光后再执行第二退火工艺。第二退火工艺的条件包括：使用10℃/分至30℃/分的升温速率，于2000℃以下的退火温度及大于2分钟的恒温退火时间执行第二退火工艺。
在本发明的实施例中，是对于晶片执行第一退火工艺，且是在对晶片进行抛光后再执行第一退火工艺。
在本发明的实施例中，退火温度的范围为1950℃至2000℃。
在本发明的实施例中，退火温度的范围为1950℃至1980℃。
在本发明的实施例中，升温速率为25℃/分至30℃/分，且晶片或晶体中平均电阻率大于5*1011Ω·cm的部分占晶片或晶体的面积的100％。
在本发明的实施例中，升温速率为22℃/分至26℃/分，且晶片或晶体中平均电阻率大于1011Ω·cm的部分占晶片或晶体的面积的100％。
在本发明的实施例中，升温速率为20℃/分至24℃/分，且晶片或晶体中平均电阻率大于5*1010Ω·cm的部分占晶片或晶体的面积的100％。
在本发明的实施例中，升温速率为10℃/分至20℃/分，且晶片或晶体中平均电阻率大于1010Ω·cm的部分占晶片或晶体的面积的100％。
本发明另提供一种碳化硅材料，所述碳化硅材料包括晶片或是晶体，且所述晶片或所述晶体中平均电阻率大于1010Ω·cm的部分占所述晶片或所述晶体的面积的100％。
在本发明的实施例中，所述晶片或所述晶体中平均电阻率大于5*1010Ω·cm的部分占所述晶片或所述晶体的面积的100％。
在本发明的实施例中，所述晶片或所述晶体中平均电阻率大于1011Ω·cm的部分占所述晶片或所述晶体的面积的100％。
在本发明的实施例中，所述晶片或所述晶体中平均电阻率大于5*1011Ω·cm的部分占所述晶片或所述晶体的面积的100％。
基于上述，通过使用本发明实施例的碳化硅材料的制备方法，能够使碳化硅材料中的原子排列较为整齐，并使晶片/晶体的电阻率提升。此外，通过降低退火工艺的退火温度以及升温速率时，可在提升电阻率的同时，避免晶体/晶片的质量劣化或破裂。
附图说明
图1是依照本发明实施例的碳化硅材料的制备方法的流程图；
图2A至图2C是依照本发明一些实施例的碳化硅材料的制备方法的剖面示意图；
图3是依照本发明另实施例的碳化硅材料的制备方法的流程图；
图4A至图4C是依照本发明一些实施例的碳化硅材料的制备方法的剖面示意图；
图5A至图5C是依照本发明一些实施例的碳化硅材料的制备方法的剖面示意图。
附图标记说明
100:晶体
100A:第一表面
100B:第二表面
100W:碳化硅晶片
AN1:第一退火工艺
AN2:第二退火工艺
D1:第一方向
D2:第二方向
S10、S12、S122、S14:步骤
S20、S202、S22、S24、S26、S28:步骤Ω·cm
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同组件符号在附图和描述中用来表示相同或相似部分。
图1是依照本发明实施例的碳化硅材料的制备方法的流程图。图2A至图2C是依照本发明一些实施例的碳化硅材料的制备方法的剖面示意图。以下，将参考图1中的步骤配合图2A至图2C的剖面示意图，对本发明实施例的碳化硅晶片的制备方法进行说明。
参考图1的步骤S10以及如图2A与图2B所示，是对经过晶体成长工艺得到的晶体100进行切割以形成晶片。如图2A所示，晶体100可以为通过传统的晶体成长工艺而形成的晶体100。在一些实施例中，晶体100或是晶碇可通过物理气相传输(physical vaportransport)法，在高温炉中感应加热使碳化硅固体原料挥发，再沉积于种晶表面上，长大加厚而形成。晶体100或是晶碇可以视制造方式、制造原料、种晶晶向而有不同的结晶构造。举例来说，碳化硅的晶体/晶碇包括4H-碳化硅、6H-碳化硅等。4H-碳化硅以及6H-碳化硅属于六方晶系。在一些实施例中，晶体100包括第一表面100A以及与第一表面100A相对的第二表面100B。第一表面100A例如为碳面，而第二表面100B例如为硅面。
如图2B所示，在晶体100生长完成后，是对晶体100进行切割处理。举例来说，是沿着第一方向D1将晶体100的边角切割成等径圆柱，以及磨成导圆角，以避免晶片的边角因为碰撞而破裂。接着，是沿着第二方向D2将晶体100切片，来将多个晶片切割分离。晶体100的切片方法包括以刀具或钢线配合磨粒(磨粒如钻石颗粒)的方式进行切割。将晶体100切片并研磨抛光后，可得到多个如图2C所示的碳化硅晶片100W。
接着，参考图1的步骤S12以及如图2C所示，是对于碳化硅晶片100W执行第一退火工艺AN1。在一些实施例中，第一退火工艺AN1的条件包括执行步骤S122。具体来说，步骤S122包括使用10℃/分至30℃/分的升温速率，于2000℃以下的退火温度及大于2分钟且小于4小时的恒温退火时间来执行所述第一退火工艺AN1。据此，在执行第一退火工艺AN1之后，如图1的步骤S14以及图2C所示，所得到的碳化硅晶片100W的平均电阻率为大于1010Ω·cm。
图3是依照本发明另一实施例的碳化硅材料的制备方法的流程图。图4A至图4C是依照本发明一些实施例的碳化硅材料的制备方法的剖面示意图。图5A至图5C是依照本发明一些实施例的碳化硅材料的制备方法的剖面示意图。以下，将参考图3中的步骤，配合图4A至图4C的剖面示意图或是图5A至图5C的剖面示意图，对本发明实施例的碳化硅材料的制备方法进行说明。
如图3的步骤S20以及如图4A与图5A所示，是对经过晶体成长工艺得到的晶体100执行第一退火工艺AN1。图4A与图5A所示的晶体100可例如与图2A中所示的晶体100由类似的工艺而得，因此，将不再赘述。在一些实施例中，第一退火工艺AN1的条件包括执行步骤S202。具体来说，步骤S202包括使用10℃/分至30℃/分的升温速率，于2000℃以下的退火温度及大于2分钟且小于4小时的恒温退火时间来执行第一退火工艺AN1。
在一些实施例中，在执行第一退火工艺AN1之后，是如图3所示的步骤S22判断晶体100的平均电阻率是否大于1010Ω·cm。若是晶体100的平均电阻率大于1010Ω·cm，则可如图4B所示的直接对晶体100进行切片，来将多个晶片切割分离。将晶体100切片并研磨抛光后，可得到多个如图4C所示的碳化硅晶片100W。据此，如图3的步骤S24以及图4C所示，切割后形成的碳化硅晶片100W的平均电阻率也会是大于1010Ω·cm。
在一些其它实施例中，若是于步骤S22判断经第一退火工艺AN1的晶体100的平均电阻率仍无法满足大于1010Ω·cm的范围，则可如图3的步骤S26以及图5B与图5C所示的，对于切割后形成的晶片100W进行研磨抛光后，再执行第二退火工艺AN2。举例来说，可如图5B所示的，对晶体100进行切片，来将多个晶片切割分离。将晶体100切片并研磨抛光后，可得到多个如图5C所示的碳化硅晶片100W。接着，再对碳化硅晶片100W执行所述第二退火工艺AN2。
在一些实施例中，第二退火工艺AN2的条件包括:使用10℃/分至30℃/分的升温速率，于2000℃以下的退火温度及大于2分钟且小于4小时的恒温退火时间执行第二退火工艺AN2。据此，如图3的步骤S28以及图5C所示，执行第二退火工艺AN2后得到的碳化硅晶片100W的平均电阻率会是大于1010Ω·cm。
在上述的实施例中，不论是第一退火工艺AN1或是第二退火工艺AN2，其退火温度为2000℃以下，且例如为1950℃至2000℃的退火温度范围。在一些优选的实施例中，退火温度为1950℃至1980℃的范围。此外，恒温退火的时间为大于2分钟小于4小时，优选为大于10分钟小于3小时，最佳为大于30分钟小于2小时。据此，当控制退火温度以及恒温退火时间在上述范围时，可在提升晶体/晶片的电阻率的同时，避免晶体/晶片的质量劣化或破裂。
此外，在上述的实施例中，不论是第一退火工艺AN1或是第二退火工艺AN2，其升温速率是控制在10℃/分至30℃/分的范围。举例来说，在一些实施例中，当升温速率为25℃/分至30℃/分的范围时，所得到的晶片100W或晶体100中的平均电阻率大于5*1011Ω·cm的部分占所述晶片100W或晶体100的面积的100％。在一些实施例中，当升温速率为22℃/分至26℃/分的范围时，所得到的晶片100W或晶体100中的平均电阻率大于1011Ω·cm的部分占所述晶片100W或晶体100的面积的100％。在一些实施例中，当升温速率为20℃/分至24℃/分的范围时，所得到的晶片100W或晶体100中的平均电阻率大于5*1010Ω·cm的部分占所述晶片100W或晶体100的面积的100％。在一些实施例中，当升温速率为10℃/分至20℃/分的范围时，所得到的晶片100W或晶体100中的平均电阻率大于1010Ω·cm的部分占所述晶片100W或晶体100的面积的100％。
据此，当控制升温速率在上述范围时，可在提升晶体/晶片的电阻率的同时，避免晶体/晶片的质量劣化或破裂。
为了证明本发明碳化硅晶片的制备方法能够同时提升晶片的电阻率，并避免其质量劣化或破裂，将以下列的实验例进行说明。
实验例A
在下述的实验例中，是对切割后形成的晶片进行本发明的退火工艺，并判断其平均电阻率。其中，退火温度是控制在1950℃，恒温退火时间为30分，且升温速率是调整在10℃/分至30℃/分的范围。通过升温速率的调整，晶片的平均电阻率如表1所示。
表1
Figure BDA0003182925870000061
从上述表1的实验例来看，可以确认的是，当使用本发明的退火工艺来制备碳化硅晶片时，能够有效使晶片的平均电阻率控制在大于1010Ω·cm的范围。如实验例A1所示，当升温速率是在10℃/分至20℃/分的范围内进行调整时，碳化硅晶片的平均电阻率大于1010Ω·cm的部分可占整个芯片面积的80％至100％。如实验例A2所示，当升温速率是在20℃/分至24℃/分的范围内进行调整时，碳化硅晶片的平均电阻率大于5*1010Ω·cm的部分可占整个芯片面积的80％至100％。如实验例A3所示，当升温速率是在22℃/分至26℃/分的范围内进行调整时，碳化硅晶片的平均电阻率大于1011Ω·cm的部分可占整个芯片面积的80％至100％。如实验例A4所示，当升温速率是在25℃/分至30℃/分的范围内进行调整时，碳化硅晶片的平均电阻率大于5*1011Ω·cm的部分可占整个芯片面积的80％至100％。
实验例B
为了进一步确认退火温度与晶片/晶体的电阻率及其质量的相关性，于本实验例中，是对晶体进行本发明的退火工艺。其中，恒温退火时间为30分，升温速率为10℃/分，且退火温度是控制在1950℃、2000℃或是2050℃。实验结果如表2所示。
表2
Figure BDA0003182925870000071
从表2的实验结果来看，可以得知的是，当使用本发明的退火温度(实验例B2、B3)来执行退火工艺时，晶体能够达到较好(1010Ω·cm以上)的电阻率，并且同时避免晶体毁损的问题。如表2的实验例B2所示，当退火温度是控制在1950℃时，其晶体无毁损，且电阻率良好(1010Ω·cm以上)。另外，如表2的实验例B3所示，当退火温度是控制在2000℃时，其晶体有稍微毁损，但电阻率仍维持良好(1010Ω·cm以上)。
相较之下，如表2的实验例B1所示，当退火温度是控制在1850℃时，由于退火温度过低，晶体无法达到理想的电阻率(1010Ω·cm以下)。另外，如表2的实验例B4所示，当退火温度是控制在2050℃时，由于升温速率较传统的方法来的慢，其较高的退火温度增加了晶体受损的风险，因此，晶体会因碳化而导致其表面变黑毁损，进而使电阻率变差(1010Ω·cm以下)。
实验例C
为了进一步确认升温速率与晶片/晶体的电阻率的相关性，于本实验例中，是对晶片进行本发明的退火工艺。其中，退火温度是控制在1950℃，恒温退火时间为30分，且升温速率是调整在10℃/分至40℃/分的范围。实验结果如表3所示。
表3
实验例C1 实验例C2 实验例C3 实验例C4
升温速率 10℃/分 20℃/分 30℃/分 40℃/分
电阻率 好 好 好 差
从表3的实验结果来看，可以得知的是，当使用本发明的升温速率(实验例C1～C3)来执行退火工艺时，晶片能够达到较好(1010Ω·cm以上)的电阻率。相较之下，如表3的实验例C4所示，当升温速率是调控为本发明所限定以外的40℃/分的范围时，则电阻率会变差(1010Ω·cm以下)。
综上所述，本发明实施例的碳化硅材料的制备方法能够使碳化硅材料中的原子排列较为整齐，并使晶片/晶体的电阻率提升。此外，通过降低退火工艺的退火温度以及升温速率，并将退火温度以及升温速率控制在一定的范围内时，可在提升电阻率的同时，避免晶体/晶片的质量劣化或破裂。

Claims (15)

1.一种碳化硅材料的制备方法，其特征在于，包括：
对于晶片或晶体执行第一退火工艺，其中所述第一退火工艺的条件包括：
使用10℃/分至30℃/分的升温速率，于2000℃以下的退火温度及大于2分钟且小于4小时的恒温退火时间执行所述第一退火工艺，
其中在执行所述第一退火工艺之后，所述晶片或所述晶体的平均电阻率大于1010Ω·cm。
2.根据权利要求1所述的方法，其特征在于，是对于所述晶体执行所述第一退火工艺，且所述晶体切割后形成的所述晶片的平均电阻率大于1010Ω·cm。
3.根据权利要求2所述的方法，其特征在于，所述的方法还包括对于切割后形成的所述晶片进行抛光后再执行第二退火工艺，其中所述第二退火工艺的条件包括：
使用10℃/分至30℃/分的升温速率，于2000℃以下的退火温度及大于2分钟且小于4小时的恒温退火时间执行所述第二退火工艺。
4.根据权利要求1所述的方法，其特征在于，是对于所述晶片执行所述第一退火工艺，且是在对所述晶片进行抛光后再执行所述第一退火工艺。
5.根据权利要求1所述的方法，其特征在于，所述退火温度的范围为1950℃至2000℃。
6.根据权利要求1所述的方法，其特征在于，所述退火温度为1950℃至1980℃。
7.根据权利要求1所述的方法，其特征在于，所述升温速率为25℃/分至30℃/分，且所述晶片或所述晶体中平均电阻率大于5*1011Ω·cm的部分占所述晶片或所述晶体的面积的100％。
8.根据权利要求1所述的方法，其特征在于，所述升温速率为22℃/分至26℃/分，且所述晶片或所述晶体中平均电阻率大于1011Ω·cm的部分占所述晶片或所述晶体的面积的100％。
9.根据权利要求1所述的方法，其特征在于，所述升温速率为20℃/分至24℃/分，且所述晶片或所述晶体中平均电阻率大于5*1010Ω·cm的部分占所述晶片或所述晶体的面积的100％。
10.根据权利要求1所述的方法，其特征在于，所述升温速率为10℃/分至20℃/分，且所述晶片或所述晶体中平均电阻率大于1010Ω·cm的部分占所述晶片或所述晶体的面积的100％。
11.一种碳化硅材料，所述碳化硅材料包括晶片或是晶体，且所述晶片或所述晶体中平均电阻率大于1010Ω·cm的部分占所述晶片或所述晶体的面积的100％。
12.根据权利要求11所述的碳化硅材料，其特征在于，所述晶片或所述晶体中平均电阻率大于5*1010Ω·cm的部分占所述晶片或所述晶体的面积的100％。
13.根据权利要求11所述的碳化硅材料，其特征在于，所述晶片或所述晶体中平均电阻率大于1011Ω·cm的部分占所述晶片或所述晶体的面积的100％。
14.根据权利要求11所述的碳化硅材料，其特征在于，所述晶片或所述晶体中平均电阻率大于5*1011Ω·cm的部分占所述晶片或所述晶体的面积的100％。
15.根据权利要求11所述的碳化硅材料，其特征在于，所述晶片或所述晶体的毁损率小于5％。
CN202110852661.7A 2020-07-27 2021-07-27 碳化硅材料的制备方法 Pending CN113990752A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063056733P 2020-07-27 2020-07-27
US63/056,733 2020-07-27

Publications (1)

Publication Number Publication Date
CN113990752A true CN113990752A (zh) 2022-01-28

Family

ID=79687848

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110852661.7A Pending CN113990752A (zh) 2020-07-27 2021-07-27 碳化硅材料的制备方法

Country Status (3)

Country Link
US (1) US20220024773A1 (zh)
CN (1) CN113990752A (zh)
TW (1) TWI796743B (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109338463B (zh) * 2018-10-16 2020-08-11 山东天岳先进材料科技有限公司 一种高纯碳化硅单晶衬底

Also Published As

Publication number Publication date
TWI796743B (zh) 2023-03-21
TW202204255A (zh) 2022-02-01
US20220024773A1 (en) 2022-01-27

Similar Documents

Publication Publication Date Title
EP2385159B1 (en) Method for producing sic epitaxial substrate
EP2171134B1 (en) Fabrication of sic substrates with low warp and bow
KR101968381B1 (ko) 에피택셜 탄화규소 웨이퍼용 탄화규소 단결정 기판의 제조 방법
JP5014737B2 (ja) ＳｉＣ単結晶基板の製造方法
US9318563B2 (en) Silicon carbide single-crystal substrate
TWI792126B (zh) 大直徑碳化矽晶圓
KR102298563B1 (ko) Ga2O3계 단결정 기판
WO2014185302A1 (ja) β－Ｇａ２Ｏ３系単結晶の育成方法、並びにβ－Ｇａ２Ｏ３系単結晶基板及びその製造方法
WO2014185304A1 (ja) β－Ｇａ２Ｏ３系単結晶の育成方法、並びにβ－Ｇａ２Ｏ３系単結晶基板及びその製造方法
JP4830973B2 (ja) 炭化珪素単結晶の製造方法
CN113990752A (zh) 碳化硅材料的制备方法
KR102239736B1 (ko) 탄화규소 잉곳의 제조방법 및 이에 따라 제조된 탄화규소 잉곳
CN113458905A (zh) 碳化硅晶片的制造方法、半导体衬底的制造方法和碳化硅半导体装置的制造方法
JP6052465B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
CN114078690A (zh) 碳化硅晶片及其制备方法
JP4655861B2 (ja) 電子デバイス用基板の製造方法
JP6714760B2 (ja) Ｇａ２Ｏ３系単結晶基板
JP6768492B2 (ja) ＳｉＣインゴットの製造方法
JP6567865B2 (ja) Ｇａ２Ｏ３系単結晶基板
KR20240086371A (ko) 실리콘 단결정 제조방법 및 이를 이용한 웨이퍼 제조방법
WO2023181258A1 (ja) ＡｌＮ単結晶基板及びデバイス
WO2024116511A1 (ja) ヘテロエピタキシャル用単結晶シリコン基板、エピタキシャル基板、半導体装置、及び、ヘテロエピタキシャル用単結晶シリコン基板の製造方法
WO2023181259A1 (ja) ＡｌＮ単結晶基板及びデバイス
JP4736622B2 (ja) 単結晶育成用基板
CN118147740A (zh) 一种高品质碳化硅衬底及其制备方法和半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination