KR100286214B1 - Thermistor elements with bumps for surface mounting - Google Patents

Thermistor elements with bumps for surface mounting Download PDF

Info

Publication number
KR100286214B1
KR100286214B1 KR1019980011948A KR19980011948A KR100286214B1 KR 100286214 B1 KR100286214 B1 KR 100286214B1 KR 1019980011948 A KR1019980011948 A KR 1019980011948A KR 19980011948 A KR19980011948 A KR 19980011948A KR 100286214 B1 KR100286214 B1 KR 100286214B1
Authority
KR
South Korea
Prior art keywords
thermistor element
electrode
bumps
electrodes
thermistor
Prior art date
Application number
KR1019980011948A
Other languages
Korean (ko)
Other versions
KR19980081088A (en
Inventor
요이치로 이토
히데히로 이노우에
유이치 다카오카
Original Assignee
무라타 야스타카
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 무라타 야스타카, 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 무라타 야스타카
Publication of KR19980081088A publication Critical patent/KR19980081088A/en
Application granted granted Critical
Publication of KR100286214B1 publication Critical patent/KR100286214B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/02Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/034Housing; Enclosing; Embedding; Filling the housing or enclosure the housing or enclosure being formed as coating or mould without outer sheath
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/1413Terminals or electrodes formed on resistive elements having negative temperature coefficient
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient

Abstract

서미스터 소자는 서미스터 소체의 하면에서 서로 대향하여 형성된 한 쌍의 전극을 구비하며, 예를 들어, Au, Sn 및 이들의 합금과 같은 금속 재료로 된 범프들이 이들 전극들에 먼저 형성되어, 상기 서미스터 소자는 범프 접합에 의해 인쇄회로기판에 용이하게 표면실장될 수 있다. 제 3 전극은 서미스터 소자의 상면에 형성되어, 한 쌍의 전극들간의 저항치를 감소시킬 수 있다. 절연성 수지층은 상·하면에 설치되어, 내습성 및 온도특성을 향상시키며, 또한 상기 전극쌍간의 단락을 방지할 수 있다.The thermistor element has a pair of electrodes formed opposite to each other on the lower surface of the thermistor element. For example, bumps made of metal materials such as Au, Sn, and alloys thereof are first formed on these electrodes, so that the thermistor element is formed. Can be easily surface mounted on a printed circuit board by bump bonding. The third electrode may be formed on the upper surface of the thermistor element to reduce the resistance between the pair of electrodes. The insulating resin layer is provided on the upper and lower surfaces, and improves moisture resistance and temperature characteristics, and can prevent a short circuit between the electrode pairs.

Description

표면실장용 범프를 구비한 서미스터 소자 { Thermistor elements with bumps for surface mounting }Thermistor elements with bumps for surface mounting}

본 발명은 온도 검출 및 회로의 온도보상용으로 사용되는 서미스터 소자에 관한 것이다. 특히, 본 발명은 표면실장에 적합한 외부전극구조를 갖는 서미스터 소자들에 관한 것이다.The present invention relates to thermistor elements used for temperature detection and temperature compensation of circuits. In particular, the present invention relates to thermistor elements having an external electrode structure suitable for surface mounting.

전자부품들의 고밀도 실장이 요구되기 때문에, 서미스터 소자들은 인쇄회로기판등에 표면실장할 수 있는 것이 요구된다. 표면실장 가능한 서미스터 소자의 예가 일본 특허 공개 7-29704호 공보에 기재되어 있으며, 도 17에서 참소부호 65로 표시되며, 평행육면체의 형상의 서미스터 소체 66의 하면 66a에서 소정의 간격을 두고 서로 대향하여 형성된 제 1 전극 67과 제 2 전극 68을 구비하는 것을 특징으로 한다. 이런 서미스터 소자를 소형화시키고 전극 67과 전극 68간의 간격을 감소시킨다면, 실장을 위해 땜납된 경우에는 땜납 브리지(bridges)의 발생에 의해 단락의 위험이 증가할 것이다. 이런 상황의 발생을 방지하기 위해, 서미스터 소자 65에서는, 상기 제 1 및 제 2 전극들 67, 68 위로 각각 형성된 한쌍의 외부전극들 69, 70을, 이들사이의 간격을 제 1 전극 67과 제 2 전극 68간의 간격보다 더 크게 형성시킨다. 또한, 무기 물질로 이루어진 단락 방지용 절연층 71은 외부전극들 69와 70과의 사이의 부분 위로 설치되며, 서미스터 소체 66의 하면 66a를 도포한다.Since high density mounting of electronic components is required, thermistor elements are required to be surface mounted on a printed circuit board or the like. An example of a surface mountable thermistor element is described in Japanese Patent Laid-Open No. 7-29704, denoted by reference numeral 65 in Fig. 17, and facing each other at predetermined intervals on the lower surface 66a of the thermistor element 66 having a parallelepiped shape. The first electrode 67 and the second electrode 68 formed are provided. If the thermistor element is miniaturized and the spacing between electrodes 67 and 68 is reduced, the risk of short circuits will increase due to the occurrence of solder bridges when soldered for mounting. In order to prevent the occurrence of such a situation, in thermistor element 65, a pair of external electrodes 69 and 70 formed on the first and second electrodes 67 and 68, respectively, may be spaced between the first electrode 67 and the second electrode. It is made larger than the gap between the electrodes 68. In addition, the short-circuit-proof insulating layer 71 made of an inorganic material is provided over the portion between the external electrodes 69 and 70, and the lower surface 66a of the thermistor element 66 is coated.

상기 서미스터 소자 65는, 상기 제 1 및 제 2 전극들 67, 68 이외에도 외부전극들 69, 70이 서미스터 소체 66의 하면 66a에만 형성되며, 서미스터 소체 66의 어느 다른 표면들에는 형성되지 않는 것을 특징으로 한다. 서미스터 소자 65가 인쇄회로기판에 설치된 경우, 서미스터 소체 66의 하면 66a가 인쇄회로기판에 접촉하도록 배치된다. 그런 다음, 리플로 실장법 또는 흐름 실장법으로 땜납을 사용한다. 상기 제 1 및 제 2 전극들 67, 68과 이들의 외부전극들 69, 70이 서미스터 소체 66의 하면 66a에만 형성되기 때문에, 상기 서미스터 소자 65는 실장을 위해 큰 면적을 요구하지 않는다. 즉, 이런 서미스터 소자들은 고밀도로 실장될 수 있다.In addition to the first and second electrodes 67 and 68, the thermistor element 65 may have external electrodes 69 and 70 formed only on the bottom surface 66a of the thermistor element 66 and not on any other surface of the thermistor element 66. do. When the thermistor element 65 is provided on the printed circuit board, the lower surface 66a of the thermistor element 66 is arranged to contact the printed circuit board. Then, solder is used as the reflow mounting method or the flow mounting method. Since the first and second electrodes 67 and 68 and their external electrodes 69 and 70 are formed only on the bottom surface 66a of the thermistor element 66, the thermistor element 65 does not require a large area for mounting. That is, these thermistor elements can be mounted at high density.

도 17의 상기 서미스터 소자 65는, 그러나, 땜납 페이스트를 이용한 리플로 실장법 또는 용융된 땜납을 이용한 흐름 실장법을 이용하기 위해 본래 착상되었으나, 이런 실장법들에 의해서는 고밀도 실장이 예를 들어, 하기의 이유로 달성되기가 매우 곤란하다:The thermistor element 65 of FIG. 17, however, was originally conceived to use a reflow mounting method using solder paste or a flow mounting method using molten solder. It is very difficult to achieve for the following reasons:

(1) 인쇄법에 의해 (인쇄회로기판등에) 형성될 땜납랜드가 높은 정확도로 수행되지 않는다면 고밀도 실장이 불가능하나, 땜납랜드의 인쇄에 있어서 그 정확도가 제한되어 있었다.(1) If solder lands to be formed (such as printed circuit boards) are not performed with high accuracy by the printing method, high density mounting is impossible, but the accuracy of the solder lands has been limited.

(2) 땜납 재료가 용융된 경우, 서미스터 소자는 기판(base board)의 땜납랜드로부터 이탈하는 경향이 있다.(2) When the solder material is melted, the thermistor element tends to deviate from the solder land of the base board.

(3) 땜납층의 두께를 제어하는 것이 곤란하며, 따라서 높이 방향으로 서미스터 소자의 실장위치를 제어하는 것이 곤란하였다.(3) It was difficult to control the thickness of the solder layer, and therefore, it was difficult to control the mounting position of the thermistor element in the height direction.

최근, 고밀도 실장이 가능한 향상된 실장법으로서 범프실장이라하는 새로운 실장법이, 리플로(reflow) 또는 흐름 실장법(flow mounting method)에 비하여 인기가 있다. 범프실장법은, 통상 Au 또는 Sn-Pb를 포함하는 범프라 하는 원통상 또는 원주상의 융기물을, 칩부품과 기판(base board)과의 사이에 삽입하며, 범프와 기판과 칩부품을 함께 열압착에 의해 또는 공정합금화(eutectic alloy formation)에 의해 접합하는 것을 특징으로 하는 기술이다.Recently, a new mounting method called bump mounting as an improved mounting method capable of high-density mounting is more popular than the reflow or flow mounting method. In the bump mounting method, a cylindrical or circumferential bump, usually made of bumps containing Au or Sn-Pb, is inserted between a chip part and a base board, and the bump, the board and the chip part are joined together. It is a technique characterized by joining by thermocompression bonding or eutectic alloy formation.

이 방법에 의해, 칩부품에 또는 기판에 범프를 고정밀도로 형성할 수 있으며, 범프를 정확하게 형성할 수 있는 한, 상기 칩부품은 기판 위에 정확하게 접합될 수 있다. 이 방법의 다른 효과는, 필레(fillets)의 문제가 없다는 것이다.By this method, bumps can be formed on the chip component or on the substrate with high accuracy, and the chip components can be accurately bonded onto the substrate as long as the bumps can be formed accurately. Another effect of this method is that there is no problem of fillets.

도전성 페이스트로 구성된 전극용 기층들(base layers)을 갖는 상술한 종래의 서미스터 소자 65는, 땜납재료를 이용하여 상술한 바와 같이 실장되기 때문에 범프실장용으로는 적합하지 못하다. 즉, 기층들을 얻기 위하여, 서미스터 소체 66의 하면 66a에 Ag로 된 도전성 페이스트를 도포하고 이것을 소성함으로써, 상기한 제 1 및 제 2 전극들 67, 68을 형성한다.The conventional thermistor element 65 described above having base layers for electrodes made of conductive paste is not suitable for bump mounting because it is mounted as described above using a solder material. That is, in order to obtain the base layers, the first and second electrodes 67 and 68 described above are formed by applying a conductive paste made of Ag to the lower surface 66a of the thermistor element 66 and firing it.

따라서, 상술한 바와 같이 도전성 페이스트를 도포한 후 소성법을 실시함으로써 형성된 전극에, Ni 또는 Sn-Pb를 도금함으로써 외부접속용의 외부전극층들이 형성된 경우, 상기 기층(base layers)은 두껍고 고르지 못하며, 그 위의 외부전극들의 표면들도 반드시 고르지 못하다.Therefore, when the external electrode layers for external connection are formed by plating Ni or Sn-Pb on the electrodes formed by applying the conductive paste and then firing as described above, the base layers are thick and uneven, The surfaces of the external electrodes thereon are not necessarily even.

서미스터 소자가 범프실장법에 의해 기판에 실장된 경우, 상기 서미스터 소자의 범프들과 전극들은 서로 확실하게 접촉된다. 따라서, 서미스터 소자가 만입과 돌출이 큰 매우 고르지 못한 표면을 갖는 외부전극들을 구비한 경우, 확실한 접촉이 범프접합법에 의해 기대될 수 없다.When the thermistor element is mounted on the substrate by the bump mounting method, the bumps and the electrodes of the thermistor element are surely in contact with each other. Therefore, when the thermistor element has external electrodes having a very uneven surface with large indentations and protrusions, reliable contact cannot be expected by the bump bonding method.

상기한 참조부호 65에 나타낸 바와 같이 종래의 서미스터 소자는 인쇄회로기판 또는 리드 프레임에 범프접합법에 의해 실장된 경우, 그러나, 상기 방법은 도 18을 참조하여 하기에 설명한 바와 같이 성가신 작업을 포함한다.In the case where the conventional thermistor element is mounted by a bump bonding method on a printed circuit board or lead frame as indicated by the reference numeral 65 above, however, the method includes an annoying operation as described below with reference to FIG.

도 18은 범프접합법에 의해 종래의 서미스터 소자 65와 리드 프레임 72와의 접합과정을 개략적으로 나타낸다. 이 과정에서, 범프 73은 서미스터 소자 65의 전극 70 위에 배치되며, 이 범프 73이 전극 70과 리드 프레임 72와의 사이에 삽입된 상태에서 열을 가한다. 즉, 다음의 성가신 일련의 작업이 수행된다: (1) 상기 범프 73 및 리드 프레임 72가 제조된다; (2) 전극 70과 리드 프레임 72 및 범프 73이 적절하게 위치된다; (3) 상기 범프 73이 전극 70과 리드 프레임 72와의 사이에 삽입된다; (4) 범프 73을 삽입된 상태로 유지하면서 열을 가한다. 서미스터 소자 65가 인쇄회로기판에 실장되는 경우, 유사한 성가신 일련의 작업이 수행될 것이다.FIG. 18 schematically illustrates a bonding process between a conventional thermistor element 65 and a lead frame 72 by a bump bonding method. In this process, the bump 73 is disposed on the electrode 70 of the thermistor element 65, and heat is applied while the bump 73 is inserted between the electrode 70 and the lead frame 72. That is, the following cumbersome series of operations are performed: (1) the bump 73 and lead frame 72 are manufactured; (2) the electrode 70 and lead frame 72 and bump 73 are properly positioned; (3) the bump 73 is inserted between the electrode 70 and the lead frame 72; (4) Apply heat while keeping bump 73 inserted. If thermistor element 65 is mounted on a printed circuit board, a similar cumbersome series of work will be performed.

상기한 방법의 대안으로서, 상기 범프를 먼저 리드 프레임에 또는 서미스터 소자의 전극에 부착하고, 이렇게 부착된 범프에 상기 리드 프레임을 또는 상기 전극을 접촉하면서, 열을 가한다. 이 방법에 의해, 범프가 서미스터 소자에 또는 리드 프레임에 먼저 전사(轉寫; transfer)되기 때문에, 일련의 필요한 작업이 복잡하게 될 것이다.As an alternative to the method described above, the bumps are first attached to the lead frame or to the electrodes of the thermistor element and heat is applied to the attached bumps while contacting the lead frame or the electrodes. By this method, a series of necessary tasks will be complicated since the bumps are first transferred to the thermistor element or to the lead frame.

그러므로, 본 발명의 목적은 확실한 표면실장에 적합한 서미스터 소자를 제공하는 것이다.Therefore, it is an object of the present invention to provide a thermistor element suitable for reliable surface mounting.

도 1a 및 도 1b는 각각 본 발명의 제 1 구현예에 따른 서미스터 소자의 측면도 및 저면도이다.1A and 1B are side and bottom views, respectively, of a thermistor element according to a first embodiment of the present invention.

도 2a 및 도 2b는 각각 본 발명의 제 2 구현예에 따른 서미스터 소자의 측면도 및 저면도이다.2A and 2B are side and bottom views, respectively, of a thermistor element according to a second embodiment of the present invention.

도 3a 및 도 3b는 각각 본 발명의 제 3 구현예에 따른 서미스터 소자의 측면도 및 저면도이다.3A and 3B are side and bottom views, respectively, of a thermistor element according to a third embodiment of the present invention.

도 4a 및 도 4b는 각각 본 발명의 제 3 구현예의 변형에 따른 또 다른 서미스터 소자의 측면도 및 저면도이다.4A and 4B are side and bottom views, respectively, of another thermistor element according to a variation of the third embodiment of the invention.

도 5 및 도 6은 각각의 전극에 형성된 하나 이상의 범프를 구비한 서미스터 소자의 저면도들이다.5 and 6 are bottom views of thermistor elements with one or more bumps formed on each electrode.

도 7a 및 도 7b는 범프와 리드 프레임간의 바람직한 치수적 관계 및 바람직하지 않은 치수적 관계를 보여주는 서미스터 소자의 단면도들이다.7A and 7B are cross-sectional views of thermistor elements showing preferred and undesirable dimensional relationships between bumps and lead frames.

도 8a 및 도 8b는 다른 형상을 갖는 범프들의 사시도들이다.8A and 8B are perspective views of bumps having other shapes.

도 9는 도 1의 서미스터 소자가 리드 프레임이 접합되어 상태를 나타내는 서미스터 소자의 측면도이다.9 is a side view of the thermistor element in which the thermistor element of FIG. 1 shows a state in which a lead frame is joined.

도 10은 도 1의 서미스터 소자가 인쇄회로기판에 표면실장되어 있는 상태를 나타내는 도 1의 서미스터 소자의 측면도이다.FIG. 10 is a side view of the thermistor element of FIG. 1 illustrating a state in which the thermistor element of FIG. 1 is surface mounted on a printed circuit board.

도 11a와, 도 11b 및 도 11c(도 11로서 함께 간주됨) 각각은 본 발명의 다른 변형예에 따른 서미스터 소자의 측면도와, 평면도 및 저면도이다.11A, 11B and 11C (referred together as FIG. 11) are side, top, and bottom views of a thermistor element according to another variation of the invention.

도 12a와, 도 12b 및 도 12c(도 12로서 함께 간주됨) 각각은 본 발명의 또 다른 변형예에 따른 서미스터 소자의 측면도와, 평면도 및 저면도이다.12A, 12B and 12C (referred together as FIG. 12) are side, top, and bottom views, respectively, of a thermistor element according to another variation of the present invention.

도 13a와, 도 13b 및 도 13c(도 13으로서 함께 간주됨) 각각은 본 발명의 또 다른 변형예에 따른 서미스터 소자의 측면도와, 평면도 및 저면도이다.13A, 13B and 13C (referred together as FIG. 13) are side, top, and bottom views of a thermistor element according to another variant of the invention.

도 14a와, 도 14b 및 도 14c(도 14로서 함께 간주됨) 각각은 본 발명의 또 다른 변형예에 따른 서미스터 소자의 측면도와, 평면의 단면도 및 저면도를 각각 나타낸다.14A, 14B and 14C (referred to together as FIG. 14) each show a side view, a cross sectional view and a bottom view of a thermistor element according to another variant of the invention, respectively.

도 15a와 도 15b 및 도 15c(도 15로서 함께 간주됨) 각각은 본 발명의 또 다른 변형예에 따른 서미스터 소자의 측면의 단면도와, 평면의 단면도 및 저면도이다.15A, 15B, and 15C (referred to together as FIG. 15) are cross-sectional, side, and bottom views, respectively, of a side surface of a thermistor element according to another variation of the present invention.

도 16a와 도 16b 및 도 16c(도 16로서 함께 간주됨) 각각은 본 발명의 또 다른 변형예에 따른 서미스터 소자의 측면의 단면도와, 평면의 단면도 및 저면도이다.16A, 16B, and 16C (referred to together as FIG. 16) are cross-sectional views, side cross-sectional views, and bottom views, respectively, of a thermistor element according to another variation of the present invention.

도 17은 종래의 서미스터 소자의 측면도이다.17 is a side view of a conventional thermistor element.

도 18은 리드 프레임이 범프접합법에 의해 접합되어 있는 도 17의 종래의 서미스터의 측면도이다.18 is a side view of the conventional thermistor of FIG. 17 in which a lead frame is joined by a bump bonding method.

(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

1, 11, 21, 31, 41, 43, 44, 46, 48, 50: 서미스터 소자1, 11, 21, 31, 41, 43, 44, 46, 48, 50: thermistor element

2, 12: 서미스터 소체2, 12: thermistor body

2a, 12a: 하면2a, 12a:

2d: 서미스터 소체면2d: thermistor element face

3, 4: 제 1 및 제 2 전극3, 4: first and second electrodes

3a, 4a, 13a, 14a: 접촉층3a, 4a, 13a, 14a: contact layer

3b, 4b: 외부전극층3b and 4b: external electrode layer

13, 14: 제 1 및 제 2 전극13, 14: first and second electrodes

13b, 14b: 전극층13b and 14b: electrode layer

13c, 14c: 접합층13c and 14c: bonding layer

15, 16: 범프15, 16: bump

17: 절연성 수지층17: insulating resin layer

18: 제 2 절연성 수지층18: second insulating resin layer

42, 42A, 45a, 45b: 제 3 전극42, 42A, 45a, 45b: third electrode

47, 49a, 49b, 51: 내부전극47, 49a, 49b, 51: internal electrode

본 발명을 구현하며, 상기한 목적 및 다른 목적들을 실현할 수 있는 서미스터 소자는, 서미스터 소체; 상기 서미스터 소체의 하면상에서 서로 대향하는 한 쌍의 제 1 및 제 2 전극들; 및 상기 제 1 및 제 2 전극들에 형성된 범프들을 포함하는 것을 특징으로 한다. 이런 서미스터 소자에 있어서, 제 1 및 제 2 전극들이 형성된 표면이 인쇄회로기판등에 표면실장될 수 있다. 상기 범프들은 상기 제 1 및 제 2 전극들에 미리 형성되기 때문에, 상기 서미스터 소자는 리드 프레임 또는 인쇄회로기판에 범프접합법에 의해 용이하게 부착될 수 있다.Thermistor element embodying the present invention and capable of realizing the above and other objects includes: a thermistor element; A pair of first and second electrodes facing each other on the bottom surface of the thermistor element; And bumps formed on the first and second electrodes. In such a thermistor element, the surface on which the first and second electrodes are formed may be surface mounted on a printed circuit board or the like. Since the bumps are formed in the first and second electrodes in advance, the thermistor element can be easily attached to the lead frame or the printed circuit board by a bump bonding method.

상기 제 1 및 제 2 전극들 이외에도, 상기 제 1 및 제 2 전극들이 형성된 표면에 대향하는 서미스터 소체의 표면에 제 3 전극이 형성될 수 있다. 유사하게, 내부전극들이 서미스터 소체의 내부에 형성될 수 있다.In addition to the first and second electrodes, a third electrode may be formed on the surface of the thermistor element opposite to the surface on which the first and second electrodes are formed. Similarly, internal electrodes can be formed inside the thermistor element.

범프 재료로 도전성 재료가 사용될 수 있으나, 범프용의 바람직한 재료들은 Au, Sn, 및 이들의 합금들을 포함한다. Au, Sn, 및 이들의 합금들을 포함하는 범프들이 알려져 있으므로, 종래의 방법의 범프접합이 본 발명의 목적으로 사용될 수 있다.Conductive materials may be used as the bump material, but preferred materials for the bump include Au, Sn, and alloys thereof. Since bumps comprising Au, Sn, and alloys thereof are known, bump junctions of conventional methods can be used for the purposes of the present invention.

본 발명의 바람직한 구현예에 따르면, 상기 제 1 및 제 2 전극들이 형성되어 있지 않은 서미스터 소체의 하면부에 절연성 수지 재료가 적어도 설치되어, 내습성이 향상될 수 있다. 이런 절연성 수지층은 또한, 서미스터 소자의 실장을 위해 리플로법(reflow) 또는 흐름 실장법을 사용한 경우, 땜납 브리지의 형성을 방지하며, 또한 상기 제 1 및 제 2 전극들의 간격이 작은 경우에도 전극들간의 단락을 방지하는 것으로 작용한다. 이 절연성 수지층은 상기 제 1 및 제 2 전극의 일부를 도포하도록 형성되거나, 또는 상기 제 1 및 제 2 전극들이 형성되어 있는 서미스터 소체의 표면 이외에 다른 표면 또는 표면들을 도포하도록 형성될 수 있다.According to a preferred embodiment of the present invention, an insulating resin material is provided at least in the lower surface portion of the thermistor element in which the first and second electrodes are not formed, so that moisture resistance can be improved. This insulating resin layer also prevents the formation of solder bridges when reflow or flow mounting is used for mounting the thermistor elements, and also prevents the formation of solder bridges even when the first and second electrodes are small in intervals. It works by preventing short circuits between them. The insulating resin layer may be formed to apply a part of the first and second electrodes, or may be formed to apply other surfaces or surfaces other than the surface of the thermistor element on which the first and second electrodes are formed.

제 2 절연성 수지층이 서미스터 소체의 상면에 더 설치되어, 서미스터 소체의 내습성 및 온도특성을 더욱 향상시킬 수 있다. 이들 절연성 수지층들은 바람직하게는 폴리이미드나, 에폭시계 수지 또는 플루오르 함유 수지를 포함할 수 있다.The second insulating resin layer is further provided on the upper surface of the thermistor element, which can further improve the moisture resistance and temperature characteristics of the thermistor element. These insulating resin layers may preferably include polyimide, epoxy-based resin or fluorine-containing resin.

이 명세서의 일부에 편입되며, 이 명세서의 일부를 형성하는 첨부한 도면들은, 상세한 설명과 함께 본 발명의 구현예를 도해한 것이며, 본 발명의 원리를 설명하는 것으로 작용한다.The accompanying drawings, which are incorporated in and constitute a part of this specification, illustrate embodiments of the invention in conjunction with the description, and serve to explain the principles of the invention.

도 1a 및 도 1b는 본 발명의 제 1 구현예에 따른 서미스터 소자 1을 나타내며, 서미스터 소자 1은 다수개의 전이금속 산화물들로 구성된 음의 저항온도특성(resistance having a negative temperature coefficient; NTC)을 갖는 소결체를 포함하는 서미스터 소체 2를 갖는다. 이 서미스터 소체 2의 형상은 평행 6면체이며, 이것은 이것의 하면 2a에 형성된 제 1 전극 3 및 제 2 전극 4를 구비한다. 본 구현예에 따르면, 서미스터 소체의 한쪽 단면 2b의 에지부로부터 하면 2a의 중심을 향하여 제 1 전극 3이 연장되어 형성되며, 대향단면 2c의 에지부로부터 하면 2a의 중심을 향하여 제 2 전극 4가 연장되어 형성되어, 그 결과 제 1 전극 3 및 제 2 전극 4는 서미스터 소체 2의 하면 2a에서 서로 대향한다.1A and 1B illustrate a thermistor element 1 according to a first embodiment of the present invention, the thermistor element 1 having a resistance having a negative temperature coefficient (NTC) composed of a plurality of transition metal oxides. It has the thermistor element 2 containing a sintered compact. The thermistor element 2 has a parallel hexahedron, which includes a first electrode 3 and a second electrode 4 formed on the lower surface 2a thereof. According to the present embodiment, the first electrode 3 extends toward the center of the lower surface 2a from the edge portion of one end face 2b of the thermistor element, and the second electrode 4 is formed from the edge portion of the opposite end surface 2c toward the center of the lower surface 2a. And extend so that the first electrode 3 and the second electrode 4 oppose each other on the lower surface 2a of the thermistor element 2.

제 1 전극 3 및 제 2 전극 4 각각은 접촉층 3a 또는 4a와, 상기 접촉층 3a, 4a 중의 대응하는 하나에 형성된 외부전극층들 3b 또는 4b를 포함한다. 상기 접촉층들 3a, 4a는, 예를 들어, Cr; Ni; Cu; 및 Ni-Cu와 Ni-Cr 합금을 포함하는 이들의 합금과 같은 서미스터 소체 2와 옴접촉할 수 있는 재료를 포함한다. 상기 접촉층들 3a, 4a는 증착법(vapor), 스퓨터링법(sputtering), 무전해 도금법(electroless plating), 및 전해 도금법(electrolytic plating)과 같은 박막형성법에 의해 형성될 수 있다. 본 구현예에 따르면, 하기에 상세하게 나타낸 바와 같이, 진공증착법에 의해 Ni-Cr 합금을 서미스터 소체 2에 부착함으로써, 상기 접촉층들 3a, 4a가 형성된다. 박막형성법에 의해 이렇게 형성된 접촉층들 3a, 4a는, 도전성 페이스트를 도포하고 소성함으로써 형성된 후막전극에 비하여, 표면 돌출과 표면 만입(indentation)이 덜하다는 것을 특징으로 한다.Each of the first electrode 3 and the second electrode 4 includes a contact layer 3a or 4a and external electrode layers 3b or 4b formed on a corresponding one of the contact layers 3a and 4a. The contact layers 3a, 4a are, for example, Cr; Ni; Cu; And materials capable of ohmic contact with thermistor element 2, such as alloys thereof including Ni-Cu and Ni-Cr alloys. The contact layers 3a and 4a may be formed by thin film formation such as vapor deposition, sputtering, electroless plating, and electrolytic plating. According to this embodiment, as shown in detail below, the contact layers 3a and 4a are formed by attaching the Ni-Cr alloy to the thermistor element 2 by vacuum deposition. The contact layers 3a and 4a thus formed by the thin film formation method are characterized by less surface protrusion and surface indentation than thick film electrodes formed by applying and firing conductive paste.

외부전극층들 3b, 4b는 외부와의 전기적 접속의 신뢰성을 높이기 위해 설치된다. 이상에서 설명된 예들에 따르면, 이들은 진공 증착법(vacuum deposition)에 의해 형성된 Ag막을 포함하지만, 그러나 외부전극층들 3b, 4b를 형성하기 위해 사용될 수 있는 재료의 예들로는 Au; Pd; 및 예를 들어, Ag-Pd, Au-Sn, Au-Si, 및 Au-Ge와 같은 이들을 함유하는 합금들을 더 포함한다.The external electrode layers 3b and 4b are provided to increase the reliability of the electrical connection with the outside. According to the examples described above, these include Ag films formed by vacuum deposition, but examples of materials that can be used to form the external electrode layers 3b and 4b include Au; Pd; And alloys containing them, such as, for example, Ag-Pd, Au-Sn, Au-Si, and Au-Ge.

이상에서 설명된 예들에 따르면, 상기 제 1 및 제 2 전극들 3, 4 각각은 Ni-Cr 합금을 포함하는 접촉층 3a 또는 4a, 및 Ag막을 포함하는 외부전극층 3b 또는 4b를 포함하며, 이런 재료의 선택은 본 발명의 범위를 한정하지 않는다. 이들을 다른 금속재료들을 사용하여 다수개의 층들로 형성하는 것이 시간경과에 따른 내구성의 관점에서 보아 바람직하지만, 상기 제 1 전극층 3 및 제 2 전극층 4 각각은 단일층으로서 형성될 수 있다.According to the examples described above, each of the first and second electrodes 3, 4 comprises a contact layer 3a or 4a comprising a Ni—Cr alloy, and an external electrode layer 3b or 4b comprising an Ag film, such a material The choice of does not limit the scope of the invention. Although forming them into a plurality of layers using different metal materials is preferable in view of durability over time, each of the first electrode layer 3 and the second electrode layer 4 may be formed as a single layer.

상기 제 1 및 제 2 전극들 3, 4 각각이 단일층 구조로서 형성된 경우에, 예를 들어, Cr, Ni, Ag, Pd, Pt, Ti, Al, Au, Cu 및 이들 중의 하나를 함유하는 합금과 같은 금속재료가 사용될 수 있다. 제 1 및 제 2 전극들 3, 4 각각이 이층 구조로 형성된 경우에, 본 발명의 범위내에서 재료들의 많은 혼합들이 가능하다. 예를 들어, 상기 층들 중의 하나가 Ni, Cr, Cu 또는 이들 중의 어느 것을 함유하는 합금을 포함할 수 있으며, 상기 층들 중의 다른 것은 Cr, Ni, Ag, Pd, Pt, Ti 또는 이들 중의 어느 것을 함유하는 합금을 포함할 수 있다.When each of the first and second electrodes 3 and 4 is formed as a single layer structure, for example, Cr, Ni, Ag, Pd, Pt, Ti, Al, Au, Cu and an alloy containing one of them Metallic materials such as may be used. In the case where the first and second electrodes 3, 4 are each formed in a two-layer structure, many mixing of materials is possible within the scope of the present invention. For example, one of the layers may comprise Ni, Cr, Cu or an alloy containing any of these, and the other of the layers contains Cr, Ni, Ag, Pd, Pt, Ti or any of these. It may include an alloy.

상기 외부전극층들 3b, 4b에는, Au를 포함하는 범프들 5, 6이 각각 설치된다. 하기에 설명된 바와 같이, 상기 외부전극층들 3b, 4b가 형성된 후, 사진 석판술(photolithography)에 의해 상기 범프들 5, 6이 형성된다. 이상에서 설명된 바와 같이, 상기 범프들 5, 6의 형상은 원통형상이다. 상기 범프들의 바람직한 두께는 상기 접촉면적의 크기에 의존하지만, 탈락과 변형을 방지하기 위해, 상기 범프들 5, 6의 두께는, 보통 5㎛ 이상 100㎛ 이하(less than)이다.The external electrode layers 3b and 4b are provided with bumps 5 and 6 including Au, respectively. As described below, after the external electrode layers 3b and 4b are formed, the bumps 5 and 6 are formed by photolithography. As described above, the bumps 5 and 6 have a cylindrical shape. The preferred thickness of the bumps depends on the size of the contact area, but in order to prevent falling and deformation, the thickness of the bumps 5 and 6 is usually 5 µm or more and less than 100 µm.

본 발명에 따라서 상기 서미스터 소자 1에 상기 범프들 5, 6이 미리 설치되기 때문에, 이런 서미스터 소자 1이 인쇄회로기판 또는 리드 프레임(lead frame)에 직접 범프실장될 수 있다. 상기 제 1 및 제 2 전극들 3, 4는 서미스터 소체 2의 하면 2a에 서로 대향하여 위치되기 때문에, 상기 서미스터 소자 1은 상기 범프들 5, 6에 의해 인쇄회로기판에 용이하게 표면실장될 수 있다. 게다가, 접촉층들 3a, 4a는 박막형성법에 의해 설치되기 때문에, 이들의 표면들의 돌출과 만입이 거의 없으며 따라서 이들 위에 진공 증착법에 의해 형성된 상기 외부전극층들 3b, 4b는 또한 매끄럽다. 따라서, 사진 석판술에 의해 형성된 상기 범프들 5, 6이 외부전극층들 3b, 4b에 단단하게 부착되며, 이것은 상기 범프들 5, 6과 상기 외부전극층들 3b, 4b와의 부착강도를 증가시키는 것으로 작용한다.Since the bumps 5 and 6 are pre-installed in the thermistor element 1 according to the present invention, the thermistor element 1 can be directly bump mounted on a printed circuit board or a lead frame. Since the first and second electrodes 3 and 4 are located opposite to each other on the lower surface 2a of the thermistor element 2, the thermistor element 1 may be easily surface mounted on the printed circuit board by the bumps 5 and 6. . In addition, since the contact layers 3a and 4a are provided by the thin film formation method, there is little protruding and indentation of their surfaces and therefore the external electrode layers 3b and 4b formed by the vacuum deposition method on them are also smooth. Therefore, the bumps 5 and 6 formed by photolithography are firmly attached to the external electrode layers 3b and 4b, which acts to increase the adhesion strength between the bumps 5 and 6 and the external electrode layers 3b and 4b. do.

이하, 상술한 서미스터 소자 1의 제조방법을 예를 들어 설명한다.Hereinafter, the manufacturing method of the thermistor element 1 mentioned above is demonstrated, for example.

Mn, Ni, 및 Co의 산화물들을 혼합하고, 바인더(binder)와 함께 반죽하여, 슬러리를 얻어서, 이 슬러리를 닥터 블레이드법(doctor blade method)에 의해 시트로 형성하였다. 이렇게 얻은 소정의 두께를 갖는 시트를 65×65㎜의 크기로 절단하여, 다수개의 그린 시트를 얻었다. 그런 다음, 이들 그린시트들을 적층하고, 이들을 두께 방향으로 함께 압착시킨 후, 약 1300℃에서 1 시간동안 소성하여, 50×50×0.5㎜의 치수를 갖는 서미스터 소체 웨이퍼(wafer)를 얻었다.Oxides of Mn, Ni, and Co were mixed and kneaded together with a binder to obtain a slurry, which was formed into a sheet by a doctor blade method. The sheet having the predetermined thickness thus obtained was cut into a size of 65 × 65 mm to obtain a plurality of green sheets. Then, these green sheets were laminated, pressed together in the thickness direction, and then fired at about 1300 ° C. for 1 hour to obtain a thermistor body wafer having a dimension of 50 × 50 × 0.5 mm.

그런 다음, 이 서미스터 소체 웨이퍼 위에 두께가 0.2㎛인 Ni-Cr 합금막을 진공 증착법에 의해 열을 가하여 형성하고, 0.2㎛의 Au막을 그 후에 유사하게 형성하여, 적층 금속막을 제조하였다. 이 금속막 위에, 두께가 20㎛가 되도록 포토레지스트막(photoresist)을 스핀코팅법(spin coating method)에 의해 형성하였다. 포토-마스크(photo-mask)가 포토레지스트 위로 배치된 후, 이것을 빛에 노출시킨 후, 포토레지스트를 용제(dissolving reagent)를 이용하여 현상하였다.Then, a Ni-Cr alloy film having a thickness of 0.2 µm was formed on the thermistor body wafer by applying a vacuum evaporation method, and a 0.2 µm Au film was similarly formed thereafter to prepare a laminated metal film. On this metal film, a photoresist film was formed by spin coating method so as to have a thickness of 20 mu m. After the photo-mask was placed over the photoresist, it was exposed to light, and then the photoresist was developed using a dissolving reagent.

그런 다음, 포토레지스트에 의해 도포되지 않은 금속막의 일부분이 산(acid)에 의해 에칭되었다. 바꾸어 말하면, 금속막의 Au층을 산에 의해 에칭하고 그런 다음 Ni-Cr층을 산에 의해 에칭하여, 포토레지스트에 의해 도포된 적층 금속막의 일부분만이 남겨졌다. 그런 다음, 상기 포토레지스트가 박리되어, 상기 서미스터 소체 웨이퍼 위에 패턴된 적층 금속막을 얻었다.Then, a portion of the metal film not applied by the photoresist was etched by acid. In other words, the Au layer of the metal film was etched with acid and then the Ni-Cr layer was etched with acid, leaving only a part of the laminated metal film applied by the photoresist. The photoresist was then peeled off to obtain a laminated metal film patterned on the thermistor body wafer.

그런 다음, 상기 서미스터 소체 웨이퍼의 표면에 포토레지스트를 스핀 코팅에 의해 두께 20㎛로 도포하였고, 범프가 형성될 적층 금속막 부분이 노출되도록 이 위에 포토 마스크를 배치한 후, 이것을 빛에 노출시켰다. 그런 다음 상기 포토레지스트를 현상하여, 이에 의해 포토레지스트에 의해 도포되지 않은 적층 금속막 부분 위에 전해 도금법에 의해 범프들을 형성하였다. 마지막으로, 이 서미스터 소체 웨이퍼를 절단하고, 1.6㎜×0.8㎜ 치수의 평면형상을 갖는 각각의 조각(piece)으로 다이싱(dicing)하여, 도 1에 나타낸 서미스터 소자 1을 다수개 얻었다.Then, a photoresist was applied to the surface of the thermistor element wafer to a thickness of 20 mu m by spin coating, and a photo mask was disposed thereon so as to expose a portion of the laminated metal film on which bumps are to be formed, and then it was exposed to light. The photoresist was then developed, whereby bumps were formed by electroplating on the portion of the laminated metal film that was not applied by the photoresist. Finally, the thermistor elementary wafer was cut and diced into respective pieces having a planar shape of 1.6 mm x 0.8 mm to obtain a plurality of thermistor elements 1 shown in FIG.

상기 서미스터 소체 웨이퍼는, 예를 들어, 래핑(lapping process)연마됨으로써, 서미스터 소자 표면의 평활성을 더욱 높이며, 예를 들어, 표면정도(surface roughness)는 Ra 0.46㎛ 이하(less than)로 한다. 이 방법에서는, 접촉층과 이 위에 형성된 범프들의 돌출과 만입이 더욱 감소되어, 범프접합법에 의해 인쇄회로기판등에의 표면접합의 강도를 더욱 향상시킬 수 있다.The thermistor body wafer is, for example, by lapping process, thereby further increasing the smoothness of the surface of the thermistor element. For example, the surface roughness is less than Ra 0.46 μm. In this method, the protrusion and indentation of the contact layer and the bumps formed thereon are further reduced, so that the strength of surface bonding to a printed circuit board or the like can be further improved by the bump bonding method.

도 2a 및 도 2b는 본 발명의 제 2 구현예에 따른 다른 서미스터 소자 11을 나타내며, 상기 서미스터 소자 11은 상술한 제 1 구현예의 서미스터 소체 2와 구조적으로 유사한 서미스터 소체 12를 구비한다. 제 1 전극 13 및 제 2 전극 14는 서미스터 소체 12의 하면 12a에 형성되며, 각각은 접촉층 13a 또는 14a; 전극층 13b 또는 14b; 및 접합층 13c 또는 14c를 포함한다. 접촉층들 13a, 14a, 및 전극층들 13b, 14b는 상술한 제 1 구현예의 상기 접촉층들 3a, 4a 및 외부전극층들 3b, 4b와 각각 동일하게 형성되며, 단면들 12b, 12c에까지 연장되어 형성되지 않도록 배치된다. 요컨대, 제 1과 제 2 구현예들간의 유일한 차이점은 접합층들 13c와 14c의 존재이다.2A and 2B show another thermistor element 11 according to a second embodiment of the present invention, the thermistor element 11 having a thermistor element 12 structurally similar to thermistor element 2 of the first embodiment described above. The first electrode 13 and the second electrode 14 are formed on the lower surface 12a of the thermistor element 12, each of the contact layers 13a or 14a; Electrode layer 13b or 14b; And bonding layer 13c or 14c. The contact layers 13a, 14a, and the electrode layers 13b, 14b are formed in the same manner as the contact layers 3a, 4a and the external electrode layers 3b, 4b of the first embodiment described above, respectively, and extend to the cross sections 12b, 12c. It is arranged not to be. In short, the only difference between the first and second embodiments is the presence of bonding layers 13c and 14c.

본 구현예에 따른 접합층들 13c와 14c는 Ti의 진공 증착법에 의해 형성되지만, 그러나 이들은 Cr; Ni; Ag; Pt; Pd; Al; 또는 Ti의 합금; 또는 이들 금속들 중의 어느 것으로 된 합금을 사용함으로써 형성될 수 있다. 이들 접합층들 13c, 14c의 목적은 범프들 15, 16과의 접합강도를 증가시키는 것이기 때문에, 접합층들 13c, 14c용 재료는 범프들 15, 16의 재료에 의존하여 적절하게 선택될 수 있다. 본 예들에 따라서, 상기 범프들 15, 16은 제 1 구현예와 같이 Au를 포함하며, 상기 범프들 15, 16 및 상기 접합층들 13c, 14c는 모두 사진 석판술(photolithography)에 의해 마찬가지로 형성된다.Bonding layers 13c and 14c according to this embodiment are formed by vacuum deposition of Ti, but they are Cr; Ni; Ag; Pt; Pd; Al; Or an alloy of Ti; Or by using an alloy of any of these metals. Since the purpose of these bonding layers 13c, 14c is to increase the bonding strength with the bumps 15, 16, the material for the bonding layers 13c, 14c can be appropriately selected depending on the material of the bumps 15, 16. . According to the examples, the bumps 15, 16 comprise Au as in the first embodiment, and the bumps 15, 16 and the bonding layers 13c, 14c are all likewise formed by photolithography. .

상기 범프들 15, 16이 표면에 미리 형성되기 때문에, 본 발명의 구현예에 따른 서미스터 소자 11은 역시 범프접합법에 의해 인쇄회로기판 또는 리드 프레임에 용이하게 표면실장될 수 있다. 상기 범프들 15, 16이 Au를 포함하며 상기 접합층들 13c, 14c가 추가적으로 설치되기 때문에, 게다가 상기 범프들 15, 16, 및 접합층들 13c, 14c는 범프접합시에 함께 합금을 형성하여, 이들사이의 접합강도가 효과적으로 향상된다.Since the bumps 15 and 16 are formed in advance on the surface, the thermistor element 11 according to the embodiment of the present invention can also be easily surface mounted on the printed circuit board or the lead frame by the bump bonding method. Since the bumps 15 and 16 contain Au and the bonding layers 13c and 14c are additionally provided, the bumps 15 and 16 and the bonding layers 13c and 14c together form an alloy at the time of bump bonding, Bonding strength between them is effectively improved.

도 3a 및 도 3b는 본 발명의 제 3 구현예에 따른 또 다른 서미스터 소자 21을 나타내며, 먼저 전극층들 13b, 14b가 Ag 대신에 Al을 포함한다는 점과, 둘째로 절연성 수지층 17이 서미스터 소체 12의 하면 12a에 설치된다는 점을 제외하고는, 상술한 제 2 구현예에 따른 서미스터 소자 11과 구조적으로 동일하다. 따라서, 도 2a 및 도 2b와 동일한 도 3a 및 도 3b의 구성요소들은 동일한 참조부호로 표시되며, 하기에 반복하여 설명하지 않는다.3a and 3b show yet another thermistor element 21 according to a third embodiment of the invention, first that the electrode layers 13b, 14b comprise Al instead of Ag, and secondly, the insulating resin layer 17 comprises thermistor element 12. Is identical to the thermistor element 11 according to the second embodiment described above, except that it is installed at the bottom surface 12a. Accordingly, components of FIGS. 3A and 3B that are the same as those of FIGS. 2A and 2B are denoted by the same reference numerals and will not be described repeatedly below.

서미스터 소자 21의 Al을 포함하는 전극층들 13b, 14b는 또한 박막형성을 위한 진공 증착법과 같은 방법에 의해 형성된다. 따라서, 이들 Al 전극층들 13b, 14b는 평활한 표면을 갖으며, 상기 상기 접합층들 13c, 14c 및 상기 범프들 15, 16이 또한 박막형성법에 의해 유사하게 형성된다면, 범프들 15, 16과 제 1 및 제 2 전극들 13, 14간의 접합강도를 증가시킬 수 있다. 본 예에 따라서, 절연성 수지층 17은 폴리이미드를 포함하지만, 이것은 에폭시계 수지와 플루오르 함유 수지(fluorine -containing resins)와 같은 다른 종류의 절연성 수지 재료로 형성될 수 있다.Electrode layers 13b and 14b containing Al of thermistor element 21 are also formed by a method such as vacuum deposition for thin film formation. Thus, these Al electrode layers 13b, 14b have a smooth surface, and if the bonding layers 13c, 14c and the bumps 15, 16 are also similarly formed by thin film formation, bumps 15, 16 and The bonding strength between the first and second electrodes 13 and 14 may be increased. According to this example, the insulating resin layer 17 includes polyimide, but it may be formed of other kinds of insulating resin materials such as epoxy resins and fluorine-containing resins.

본 발명의 제 3 구현예에 따른 서미스터 소자 21은, 폴리이미드를 포함하는 절연성 수지층 17이 서미스터 소체 12의 하면 12a 위로 형성되기 때문에, 내습성 및 온도특성안정성이 향상된다는 점에서 유리하다. 더욱이, 절연성 수지층 17이, 상기 제 1 및 제 2 전극들 13, 14가 형성된 부분 이외에 서미스터 소체 12의 하면 12a를 적어도 도포하도록 형성되기 때문에, 제 1 전극 13과 제 2 전극 14간의 원하지 않는 단락(short circuiting)이 효과적으로 방지될 수 있다. 도 3a 및 도 3b에 나타낸 바와 같이, 절연성 수지층 17은 제 1 전극 13 및 제 2 전극 14의 일부분을 부분적으로 도포하도록 형성될 수 있다.The thermistor element 21 according to the third embodiment of the present invention is advantageous in that the insulating resin layer 17 including polyimide is formed on the lower surface 12a of the thermistor element 12, so that the moisture resistance and the temperature characteristic stability are improved. Furthermore, since the insulating resin layer 17 is formed so as to apply at least the lower surface 12a of the thermistor element 12 in addition to the portion where the first and second electrodes 13 and 14 are formed, an unwanted short circuit between the first electrode 13 and the second electrode 14. (short circuiting) can be effectively prevented. As shown in FIGS. 3A and 3B, the insulating resin layer 17 may be formed to partially apply a portion of the first electrode 13 and the second electrode 14.

도 4a 및 도 4b는 상기한 서미스터 소자 21의 변형예인 또 다른 서미스터 소자 31을 나타내며, 서미스터 소체 12의 상면 12d 위로 제 2 절연성 수지층 18이 설치되어 있는 점을 제외하고는 구조상 실질적으로 동일하다. 본 예에 따르면, (제 1) 절연성 수지층 17과 유사한 제 2 절연성 수지층 18은 폴리이미드를 포함하지만, 이것은 에폭시계 수지와 플루오르 함유 수지와 같은 내습성과 내열성을 갖는 다른 절연성 수지 재료로 구성될 수 있다. 상기 서미스터 소체 12의 상하면들 12a, 12d를 이렇게 도포한 상기 절연성 수지층들 17, 18에 의해, 상기 서미스터 소자 31의 내습성이 향상되었고, 이것의 온도특성이 더 안정화된다.4A and 4B show another thermistor element 31, which is a modification of the thermistor element 21 described above, and is substantially the same in structure except that the second insulating resin layer 18 is provided on the top surface 12d of the thermistor element 12. FIG. According to this example, the second insulating resin layer 18 similar to the (first) insulating resin layer 17 comprises a polyimide, but this may be composed of another insulating resin material having moisture resistance and heat resistance such as epoxy resin and fluorine-containing resin. Can be. By the insulating resin layers 17 and 18 in which the upper and lower surfaces 12a and 12d of the thermistor element 12 are applied in this way, the moisture resistance of the thermistor element 31 is improved and its temperature characteristic is further stabilized.

상술한 모든 예들에서, 상기한 각각의 전극들 13, 14는 단지 하나의 범프들 15 또는 16만이 형성되어 있었지만, 이것이 본 발명의 범위를 한정하는 것은 아니다. 도 5에 나타낸 바와 같이, 예를 들어, 다수개의 범프들 15, 16은 제 1 및 제 2 전극들 13, 14에 형성될 수 있으며, 각각의 다수개의 범프들 15 또는 16이, 제 1 및 제 2 전극들 13, 14가 분리된 방향과 수직방향으로 분리된다. 이렇게 분포된 범프들을 갖는 서미스터 소자는, 예를 들어, 리드 프레임(lead frame)에 범프접합한 경우, 리드 프레임의 위치가 중앙에서 폭방향으로 이탈하는 경우에도(파선 32에 의해 나타낸 바와 같이), 범프들 16 중의 하나에 의해 접합할 수 있기 때문에 유리하다. 더욱 상세하게 설명한다면, 상기 전극 14가 파선 A로 표시된 단지 하나의 범프만을 구비한 경우, 리드 프레임 32가 서미스터 소자 31의 중앙에서 이것의 폭방향으로 너무 많이 이탈한다면, 리드 프레임 32를 범프실장하는 것이 실패할 것이다. 두 개의 범프들 15, 16 각각이 제 1 전극 13 및 제 2 전극 14에 각각 형성된다면, 도 5에 나타낸 바와 같이, 리드 프레임 32가 서미스터 소자 31에 확실히 범프접합될 수 있다.In all the examples described above, each of the electrodes 13, 14 described above had only one bumps 15 or 16 formed, but this does not limit the scope of the present invention. As shown in FIG. 5, for example, a plurality of bumps 15, 16 can be formed in the first and second electrodes 13, 14, each of which a plurality of bumps 15 or 16 being the first and the first. The two electrodes 13 and 14 are separated in the vertical direction and in the separated direction. The thermistor element having such distributed bumps, for example, when bump-bonded to a lead frame, even when the position of the lead frame deviates in the width direction from the center (as indicated by dashed line 32), It is advantageous because it can be joined by one of the bumps 16. More specifically, if the electrode 14 has only one bump indicated by the broken line A, if the lead frame 32 deviates too much in the width direction thereof from the center of the thermistor element 31, the lead frame 32 may be bump mounted. Will fail. If the two bumps 15 and 16 are each formed on the first electrode 13 and the second electrode 14, respectively, as shown in FIG. 5, the lead frame 32 can be reliably bump-bonded to the thermistor element 31.

도 6에 나타낸 바와 같이, 제 1 및 제 2 전극들 13, 14의 다수개의 범프들 15, 16은, 상기 제 1 및 제 2 전극들 13, 14가 서로 분리된 방향과 동일하게 길이방향으로 분리되어 배치될 수 있어서, 리드 프레임이 길이방향으로 배치된 경우에도 확실하게 범프접합될 수 있다. 유사하게, 다수개의 범프들은 분산된 전극들 13, 14 각각에 길이방향 및 폭방향 모두로 형성될 수 있다.As shown in FIG. 6, the plurality of bumps 15 and 16 of the first and second electrodes 13 and 14 are separated in the longitudinal direction in the same manner as the first and second electrodes 13 and 14 are separated from each other. Can be reliably bump-bonded even when the lead frame is arranged in the longitudinal direction. Similarly, a plurality of bumps may be formed in both the longitudinal direction and the width direction at each of the distributed electrodes 13 and 14.

형성될 범프들 15, 16의 크기는, 접합될 리드 프레임 또는 인쇄회로기판 위의 전극랜드의 크기에 의존하기 때문에, 본 발명에서는 이것을 한정하지 않는다. 리드 프레임에 접합된 경우, 도 5에 나타낸 바와 같이, 리드 프레임의 폭은 b이며 범프들 15, 16의 가로방향(즉, 폭방향)의 치수는 a인 경우, 바람직하게는, 도 7a에 나타낸 바와 같이, 범프 15가 열에 의해 쉽게 변형되어 리드 프레임 32와 전극 13과의 범프이 확실하게 달성되기 때문에, a가 b 이하인 것이 좋다. 한편, 도 7b에 나타낸 바와 같이, a가 b보다 큰 경우, 범프 15'는 너무 길어서 열에 의해 쉽게 변형될 수 없으며 따라서 리드 프레임 32와 전극 13과의 범프접합이 곤란할 수 있다.Since the size of the bumps 15 and 16 to be formed depends on the size of the electrode land on the lead frame or printed circuit board to be bonded, the present invention does not limit this. When bonded to the lead frame, as shown in Fig. 5, when the width of the lead frame is b and the dimension of the transverse direction (i.e., the width direction) of the bumps 15 and 16 is a, preferably, shown in Fig. 7A. As described above, since bump 15 is easily deformed by heat so that bump between lead frame 32 and electrode 13 can be reliably achieved, a is preferably b or less. On the other hand, as shown in FIG. 7B, when a is larger than b, bump 15 'is too long to be easily deformed by heat, and thus bump bonding between lead frame 32 and electrode 13 may be difficult.

본 발명은 서미스터 소자에 일체적으로 형성된 범프들의 형상에 따라서 특별하게 한정되지 않는다. 도 8a는 줄기형 원통형상부 및 반구형(半球形)의 상부를 갖는 버섯과 같은 형상의 범프 33을 나타낸다. 도 8b는 평면에 의해 제거된 부분을 갖는 구형상의 범프 34를 나타낸다. 본 발명에 따른 범프는 기둥(column) 및 프리즘의 형상과 같이 또 다르게 성형될 수 있다.The present invention is not particularly limited according to the shape of the bumps integrally formed in the thermistor element. FIG. 8A shows a bump 33 shaped like a mushroom with a stem-cylindrical top and a hemispherical top. 8B shows a spherical bump 34 with portions removed by the plane. The bumps according to the invention can be shaped differently, such as in the shape of columns and prisms.

이하, 본 발명의 서미스터 소자를 표면실장하는 방법을, 도 9 및 도 10을 참조하여 하기에 설명한다. 도 9는 도 1의 서미스터 소자 1을 거꾸로 배치한 것으로, 범프들 15, 16에 리드 프레임 32를 접촉하고 열을 가함으로써 상기 리드 프레임 32가 상기 제 1 및 제 2 전극들 13, 14에 접합된다. 도 10은 도 1의 서미스터 소자 1을 나타내며, 여기에서는 범프들 15, 16을 인쇄회로기판 37의 전극랜드들 37a, 37b에 접촉하고 열을 가함으로써, 서미스터 소자 1은 서미스터 소체 2의 하면 2a에 표면실장된다. 도 9 및 도 10에서는, 범프들이 서미스터 소자에 미리 형성되어 성가신 위치결정과정이 제거될 수 있기 때문에, 본 발명에 따른 서미스터 소자들이 종래의 서미스터 소자들에 비하여 더욱 용이하게 접합될 수 있다는 것을 명백하게 보여준다.Hereinafter, the method of surface-mounting the thermistor element of this invention is demonstrated below with reference to FIG. 9 and FIG. FIG. 9 is the thermistor element 1 of FIG. 1 disposed upside down, and the lead frame 32 is bonded to the first and second electrodes 13 and 14 by contacting and applying heat to the lead frame 32 to the bumps 15 and 16. . FIG. 10 shows thermistor element 1 of FIG. 1, wherein bumps 15, 16 are in contact with electrode lands 37a, 37b of a printed circuit board 37 and heated, so that thermistor element 1 is placed on the bottom surface 2a of thermistor element 2. Surface mounted. 9 and 10 clearly show that the thermistor elements according to the present invention can be joined more easily than conventional thermistor elements, since the bumps are pre-formed in the thermistor element and the cumbersome positioning process can be eliminated. .

본 발명에 따르면, 서로 대향하는 상기 제 1 전극과 제 2 전극들이 형성되어 있는 표면에 대향하는 서미스터 소체의 표면에, 제 3 전극이 형성될 수 있다. 이런 서미스터 소자들을 도 11~도 13에 나타낸다.According to the present invention, a third electrode may be formed on the surface of a thermistor element facing the surface on which the first electrode and the second electrode facing each other are formed. Such thermistor elements are shown in Figs.

도 11a와, 도 11b, 및 도 11c(도 11로 함께 간주한다)는 도 1a 및 도 1b의 서미스터 소자 1과 유사한 서미스터 소자 41을 보여주지만, 서미스터 소체 2의 하면 2a의 대향 상면을 전체적으로 도포하도록 제 3 전극 42가 형성되어 있다는 점에서 그것과는 다르다. 제 3 전극 42는 제 1 전극 3과 제 2 전극 4간의 저항치를 감소하는 것으로 작용하며, Ni-Cr 합금과 같은 적당한 금속재료를 포함할 수 있다.11A, 11B, and 11C (referred to together as FIG. 11) show a thermistor element 41 similar to thermistor element 1 of FIGS. 1A and 1B, but the entirety of the opposing top surface of the lower surface 2a of thermistor element 2 is applied. It differs from that in that the 3rd electrode 42 is formed. The third electrode 42 acts to reduce the resistance between the first electrode 3 and the second electrode 4 and may comprise a suitable metal material, such as a Ni—Cr alloy.

도 12a와, 도 12b, 및 도 12c(도 12로 함께 간주한다)는 도 11에 나타낸 서미스터 소자 41과 유사한 다른 서미스터 소자 43을 보여주지만, 제 3 전극 42a가 서미스터 소체 2의 상면을 전체적으로 도포하는 것이 아니라, 이것의 주변부를 노출시키거나, 또는 상면의 바깥쪽 에지부들에까지 도달하지 않도록 한다는 점에서 그것과는 다르다. 이렇게 구성된 제 3 전극 42a는, 또한 서미스터 소자 43의 저항치를 감소하는 것으로 작용한다. 서미스터 소자 2의 상면의 중앙부에서만 제 3 전극 42A를 형성하는 이점은, 각각의 서미스터 소자들이 모소자(mother element)로부터 절단된 경우 비균일성에 의한 저항치의 변동이 감소될 수 있으며 따라서 원하는 저항치를 갖는 서미스터 소자들이 더욱 확실하게 얻어질 수 있다는 점이다.12A, 12B, and 12C (referred to together as FIG. 12) show another thermistor element 43 similar to thermistor element 41 shown in FIG. 11, but with the third electrode 42a covering the top surface of thermistor element 2 as a whole. Rather, it exposes its periphery or does not reach the outer edges of the top surface. The third electrode 42a thus configured also serves to reduce the resistance of the thermistor element 43. The advantage of forming the third electrode 42A only at the center portion of the upper surface of thermistor element 2 is that the variation of the resistance due to nonuniformity can be reduced when each thermistor element is cut from the mother element and thus has a desired resistance value. Thermistor elements can be obtained more reliably.

도 13a와, 도 13b, 및 도 13c(도 13으로서 함께 간주한다)는 도 12에 나타낸 서미스터 소자 43과 유사한 또 다른 서미스터 소자 44를 보여주지만, 제 3 전극이 서미스터 소체 2의 에지부들에까지 뻗어있지 않은 상태에서, 상면 2d에서 서로 대향하여 형성된 두 개의 분리된 부분들 45a, 45b를 구비한다는 점에서 그것과는 다르다.13A, 13B, and 13C (referred to together as FIG. 13) show another thermistor element 44 similar to thermistor element 43 shown in FIG. 12, but with the third electrode extending to the edges of thermistor element 2. In the other state, it is different in that it has two separate parts 45a, 45b formed opposite each other on the upper surface 2d.

도 14~도 16은 다른 변형예에 따른 서미스터 소자들 46과, 48 및 50을 나타내며, 상기한 서미스터 소자들은 서미스터 소체 내부에 적어도 하나의 내부전극을 구비한는 것을 특징으로 한다. 상기 서미스터 소자들 46과, 48 및 50 각각은, 하나 이상의 내부전극들이 포함된다는 점을 제외하고는, 도 1의 서미스터 소자 1과 유사하게 구성된다. 따라서, 도 1과 동일한 도 14~도 16의 구성요소들을 동일한 참조부호로 표시되며, 반복하여 설명하지 않는다.14 to 16 illustrate thermistor elements 46, 48, and 50 according to another modification, wherein the thermistor elements have at least one internal electrode inside the thermistor element. Thermistor elements 46, 48, and 50 are each constructed similarly to thermistor element 1 of FIG. 1, except that one or more internal electrodes are included. Therefore, the same elements as in Fig. 1 to Fig. 14 to 16 are denoted by the same reference numerals and will not be described repeatedly.

도 14a와 도 14b 및 도 14c(도 14로서 간주된다)에 나타낸 상기 서미스터 소자 46은 서미스터 소체 2의 내부에 소정의 높이에서(즉, 두께방향의 소정의 위치에서) 형성된 내부전극 47을 구비하며, 서미스터 소체 2의 외주면들(external peripheral surfaces)에까지 뻗도록 연장되는 것을 특징으로 한다. 상기 내부전극 47은 제 1 전극 3과 제 2 전극 4간의 저항치를 감소하는 것으로 작용하고, 또한 제품들의 저항치의 변동을 감소하는 것으로 작용한다.The thermistor element 46 shown in Figs. 14A, 14B and 14C (referred to as Fig. 14) has an internal electrode 47 formed in the thermistor element 2 at a predetermined height (i.e., at a predetermined position in the thickness direction). And extend to outer peripheral surfaces of thermistor element 2. The internal electrode 47 serves to reduce the resistance between the first electrode 3 and the second electrode 4, and also to reduce the variation of the resistance of the products.

도 15a와, 도 15b 및 도 15c(도 15로서 함께 간주한다)에 나타낸 서미스터 소자 48은, 서미스터 소체 2의 내부에 소정의 높이에서 형성된 내부전극들 49a, 49b로 된 다수개의 서로 대향하는 쌍들을 구비하며, 이것들이 서미스터 소체의 외주면에까지 연장되어 형성되지 않는 것을 특징으로 한다. 내부전극들 49a, 49b는 또한 상기 제 1과 제 2 전극들 3, 4간의 저항치를 감소하는 것으로 작용한다. 상기 내부전극들 49a, 49b는 서미스터 소체 2의 외주면들에까지 뻗어있지 않기 때문에, 서미스터 소자 48이 모소자로부터 절단된 경우에 야기되는 변동에 의해 저항치의 변화가 발생하지 않을 것이다.The thermistor element 48 shown in Figs. 15A and 15B and 15C (referred to together as Fig. 15) includes a plurality of opposing pairs of internal electrodes 49a and 49b formed at predetermined heights inside the thermistor element 2. It is characterized in that they are not extended to the outer peripheral surface of the thermistor element. Internal electrodes 49a and 49b also serve to reduce the resistance between the first and second electrodes 3 and 4. Since the internal electrodes 49a and 49b do not extend to the outer circumferential surfaces of the thermistor element 2, the resistance value will not change due to the variation caused when the thermistor element 48 is cut from the parent element.

도 16a와 도 16b 및 도 16c(도 16으로서 함께 간주한다)에 나타낸 서미스터 소자 50은, 서미스터 소체 2의 내부에 소정의 높이에 각각 형성된 다수개의 내부전극들 51을 구비하며, 상기 다수개의 내부전극들 51을 서미스터 소체 2의 단면들 2b, 2c에 번갈아 인출되도록 연이어서 적층하였다. 이들 내부전극들 51은 또한 상기 제 1 전극 3과 제 2 전극 4간의 저항치를 감소시키는 것으로 작용한다.The thermistor element 50 shown in Figs. 16A, 16B and 16C (referred to together as Fig. 16) has a plurality of internal electrodes 51 formed at predetermined heights inside the thermistor element 2, and the plurality of internal electrodes. Fields 51 were successively stacked so as to be alternately drawn out in cross sections 2b, 2c of thermistor element 2. These internal electrodes 51 also serve to reduce the resistance between the first electrode 3 and the second electrode 4.

개별적으로 설명하지는 않았지만, 도 14~도 16에 나타낸 상기 내부전극들 47, 49a, 49b, 및 51은 도 11~도 13에 나타낸 제 3 전극들 42, 42a, 45a, 및 45b 중의 어느 것과도 결합될 수 있으며, 이들 서미스터 소자들은 상술한 제 1 및 제 2 절연성 수지층들을 더 구비할 수 있다. 요약에서, 상기 결론이 광범위하게 해석된다.Although not described separately, the internal electrodes 47, 49a, 49b, and 51 shown in FIGS. 14 to 16 are combined with any of the third electrodes 42, 42a, 45a, and 45b shown in FIGS. 11 to 13. These thermistor elements may further include the first and second insulating resin layers described above. In summary, the conclusion is interpreted broadly.

본 발명을 구현하며, 상기한 목적 및 다른 목적들을 실현할 수 있는 서미스터 소자는, 서미스터 소체; 상기 서미스터 소체의 하면상에서 서로 대향하는 한 쌍의 제 1 및 제 2 전극들; 및 상기 제 1 및 제 2 전극들에 형성된 범프들을 포함하는 것을 특징으로 한다. 이런 서미스터 소자에 있어서, 제 1 및 제 2 전극들이 형성된 표면이 인쇄회로기판등에 표면실장될 수 있다. 상기 범프들은 상기 제 1 및 제 2 전극들에 미리 형성되기 때문에, 상기 서미스터 소자는 리드 프레임 또는 인쇄회로기판에 범프접합법에 의해 용이하게 부착될 수 있다.Thermistor element embodying the present invention and capable of realizing the above and other objects includes: a thermistor element; A pair of first and second electrodes facing each other on the bottom surface of the thermistor element; And bumps formed on the first and second electrodes. In such a thermistor element, the surface on which the first and second electrodes are formed may be surface mounted on a printed circuit board or the like. Since the bumps are formed in the first and second electrodes in advance, the thermistor element can be easily attached to the lead frame or the printed circuit board by a bump bonding method.

상기 제 1 및 제 2 전극들 이외에도, 상기 제 1 및 제 2 전극들이 형성된 표면에 대향하는 서미스터 소체의 표면에 제 3 전극이 형성될 수 있다. 유사하게, 내부전극들이 서미스터 소체의 내부에 형성될 수 있다.In addition to the first and second electrodes, a third electrode may be formed on the surface of the thermistor element opposite to the surface on which the first and second electrodes are formed. Similarly, internal electrodes can be formed inside the thermistor element.

범프 재료로 도전성 재료가 사용될 수 있으나, 범프용의 바람직한 재료들은 Au, Sn, 및 이들의 합금들을 포함한다. Au, Sn, 및 이들의 합금들을 포함하는 범프들이 알려져 있으므로, 종래의 방법의 범프접합이 본 발명의 목적으로 사용될 수 있다.Conductive materials may be used as the bump material, but preferred materials for the bump include Au, Sn, and alloys thereof. Since bumps comprising Au, Sn, and alloys thereof are known, bump junctions of conventional methods can be used for the purposes of the present invention.

본 발명의 바람직한 구현예에 따르면, 상기 제 1 및 제 2 전극들이 형성되어 있지 않은 서미스터 소체의 하면부에 절연성 수지 재료가 적어도 설치되어, 내습성이 향상될 수 있다. 이런 절연성 수지층은 또한, 서미스터 소자의 실장을 위해 리플로법(reflow) 또는 흐름 실장법을 사용한 경우, 땜납 브리지의 형성을 방지하며, 또한 상기 제 1 및 제 2 전극들의 간격이 작은 경우에도 전극들간의 단락을 방지하는 것으로 작용한다. 이 절연성 수지층은 상기 제 1 및 제 2 전극의 일부를 도포하도록 형성되거나, 또는 상기 제 1 및 제 2 전극들이 형성되어 있는 서미스터 소체의 표면 이외에 다른 표면 또는 표면들을 도포하도록 형성될 수 있다.According to a preferred embodiment of the present invention, an insulating resin material is provided at least in the lower surface portion of the thermistor element in which the first and second electrodes are not formed, so that moisture resistance can be improved. This insulating resin layer also prevents the formation of solder bridges when reflow or flow mounting is used for mounting the thermistor elements, and also prevents the formation of solder bridges even when the first and second electrodes are small in intervals. It works by preventing short circuits between them. The insulating resin layer may be formed to apply a part of the first and second electrodes, or may be formed to apply other surfaces or surfaces other than the surface of the thermistor element on which the first and second electrodes are formed.

제 2 절연성 수지층이 서미스터 소체의 상면에 더 설치되어, 서미스터 소체의 내습성 및 온도특성을 더욱 향상시킬 수 있다. 이들 절연성 수지층들은 바람직하게는 폴리이미드나, 에폭시계 수지 또는 플루오르 함유 수지를 포함할 수 있다.The second insulating resin layer is further provided on the upper surface of the thermistor element, which can further improve the moisture resistance and temperature characteristics of the thermistor element. These insulating resin layers may preferably include polyimide, epoxy-based resin or fluorine-containing resin.

Claims (12)

하면을 갖는 서미스터 소체;Thermistor body having a lower surface; 상기한 서미스터 소체의 상기한 하면상에서 서로 대향하여 형성된 제 1 전극 및 제 2 전극; 및First and second electrodes formed to face each other on the lower surface of the thermistor element; And Au, Sn, 및 Au 또는 Sn을 함유하는 합금들로 이루어지는 군에서 선택된 금속재료로 구성되며, 상기한 제 1 전극 및 제 2 전극의 일부분 위에 견고하게 부착된 범프(bump)들;Bumps composed of a metal material selected from the group consisting of Au, Sn, and alloys containing Au or Sn, and firmly attached to a portion of the first electrode and the second electrode; 을 포함하는 것을 특징으로 하는 표면실장용 범프를 구비한 서미스터 소자.Thermistor element having a bump for surface mounting comprising a. 제 1항에 있어서, 상기한 서미스터 소체는 상기한 하면에 대향하는 상면을 구비하며, 상기한 서미스터 소자는 상기한 서미스터 소체의 상기한 상면에 제 3 전극을 더 포함하는 것을 특징으로 하는 표면실장용 범프를 구비한 서미스터 소자.The surface mount of claim 1, wherein the thermistor element has an upper surface opposite to the lower surface, and the thermistor element further comprises a third electrode on the upper surface of the thermistor element. Thermistor element with bumps. 제 1항에 있어서, 상기한 서미스터 소체의 내부에 형성된 내부전극들을 더 포함하는 것을 특징으로 하는 표면실장용 범프를 구비한 서미스터 소자.The thermistor element as claimed in claim 1, further comprising internal electrodes formed inside the thermistor element. 제 2항에 있어서, 상기한 서미스터 소체의 내부에 형성된 내부전극들을 더 포함하는 것을 특징으로 하는 표면실장용 범프를 구비한 서미스터 소자.The thermistor element as claimed in claim 2, further comprising internal electrodes formed inside the thermistor element. 제 1항에 있어서, 상기한 제 1 전극도 상기한 제 2 전극도 형성되어 있지 않은 상기한 하면부를 적어도 도포하는 절연성 수지층을 더 포함하는 것을 특징으로 하는 표면실장용 범프를 구비한 서미스터 소자.The thermistor element with a bump for surface mounting according to claim 1, further comprising an insulating resin layer for applying at least the above lower surface portion on which neither the first electrode nor the second electrode is formed. 제 5항에 있어서, 상기한 서미스터 소체의 상기한 상면에 다른 절연성 수지층이 더 형성되어 있음을 특징으로 하는 표면실장용 범프를 구비한 서미스터 소자.6. The thermistor element according to claim 5, wherein another insulating resin layer is further formed on the upper surface of the thermistor element. 제 5항에 있어서, 상기한 절연성 수지층은 폴리이미드(polyimide)와, 에폭시계 수지(epoxy resins) 및 플루오르 함유 수지(fluorine-containing resin)로 이루어지는 군에서 선택된 수지 재료로 된 것을 특징으로 하는 표면실장용 범프를 구비한 서미스터 소자.6. The surface according to claim 5, wherein the insulating resin layer is made of a resin material selected from the group consisting of polyimide, epoxy resins and fluorine-containing resins. Thermistor element with mounting bumps. 제 6항에 있어서, 상기한 절연성 수지층 및 상기한 다른 절연성 수지층은 폴리이미드(polyimide)와, 에폭시계 수지(epoxy resins) 및 플루오르 함유 수지 (fluorine-containing resin)로 이루어지는 군에서 선택된 수지 재료로 된 것을 특징으로 하는 표면실자용 범프를 구비한 서미스터 소자.7. The resin material according to claim 6, wherein the insulating resin layer and the other insulating resin layer are selected from the group consisting of polyimide, epoxy resins and fluorine-containing resins. Thermistor element provided with the bump for surface chambers characterized by the above-mentioned. 제 1항에 있어서, 상기한 제 1 전극 및 상기한 제 2 전극 각각은 Cr, Ni, Ag, Pd, Pt, Ti, Al, Au, Cu 및 이들의 합금으로 이루어지는 군에서 선택된 금속으로 구성되는 전극층을 포함하며, 상기한 범프들은 Au, Sn, 및 이들의 합금으로 이루어지는 군에서 선택된 금속으로 구성되는 것을 특징으로 하는 표면실장용 범프를 구비한 서미스터 소자.The electrode layer of claim 1, wherein each of the first electrode and the second electrode is made of a metal selected from the group consisting of Cr, Ni, Ag, Pd, Pt, Ti, Al, Au, Cu, and alloys thereof. And the bumps are made of a metal selected from the group consisting of Au, Sn, and alloys thereof. 제 2항에 있어서, 상기한 제 1 전극 및 상기한 제 2 전극 각각은 Cr, Ni, Ag, Pd, Pt, Ti, Al, Au, Cu 및 이들의 합금으로 이루어지는 군에서 선택된 금속으로 구성되는 전극층을 포함하며, 상기한 범프들은 Au, Sn, 및 이들의 합금으로 이루어지는 군에서 선택된 금속으로 구성되는 것을 특징으로 하는 표면실장용 범프를 구비한 서미스터 소자.The electrode layer of claim 2, wherein each of the first electrode and the second electrode is made of a metal selected from the group consisting of Cr, Ni, Ag, Pd, Pt, Ti, Al, Au, Cu, and alloys thereof. And the bumps are made of a metal selected from the group consisting of Au, Sn, and alloys thereof. 제 3항에 있어서, 상기한 제 1 전극 및 상기한 제 2 전극 각각은 Cr, Ni, Ag, Pd, Pt, Ti, Al, Au, Cu 및 이들의 합금으로 이루어지는 군에서 선택된 금속으로 구성되는 전극층을 포함하며, 상기한 범프들은 Au, Sn, 및 이들의 합금으로 이루어지는 군에서 선택된 금속으로 구성되는 것을 특징으로 하는 표면실장용 범프를 구비한 서미스터 소자.The electrode layer of claim 3, wherein each of the first electrode and the second electrode is made of a metal selected from the group consisting of Cr, Ni, Ag, Pd, Pt, Ti, Al, Au, Cu, and alloys thereof. And the bumps are made of a metal selected from the group consisting of Au, Sn, and alloys thereof. 제 4항에 있어서, 상기한 제 1 전극 및 상기한 제 2 전극 각각은 Cr, Ni, Ag, Pd, Pt, Ti, Al, Au, Cu 및 이들의 합금으로 이루어지는 군에서 선택된 금속으로 구성되는 전극층을 포함하며, 상기한 범프들은 Au, Sn, 및 이들의 합금으로 이루어지는 군에서 선택된 금속으로 구성되는 것을 특징으로 하는 표면실장용 범프를 구비한 서미스터 소자.The electrode layer of claim 4, wherein each of the first electrode and the second electrode is made of a metal selected from the group consisting of Cr, Ni, Ag, Pd, Pt, Ti, Al, Au, Cu, and alloys thereof. And the bumps are made of a metal selected from the group consisting of Au, Sn, and alloys thereof.
KR1019980011948A 1997-04-04 1998-04-04 Thermistor elements with bumps for surface mounting KR100286214B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP9-86963 1997-04-04
JP8696397 1997-04-04
JP9-321560 1997-11-21
JP9321560A JPH10335114A (en) 1997-04-04 1997-11-21 Thermistor

Publications (2)

Publication Number Publication Date
KR19980081088A KR19980081088A (en) 1998-11-25
KR100286214B1 true KR100286214B1 (en) 2001-04-16

Family

ID=26428044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980011948A KR100286214B1 (en) 1997-04-04 1998-04-04 Thermistor elements with bumps for surface mounting

Country Status (3)

Country Link
JP (1) JPH10335114A (en)
KR (1) KR100286214B1 (en)
DE (1) DE19814388B4 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19851869B4 (en) * 1998-11-10 2007-08-02 Epcos Ag Thermistor temperature sensor
DE10045195B4 (en) * 1999-09-22 2008-04-10 Epcos Ag Thermistor and method for its production
DE10042636C1 (en) * 2000-08-30 2002-04-11 Epcos Ag Electrical component and method for its production
JP5211801B2 (en) * 2008-03-28 2013-06-12 Tdk株式会社 Electronic components
DE102011014967B4 (en) * 2011-03-24 2015-04-16 Epcos Ag Electrical multilayer component
DE102011109007A1 (en) * 2011-07-29 2013-01-31 Epcos Ag Method for producing an electrical component and an electrical component
DE102012101606A1 (en) * 2011-10-28 2013-05-02 Epcos Ag ESD protection device and device with an ESD protection device and an LED
DE102012013036B4 (en) 2012-06-29 2015-04-02 Isabellenhütte Heusler Gmbh & Co. Kg Resistance, in particular low-impedance current measuring resistor, and coating method for this purpose
US10763017B2 (en) * 2017-05-23 2020-09-01 Panasonic Intellectual Property Management Co., Ltd. Metal plate resistor and method for manufacturing same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3766511A (en) * 1972-12-26 1973-10-16 Gen Electric Thermistors
JPS6048201U (en) * 1983-09-09 1985-04-04 ティーディーケイ株式会社 Positive characteristic thermistor device
IT1199770B (en) * 1986-12-16 1988-12-30 Ausimont Spa EPOXY RESINS OBTAINED BY CORETICULATION OF FLUORINATED EPOXY PREPOLYMERS AND NON-FLUORINATED EPOXY PREPOLYMERS
DE4022845A1 (en) * 1990-07-18 1992-01-23 Schott Glaswerke TEMPERATURE SENSOR OR SENSOR ARRANGEMENT MADE OF GLASS CERAMIC AND CONTACTING FILM RESISTORS
JP2833242B2 (en) * 1991-03-12 1998-12-09 株式会社村田製作所 NTC thermistor element
JPH0629704A (en) * 1992-07-07 1994-02-04 Toshiba Corp Micro wave integrated circuit device
CH688169A5 (en) * 1994-01-13 1997-05-30 Rmt Reinhardt Microtech Ag Electrical resistance layer.

Also Published As

Publication number Publication date
JPH10335114A (en) 1998-12-18
DE19814388B4 (en) 2006-05-11
DE19814388A1 (en) 1998-10-08
KR19980081088A (en) 1998-11-25

Similar Documents

Publication Publication Date Title
KR100258677B1 (en) Thermistor elements
US7214887B2 (en) Electronic circuit connecting structure, and its connecting method
KR100514558B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
KR100286214B1 (en) Thermistor elements with bumps for surface mounting
US6583019B2 (en) Perimeter anchored thick film pad
JP2002280254A (en) Surface mounting type stacked ceramic electronic component
US6326239B1 (en) Mounting structure of electronic parts and mounting method of electronic parts
EP1043767A1 (en) Semiconductor device, method of manufacture thereof, circuit board and electronic device
JP3767704B2 (en) Chip-type electronic components
JPH11251186A (en) Stacked ceramic capacitor
JP2003068505A (en) Chip resistor and method for manufacturing the same
JPH11345734A (en) Laminated ceramic capacitor
JP2003124773A (en) Chip type piezoelectric resonance component
JPH0945830A (en) Chip electronic component
JP3606530B2 (en) Printed wiring board
JP2000021677A (en) Multilayer ceramic capacitor
JP3201118B2 (en) Chip resistor
JP2915186B2 (en) Semiconductor device mounting structure and mounting method
JPH10125503A (en) Electronic component provided with a plurality of through hole electrode parts
JP4326670B2 (en) Chip resistor manufacturing method
JPH11204313A (en) Electronic component and manufacture thereof
JP2022119450A (en) Laminated coil component
JPH0314292A (en) Manufacture of high-density mounting module
JP4172290B2 (en) THERMISTOR ELEMENT AND MANUFACTURING METHOD THEREOF
JP2002026083A (en) Semiconductor device, its manufacturing method, circuit board, and electronic appliance

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121220

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20131219

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20141219

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20161230

Year of fee payment: 17

EXPY Expiration of term