JP2000021677A - Multilayer ceramic capacitor - Google Patents

Multilayer ceramic capacitor

Info

Publication number
JP2000021677A
JP2000021677A JP10182949A JP18294998A JP2000021677A JP 2000021677 A JP2000021677 A JP 2000021677A JP 10182949 A JP10182949 A JP 10182949A JP 18294998 A JP18294998 A JP 18294998A JP 2000021677 A JP2000021677 A JP 2000021677A
Authority
JP
Japan
Prior art keywords
electrode layer
internal electrode
external terminal
corner
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10182949A
Other languages
Japanese (ja)
Inventor
Kazutaka Uchi
一隆 内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP10182949A priority Critical patent/JP2000021677A/en
Publication of JP2000021677A publication Critical patent/JP2000021677A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Abstract

PROBLEM TO BE SOLVED: To suppress fluctuation of capacitance effectively while preventing a Manhattan phenomenon by extending first and second inner electrode layers partially to different corners of a laminate and forming first and second outer terminal electrodes across two side faces defining the corner. SOLUTION: A first inner electrode layer 12 is extended to the upper right corner X of a rectangular dielectric ceramic layer 11 and a second inner electrode layer 13 is extended to the lower left corner Y thereof. The long side of the first inner electrode layer 12 is set longer than that of the second inner electrode layer 13 and the short side of the first inner electrode layer 12 is set longer than that of the second inner electrode layer 13. A first outer terminal electrode 2 to be connected with the first inner electrode layer 12 is formed at one corner X out of four corners of the laminate and a second outer terminal electrode 3 to be connected with the second inner electrode layer 13 is formed at a corner Y of the laminate.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、積層セラミックコ
ンデンサの内部電極層の形状及び外部端子電極の形状に
関するものである。
The present invention relates to the shape of internal electrode layers and the shape of external terminal electrodes of a multilayer ceramic capacitor.

【0002】[0002]

【従来の技術】従来、積層セラミックコンデンサは、図
5に示す外観斜視図のような形状となっていた。図5に
おいて、積層体51は、複数の誘電体磁器層が積層され
て構成されている。そして、対向しあう一対の端部には
第1外部端子電極55、第2外部端子電極56が形成さ
れている。積層体51を構成する誘電体磁器層との層間
に矩形状の第1内部電極層53が配置され、また、第1
内部電極層53が配置された層間と厚み方向に隣接する
誘電体磁器層間に矩形状の第2内部電極層54が配置さ
れていた。
2. Description of the Related Art Conventionally, a multilayer ceramic capacitor has a shape as shown in an external perspective view of FIG. In FIG. 5, a laminated body 51 is configured by laminating a plurality of dielectric ceramic layers. A first external terminal electrode 55 and a second external terminal electrode 56 are formed at a pair of opposite ends. A first internal electrode layer 53 having a rectangular shape is arranged between the dielectric ceramic layers constituting the laminated body 51 and the first dielectric layer.
A rectangular second internal electrode layer 54 was arranged between the layers where the internal electrode layers 53 were arranged and the dielectric ceramic layers adjacent in the thickness direction.

【0003】図6は、2つの内部電極層との関係及び外
部端子電極との関係を示す概略平面図である。
FIG. 6 is a schematic plan view showing the relationship between two internal electrode layers and the relationship with external terminal electrodes.

【0004】即ち、誘電体磁器層52の一方主面側に位
置する第1内部電極53は、実線で示すように概略矩形
状を成し、誘電体磁器層52の一対の短辺の一方の端部
(図では右側)に延出している。誘電体磁器層52の他
方主面側に位置する第2内部電極54は、点線で示すよ
うに概略矩形状を成し、誘電体磁器層52の一対の短辺
の他方の端部(図では左側)に延出している。即ち、第
1内部電極層53と第2内部電極層54は、延出方向は
夫々別方向に延出されるものの、実質的に同一形状とな
っている。
That is, the first internal electrode 53 located on one main surface side of the dielectric ceramic layer 52 has a substantially rectangular shape as shown by a solid line, and has one of a pair of short sides of the dielectric ceramic layer 52. It extends to the end (right side in the figure). The second internal electrode 54 located on the other main surface side of the dielectric ceramic layer 52 has a substantially rectangular shape as shown by a dotted line, and the other end of the pair of short sides of the dielectric ceramic layer 52 (in the figure, Left). That is, the first internal electrode layer 53 and the second internal electrode layer 54 have substantially the same shape, although they extend in different directions.

【0005】そして、積層体51の一方の端面を含む端
部、即ち、端面、端部付近の両主面、及び両側面には、
第1内部電極層53と接続する第1外部端子電極55が
形成されている。また、積層体51の他方の端面を含む
端部、即ち、端面、端部付近の両主面、及び両側面に
は、第2内部電極層54と接続する第2外部端子電極5
6が形成されている。
[0005] The end portion including one end surface of the laminated body 51, that is, the end surface, both main surfaces near the end portion, and both side surfaces are provided.
A first external terminal electrode 55 connected to the first internal electrode layer 53 is formed. Further, the second external terminal electrode 5 connected to the second internal electrode layer 54 is provided on an end portion including the other end surface of the multilayer body 51, that is, on the end surface, both main surfaces near the end portion, and both side surfaces.
6 are formed.

【0006】図6に示す第1内部電極層となる導体膜
は、誘電体磁器となるグリーン上に、導電性ペーストを
印刷し、乾燥することにより形成され、また、第2内部
電極層となる導体膜は誘電体磁器となるグリーン上に、
導電性ペーストを印刷し、乾燥することにより形成され
る。そして、各グリーンシートを積層体の積層順序に応
じて交互に積層・圧着を行い、積層体51の外形寸法に
応じて裁断し、グリーンシート及び導体膜が同時に一体
焼成を行い、積層体51を形成していた。
The conductive film serving as the first internal electrode layer shown in FIG. 6 is formed by printing and drying a conductive paste on a green serving as a dielectric porcelain, and serves as the second internal electrode layer. The conductor film is on the green which will be dielectric porcelain,
The conductive paste is formed by printing and drying. Then, each green sheet is alternately laminated and pressed in accordance with the lamination order of the laminated body, cut in accordance with the outer dimensions of the laminated body 51, and the green sheet and the conductive film are simultaneously fired integrally to form the laminated body 51. Had formed.

【0007】この場合、積層セラミックコンデンサはか
なり小さいものであるため、内部電極層となる導体膜を
導電ペーストの印刷により形成するにあたり、また、セ
ラミックグリーンシートを積層するにあたり、ずれが生
じてしまう。その結果、積層セラミックコンデンサの静
電容量のばらつきが大きくなるという問題点があった。
[0007] In this case, since the laminated ceramic capacitor is very small, a deviation occurs when a conductive film serving as an internal electrode layer is formed by printing a conductive paste and when a ceramic green sheet is laminated. As a result, there is a problem that the variation in the capacitance of the multilayer ceramic capacitor is increased.

【0008】また、内部電極層53、54となる導体膜
を形成したグリーンシートを積層した時には、内部電極
層が存在する部位とその周縁部との間で約0.1〜2μ
m程度盛り上がるため、圧着した時、未焼成状態の積層
体では、内部電極層53、54の対向部分と、その周縁
部では圧着による密度分布のばらつきが顕著となってし
まう。この密度分布のばらつきは、圧着不良によるデラ
ミネーション、脱バインダー・焼結性の不均一となって
現れるという問題点がある。
When a green sheet on which a conductor film to be the internal electrode layers 53 and 54 is formed is laminated, a gap of about 0.1 to 2 μm is formed between the portion where the internal electrode layer exists and the periphery thereof.
Since the m is raised by about m, in the unfired laminated body when compressed, the unevenness of the density distribution due to the compression becomes conspicuous at the opposing portions of the internal electrode layers 53 and 54 and at the periphery thereof. This variation in the density distribution has a problem that it appears as non-uniformity of delamination, binder removal and sinterability due to poor press bonding.

【0009】これらの問題点を解決するために、図7の
ように実線で示す第1内部電極層73の短辺の長さ
(幅)を、実線で示す第2内部電極層74の短辺の長さ
(幅)に比較して短くなっている(特開平8−1810
35、特開平8−250369参照)。
To solve these problems, as shown in FIG. 7, the length (width) of the short side of the first internal electrode layer 73 shown by the solid line is changed to the short side of the second internal electrode layer 74 shown by the solid line. Is shorter than the length (width) of the device (Japanese Patent Laid-Open No.
35, see JP-A-8-250369).

【0010】このような構成により、第1内部電極層7
3、第2内部電極層74とが、印刷ずれや積層ずれによ
って、若干ずれても、そのずれ量を第1内部電極層73
と第2内部電極層74との形状の違いにより吸収できる
ため、両内部電極層73、74との対向面積が変動しに
くいものとなる。
With such a configuration, the first internal electrode layer 7
3. Even if the second internal electrode layer 74 slightly deviates from the second internal electrode layer 74 due to printing deviation or lamination deviation, the amount of deviation is reduced by the first internal electrode layer 73.
And the second internal electrode layer 74 can be absorbed by the difference in shape, so that the facing area between the internal electrode layers 73 and 74 does not easily change.

【0011】また、積層体の密度分布を考えると、積層
体の周縁部から中央部にかけて、密度分布が、図5に比
較してなだらかになるため、内部電極層の周辺部での絶
縁破壊やデラミネーション、脱バインダー・焼結性の不
均一が緩和されることになる。
Considering the density distribution of the laminated body, the density distribution becomes gentler from the periphery to the center of the laminated body as compared with FIG. Delamination, non-uniformity of binder removal and sintering are alleviated.

【0012】[0012]

【発明が解決しようとする課題】しかし、図5〜図7に
示す積層セラミックコンデンサによれば、第1内部電極
層53、73や第2内部電極層54、73に接続する第
1外部端子電極55や第2外部端子電極56が、積層体
51の対向する一対の端面の全面に形成されている。
However, according to the multilayer ceramic capacitor shown in FIGS. 5 to 7, the first external terminal electrodes connected to the first internal electrode layers 53 and 73 and the second internal electrode layers 54 and 73 are provided. 55 and a second external terminal electrode 56 are formed on the entire surface of a pair of opposed end surfaces of the multilayer body 51.

【0013】従って、リフロー処理によりプリント配線
基板に、積層セラミックコンデンサの第1外部端子電極
55や第2外部端子電極56を半田57、58で接合し
ようとする場合、図8のように、2つの半田57、58
の溶解速度に差により、片側だけに表面張力が発生して
マンハッタン現象が起こるという問題があった。
Accordingly, when the first external terminal electrode 55 and the second external terminal electrode 56 of the multilayer ceramic capacitor are to be joined to the printed wiring board by the reflow process with the solders 57 and 58, as shown in FIG. Solder 57, 58
There was a problem that due to the difference in the dissolution rate of, the surface tension was generated only on one side and the Manhattan phenomenon occurred.

【0014】本発明は、上述の問題点に鑑みて案出され
たものであり、その目的は、静電容量ばらつきを有効に
抑えられ、且つマンハッタン現象を防止できる積層セラ
ミックコンデンサを提供することにある。
The present invention has been devised in view of the above-mentioned problems, and an object of the present invention is to provide a multilayer ceramic capacitor capable of effectively suppressing variation in capacitance and preventing the Manhattan phenomenon. is there.

【0015】[0015]

【課題を解決するための手段】本発明は、概略矩形状の
第1内部電極層を有する矩形状誘電体磁器層と、前記第
1内部電極層よりも短い長辺及び短辺の概略矩形状の第
2内部電極層を有する矩形状誘電体磁器層とを積層して
積層体を形成するとともに、該積層体の異なる角部に前
記第1、第2内部電極層の一部を延出させ、且つ前記第
1内部電極層が延出する該積層体の角部に、該角部を構
成する2つの側面に跨がるように第1外部端子電極を、
前記第2内部電極層が延出する該積層体の角部に、該角
部を構成する2つの側面に跨がるように第2外部端子電
極を形成したことを特徴とする積層セラミックコンデン
サである。
According to the present invention, there is provided a rectangular dielectric ceramic layer having a substantially rectangular first internal electrode layer, and a substantially rectangular shape having a longer side and a shorter side shorter than the first internal electrode layer. And a rectangular dielectric ceramic layer having the second internal electrode layer is laminated to form a laminate, and a part of the first and second internal electrode layers is extended to different corners of the laminate. And a first external terminal electrode on a corner of the laminated body from which the first internal electrode layer extends so as to straddle two side surfaces forming the corner.
A multilayer ceramic capacitor, characterized in that a second external terminal electrode is formed at a corner of the laminated body from which the second internal electrode layer extends so as to straddle two side surfaces constituting the corner. is there.

【0016】[0016]

【作用】本発明では、矩形状の第1内部電極層及び第2
内部電極層の形状において、第2内部電極層の形状が、
その長辺及び短辺ともに第1内部電極層に比較して小さ
くなっている。従って、第1及び第2内部電極層の印刷
時または、第1及び第2内部電極層を形成した誘電体磁
器層となるグリーンシートの積層時の積層ずれが発生し
ても、第1内部電極層と第2内部電極層との対向面積部
分が変動しにくいため、静電容量ばらつきを有効に抑え
られる。
According to the present invention, the first internal electrode layer having a rectangular shape and the second
In the shape of the internal electrode layer, the shape of the second internal electrode layer is
Both the long side and the short side are smaller than the first internal electrode layer. Therefore, even if the lamination misalignment occurs when printing the first and second internal electrode layers or when laminating the green sheets to be the dielectric ceramic layers on which the first and second internal electrode layers are formed, the first internal electrode can be used. Since the opposing area between the layer and the second internal electrode layer hardly fluctuates, the variation in capacitance can be effectively suppressed.

【0017】また、第1内部電極層及び第2内部電極層
は、夫々積層体の異なる角部に延出されて、この角部を
構成する2つの側面に跨がるように外部端子電極に形成
されている。即ち、第1内部電極層と接続する第1外部
端子電極と第2内部電極層と接続する第外部端子電極と
の位置関係は、積層体の対角線上の角部に夫々配置され
るか、また、積層体の一辺の両端部分の角部に夫々存在
することになる。
Further, the first internal electrode layer and the second internal electrode layer are respectively extended to different corners of the laminate, and are connected to the external terminal electrodes so as to straddle two side surfaces forming the corners. Is formed. That is, the positional relationship between the first external terminal electrode connected to the first internal electrode layer and the first external terminal electrode connected to the second internal electrode layer is respectively arranged at diagonal corners of the laminate, or Are present at the corners at both ends of one side of the laminate.

【0018】従って、プリント配線基板上にリフロー半
田処理により、積層セラミックコンデンサを実装するに
あたり、外部端子電極に付着した半田による引力は、積
層体を構成する2つの辺側に分散させることができ、マ
ンハッタン現象を発生させるだけの力は発生しない。
Therefore, when mounting the multilayer ceramic capacitor by reflow soldering on the printed wiring board, the attractive force due to the solder attached to the external terminal electrodes can be dispersed to the two sides constituting the laminate, It does not generate enough force to cause the Manhattan phenomenon.

【0019】これにより、少なくとも、外部端子電極を
形成した部分が、立ち上がることがなくなり、安定した
プリント配線基板の接合が達成できることになる。
As a result, at least the portion where the external terminal electrodes are formed does not rise, and stable bonding of the printed wiring board can be achieved.

【0020】[0020]

【発明の実施の形態】以下、本発明の積層セラミックコ
ンデンサを図面に基づいて詳説する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a multilayer ceramic capacitor according to the present invention will be described in detail with reference to the drawings.

【0021】図1は、本発明の積層セラミックコンデン
サの外観斜視図であり、図2の内部電極層の形状を示す
概略平面図である。
FIG. 1 is an external perspective view of the multilayer ceramic capacitor of the present invention, and is a schematic plan view showing the shape of the internal electrode layer of FIG.

【0022】図において、10は積層セラミックコンデ
ンサ、1は積層体であり、2は第1外部端子電極、3は
第2外部端子電極である。
In the figure, 10 is a multilayer ceramic capacitor, 1 is a laminate, 2 is a first external terminal electrode, and 3 is a second external terminal electrode.

【0023】積層体1は、誘電体磁器層11・・・・
と、内部電極層12、13とが交互に積層されて構成さ
れている。
The laminate 1 is composed of dielectric ceramic layers 11...
And the internal electrode layers 12 and 13 are alternately laminated.

【0024】誘電体磁器層11・・・・は、例えば、チ
タン酸バリウム、チタン酸ストロンチウム、鉛系を含有
するペロブスカイト結晶構造を有する誘電体材料から構
成されている。
The dielectric ceramic layers 11 are made of, for example, a dielectric material having a perovskite crystal structure containing barium titanate, strontium titanate, and lead.

【0025】また、第1内部電極12、第2内部電極1
3は、概略矩形状となっている。そして、この電極材料
は、誘電体磁器層11・・・・の材料によって相違する
ものの、例えば、Pd、Cu、Niなどを主成分とする
金属導体膜とから構成されている。そして、誘電体磁器
層11、11との層間には、矩形状の第1内部電極層1
2が配置されている。また、矩形状の第1内部電極層1
2が配置された誘電体磁器層11、11との層間と厚み
方向に隣接する層間には、矩形状の第2内部電極層13
が配置されている。
The first internal electrode 12 and the second internal electrode 1
3 has a substantially rectangular shape. The electrode material is made of, for example, a metal conductor film containing Pd, Cu, Ni, or the like as a main component, although it differs depending on the material of the dielectric ceramic layers 11. The first internal electrode layer 1 having a rectangular shape is provided between the dielectric ceramic layers 11 and 11.
2 are arranged. Also, the first internal electrode layer 1 having a rectangular shape
The second internal electrode layer 13 having a rectangular shape is provided between the layers between the dielectric ceramic layers 11 and 11 where
Is arranged.

【0026】図2では、第1内部電極層12と第2内部
電極層13との関係を示しており、実線は第1内部電極
層12であり、点線は第2内部電極層13を示してい
る。
FIG. 2 shows the relationship between the first internal electrode layer 12 and the second internal electrode layer 13, wherein a solid line indicates the first internal electrode layer 12 and a dotted line indicates the second internal electrode layer 13. I have.

【0027】ここで、第1内部電極層12の長辺をl、
短辺をw、第2内部電極層13の長辺をL、短辺をWと
すると、夫々L>l、W>wとなっている。
Here, the long side of the first internal electrode layer 12 is l,
Assuming that the short side is w, the long side of the second internal electrode layer 13 is L, and the short side is W, L> l and W> w, respectively.

【0028】また、第1内部電極層12は、矩形状誘電
体磁器層11の図2で右上の角部Xに延出している。ま
た、第2内部電極層13は、矩形状誘電体磁器層11の
図2で左下の角部Yに延出している。
The first internal electrode layer 12 extends to the upper right corner X of the rectangular dielectric ceramic layer 11 in FIG. The second internal electrode layer 13 extends to the lower left corner Y of the rectangular dielectric ceramic layer 11 in FIG.

【0029】そして、第1内部電極層12と第2内部電
極層13との形状において、第1内部電極層12の長辺
Lは第2内部電極層13の長辺lに対して、また、第1
内部電極層12の短辺Wは第2内部電極層13の短辺w
に対して、それぞれ50μm以上大きい値となってい
る。
In the shape of the first internal electrode layer 12 and the second internal electrode layer 13, the long side L of the first internal electrode layer 12 is in relation to the long side 1 of the second internal electrode layer 13, First
The short side W of the internal electrode layer 12 is the short side w of the second internal electrode layer 13.
Are larger by 50 μm or more.

【0030】また、第1内部電極層12から積層体1の
角部Xに導出される延出導体幅12aの幅及び第2内部
電極層13から積層体1の角部Yに導出される延出導体
幅13aの幅は、70μm以上の幅となっている。
Further, the width of the extended conductor width 12a derived from the first internal electrode layer 12 to the corner portion X of the multilayer body 1 and the extension of the second internal electrode layer 13 extended to the corner portion Y of the multilayer body 1. The width of the output conductor width 13a is 70 μm or more.

【0031】この第1内部電極層12と第2内部電極層
13との辺の長さの差(50μm以上)及び延出導体膜
12a、13aの幅が70μm以上との関係は、第1内
部電極層12及び第2内部電極層12が、製造工程中に
印刷ずれや積層ずれにより発生する位置ずれ量、約50
μmに起因する。即ち、上述のように、印刷ずれや積層
ずれによる位置ずれが発生しても、第1内部電極層12
と第2内部電極層13との対向部分の面積の変動がな
く、また、第1内部電極層12の延出導出膜12a部分
が少なくとも角部Xに位置し、さらに、第2内部電極層
13の延出導出膜13a部分が少なくとも角部Yに位置
することになる。
The relationship between the difference in side length (50 μm or more) between the first internal electrode layer 12 and the second internal electrode layer 13 and the width of the extended conductor films 12 a and 13 a being 70 μm or more is as follows. The electrode layer 12 and the second internal electrode layer 12 may have a position shift amount of about 50 due to a printing shift or a stacking shift during the manufacturing process.
μm. That is, as described above, even if a positional shift due to a print shift or a stacking shift occurs, the first internal electrode layer 12
There is no change in the area of the portion facing the second internal electrode layer 13, and the extended lead film 12 a of the first internal electrode layer 12 is located at least at the corner X. Is located at least at the corner Y.

【0032】このような積層体1の4つの角部のうち、
角部Xには、第1内部電極層12と接続する第1外部端
子電極2が形成されている。また、積層体1の角部Xに
対して対角線上に位置する角部Yには、第2内部電極層
13と接続する第2外部端子電極3が形成されている。
Of the four corners of such a laminate 1,
The first external terminal electrode 2 connected to the first internal electrode layer 12 is formed at the corner X. Further, a second external terminal electrode 3 connected to the second internal electrode layer 13 is formed at a corner Y located diagonally to the corner X of the multilayer body 1.

【0033】具体的には、第1外部端子電極2は、積層
体1の角部Xを構成するき2つの交叉しあう側面及び及
び角部付近の両主面に形成されている。即ち、積層体1
を平面視した時、第1外部端子電極2及び第2外部端子
電極3は、略直角三角形状をなし、厚み方向を考慮する
と略直角三角柱状となっている。
More specifically, the first external terminal electrodes 2 are formed on two intersecting side surfaces constituting the corner X of the laminate 1 and on both main surfaces near the corner. That is, the laminate 1
When viewed from above, the first external terminal electrode 2 and the second external terminal electrode 3 have a substantially right triangular shape, and have a substantially right triangular prism shape in consideration of the thickness direction.

【0034】第1外部端子電極2、第2外部端子電極3
は、AgやCuを主成分とする金属を含む厚膜下地導
体、Niメッキ層や半田メッキ層などの表面メッキ層か
ら構成されている。
First external terminal electrode 2, second external terminal electrode 3
Is composed of a thick film underlying conductor containing a metal mainly composed of Ag or Cu, and a surface plating layer such as a Ni plating layer or a solder plating layer.

【0035】そして、外部端子電極2、3を構成する2
つの端面部分に被着形成される下地導体膜の幅は、角部
X、Yの頂点から各辺に夫々50μm以上の幅で、実際
には、100μm程度の幅で形成される。
Then, 2 constituting the external terminal electrodes 2 and 3
The width of the base conductor film formed on one end face portion is 50 μm or more on each side from the apex of the corners X and Y, and is actually about 100 μm.

【0036】上述の積層セラミックコンデンサにおい
て、積層セラミックコンデンサは以下の製造方法によっ
て製造される。
In the above-described multilayer ceramic capacitor, the multilayer ceramic capacitor is manufactured by the following manufacturing method.

【0037】まず、各誘電体磁器層11となるセラミッ
クグリーンシートを用意する。各セラミックグリーンシ
ートは、複数の素子領域が縦横に併設されて成る大型シ
ートである。
First, a ceramic green sheet to be each of the dielectric ceramic layers 11 is prepared. Each ceramic green sheet is a large sheet in which a plurality of element regions are arranged side by side.

【0038】次に、セラミックグリーンシートの素子領
域上に、第1内部電極層12及び延出導体膜12aとな
る導体膜を導電性ペーストを用いて印刷し、乾燥して形
成する。また別のセラミックグリーンシートの各素子領
域上に、第2内部電極層13及び延出導体膜13aとな
る導体膜を導電性ペーストを用いて印刷し、乾燥して形
成する。
Next, a conductive film to be the first internal electrode layer 12 and the extended conductive film 12a is printed on the element region of the ceramic green sheet by using a conductive paste, and is formed by drying. On each element region of another ceramic green sheet, a conductive film to be the second internal electrode layer 13 and the extended conductive film 13a is printed using a conductive paste, and is dried and formed.

【0039】次に、積層体1の層構成を考慮して、第1
内部電極層12となる導体膜を形成したグリーンシート
と、第2内部電極層13となる導体膜を形成したグリー
ンシートとを交互に積層して、さらに、最上層に誘電体
磁器層となるグリーンシートを積層し、圧着する。この
時、第1内部電極層12が、隣接するグリーンシート上
に形成された外形が大きい第2内部電極層13に含まれ
るように位置合わせを行う。
Next, taking the layer structure of the laminate 1 into consideration, the first
A green sheet on which a conductor film serving as the internal electrode layer 12 is formed and a green sheet on which a conductor film serving as the second internal electrode layer 13 are alternately laminated, and a green sheet serving as a dielectric ceramic layer is formed on the uppermost layer. The sheets are laminated and crimped. At this time, the alignment is performed such that the first internal electrode layer 12 is included in the second internal electrode layer 13 having a large outer shape formed on the adjacent green sheet.

【0040】次に、大型積層体を、積層方向に各積層体
1の形状に応じて所定の寸法に切断して未焼成状態のチ
ップ材とする。これにより、切断によって形成される角
部Xには第1内部電極層12の延出導体膜12aとなる
導体膜が露出することになり、角部Yには第2内部電極
層13の延出導体膜13aとなる導体膜が露出すること
になる。
Next, the large laminated body is cut into a predetermined size in the laminating direction according to the shape of each laminated body 1 to obtain an unfired chip material. As a result, the conductive film serving as the extended conductor film 12a of the first internal electrode layer 12 is exposed at the corner X formed by the cutting, and the extension of the second internal electrode layer 13 is exposed at the corner Y. The conductor film serving as the conductor film 13a is exposed.

【0041】次に、このチップ材を所定の雰囲気、温度
で焼成し、第1内部電極層12、第2内部電極層13及
び延出導体膜12a、13aとなる導体膜、及びセラミ
ックグリーンシートが一体焼成されて、積層体1が形成
される。尚、この後必要に応じて、切断部分の端面にバ
レル研磨を行い、延出導体膜12a、13aが完全に露
出させる。
Next, the chip material is fired in a predetermined atmosphere and at a predetermined temperature, so that the first internal electrode layer 12, the second internal electrode layer 13, the conductor films to be the extended conductor films 12a, 13a, and the ceramic green sheets are obtained. The laminated body 1 is formed by integrally firing. After that, if necessary, barrel polishing is performed on the end surface of the cut portion to completely expose the extended conductor films 12a and 13a.

【0042】次に、積層体1の対角線上に位置する角部
X及びYに夫々第1外部端子電極2、第2外部端子電極
3となる下地導体膜をAgまたはAg−Pd合金からな
る導電ペーストをディッピングまたはスクリーン印刷し
て、所望の接着強度が得られるように所定の雰囲気、温
度で焼き付け処理を行う。そして、この下地導体膜の表
面に、半田食われが生じ難い材料からなるNiメッキ層
を形成し、このメッキ層の上にSnまたはSn−Pb合
金などの材料からなるメッキ層を形成する。これによ
り、図1に示す積層セラミックコンデンサ10が形成さ
れる。
Next, the underlying conductor films serving as the first external terminal electrode 2 and the second external terminal electrode 3 are respectively formed on the corners X and Y located on the diagonal line of the laminate 1 by a conductive material made of Ag or Ag-Pd alloy. The paste is dipped or screen-printed and baked in a predetermined atmosphere and temperature so as to obtain a desired adhesive strength. Then, a Ni plating layer made of a material that is unlikely to cause solder erosion is formed on the surface of the underlying conductor film, and a plating layer made of a material such as Sn or Sn—Pb alloy is formed on this plating layer. Thus, the multilayer ceramic capacitor 10 shown in FIG. 1 is formed.

【0043】かくして本発明の積層セラミックコンデン
サ10によれば、第1内部電極層12の外形形状が、第
1内部電極層12の外形形状に比較して、長辺側及び短
辺側がそれぞれ50μm以上大きくなっている。そし
て、第1内部電極層12から75μm以上の幅の延出導
体膜12aが、積層体1の角部Xに向かって延出してい
る。また、第2内部電極層13から75μm以上の幅の
延出導体膜13aが、積層体1の角部Yに向かって延出
している。
Thus, according to the multilayer ceramic capacitor 10 of the present invention, the outer shape of the first internal electrode layer 12 is longer than the outer shape of the first internal electrode layer 12 by 50 μm or more on each of the long side and the short side. It is getting bigger. An extended conductor film 12 a having a width of 75 μm or more extends from the first internal electrode layer 12 toward the corner X of the multilayer body 1. Further, an extended conductor film 13 a having a width of 75 μm or more extends from the second internal electrode layer 13 toward the corner Y of the multilayer body 1.

【0044】従って、上述の第1内部電極層12及び第
2内部電極層13の印刷時に印刷ずれやグリーンシート
の積層時に積層ずれが発生しも、第1内部電極層12と
第2内部電極層13とが重なり対向部分の面積を一定に
保つことができる。結局、印刷ずれや積層ずれによる静
電容量のばらつきを防止できる。
Therefore, even if printing misalignment occurs when printing the first internal electrode layer 12 and the second internal electrode layer 13 described above or laminating misalignment occurs when laminating green sheets, the first internal electrode layer 12 and the second internal electrode layer 13 do not. 13 overlaps and the area of the opposing portion can be kept constant. As a result, it is possible to prevent variations in capacitance due to printing shift and stacking shift.

【0045】また、第1内部電極層12から角部Xに延
びる延出導体膜12a、第2内部電極層13から角部Y
に延びる延出導体膜13aの導体幅が充分に広いため、
印刷ずれやグリーンシートの積層時に積層ずれが発生し
ても、少なくとも、角部X、Yの頂点を含んで導出され
る。そして、この延出導体膜12a、13aが第1外部
端子電極2及び第2外部端子電極3に被覆されることに
なる。
Further, the extended conductor film 12a extending from the first internal electrode layer 12 to the corner X, and the second internal electrode layer 13 extending from the corner Y
Since the conductor width of the extended conductor film 13a extending to the
Even if a printing shift or a stacking shift occurs during stacking of the green sheets, it is derived including at least the vertices of the corners X and Y. Then, the extended conductor films 12 a and 13 a are covered with the first external terminal electrode 2 and the second external terminal electrode 3.

【0046】逆に、研磨を行ったのち、延出導体膜12
a、13aの端部が、積層体1の角部X、Yから外れ
て、この角部X、Yを構成する積層体1の側面側で、角
部X、Yから大きく離れて露出している場合には、致命
的な位置ずれが発生しいることことを検出でき、後の工
程を行う必要がなくなる。
Conversely, after polishing, the extended conductor film 12
The ends of the a and 13a are separated from the corners X and Y of the laminated body 1 and are exposed on the side surfaces of the laminated body 1 constituting the corners X and Y so as to be largely separated from the corners X and Y. In such a case, it is possible to detect that a fatal displacement has occurred, and it is not necessary to perform a subsequent process.

【0047】このため、第1及び第2外部端子電極2、
3を構成する表面メッキ層を形成する際に、第1内部電
極層12、第2内部電極層13がメッキ液に侵されるこ
とが一切なく、第1内部電極層12、第2内部電極層1
3と誘電体磁器層1a、1b、1c・・・との安定した
接合が維持できる。
For this reason, the first and second external terminal electrodes 2,
When the surface plating layer constituting the third internal electrode layer 3 is formed, the first internal electrode layer 12 and the second internal electrode layer 1 are not affected by the plating solution at all.
3 and the dielectric ceramic layers 1a, 1b, 1c...

【0048】また、第1外部端子電極2及び第2外部端
子電極3の形状が、上述のように概略直角三角柱の形状
となり、プリント配線基板上にリフロー半田処理によ
り、半田の付着する面が互いに直角方向となる。従っ
て、外部端子電極2、3に付着する半田の溶解によって
発生する半田引力は、角部X、Yを構成する2つの側面
の法線方向に分散されることになる。結局、半田引力を
極小化することができるため、マンハッタン現象を有効
に防止することができる。
The first external terminal electrode 2 and the second external terminal electrode 3 have a substantially right-angled triangular prism shape as described above, and the surfaces to which the solder adheres to the printed wiring board by reflow soldering. It is at right angles. Therefore, the solder attraction generated by the melting of the solder attached to the external terminal electrodes 2 and 3 is dispersed in the normal direction of the two side surfaces forming the corners X and Y. After all, since the solder attraction can be minimized, the Manhattan phenomenon can be effectively prevented.

【0049】また、第1内部電極層12と第2内部電極
層13との外形形状が相違しているため、第1内部電極
層12と第2内部電極層13との対向部分と、第1内部
電極層12または第2内部電極層13が全く存在してい
ない部分との間には、第1内部電極層12または第2内
部電極層13のみが存在する密度分布緩和領域が存在す
るため、積層方向の密度分布の不均一が緩和され、第1
内部電極層12、第2内部電極層13の周辺部の絶縁破
壊による不良率の発生頻度を大幅に緩和することができ
る。また、隣接する内部電極層12、13の周囲部分で
発生する内部応力の集中部の位置が、その積層方向にお
いて連続することなく、ずれているため、焼成時の内部
欠陥が抑制され、耐サーマルショック性が大幅に改善さ
れる。
Further, since the outer shapes of the first internal electrode layer 12 and the second internal electrode layer 13 are different, the opposing portion between the first internal electrode layer 12 and the second internal electrode layer Since there is a density distribution relaxation region in which only the first internal electrode layer 12 or the second internal electrode layer 13 exists, between the internal electrode layer 12 and the portion where the second internal electrode layer 13 does not exist at all, Non-uniformity of the density distribution in the stacking direction is reduced,
The frequency of occurrence of a defective rate due to dielectric breakdown of the peripheral portions of the internal electrode layer 12 and the second internal electrode layer 13 can be greatly reduced. Further, since the positions of the concentrated portions of the internal stress generated in the peripheral portions of the adjacent internal electrode layers 12 and 13 are not continuous in the laminating direction but shifted, the internal defects at the time of firing are suppressed, and the thermal resistance is reduced. Shock is greatly improved.

【0050】また、積層体1の対角線の両角部X、Yを
中心として、第1外部端子電極2、第2外部端子電極3
が形成されているため、この第1外部端子電極2と第2
外部端子電極3との間の間隔が斜辺の関係となり長くな
る。したがって、プリント配線基板上に配置した時、半
田の拡がりによる両外部端子電極2、3間の短絡が発生
しにくい。
Further, the first external terminal electrode 2 and the second external terminal electrode 3 are centered on both corners X and Y of the diagonal line of the laminate 1.
Are formed, the first external terminal electrode 2 and the second
The distance between the external terminal electrode 3 and the external terminal electrode 3 becomes longer due to the oblique side. Therefore, when the external terminal electrodes 2 and 3 are arranged on the printed wiring board, a short circuit between the external terminal electrodes 2 and 3 due to the spread of the solder hardly occurs.

【0051】図3は、本発明の他の実施例を示す外観斜
視図である。図4は積層セラミックコンデンサ30の第
1内部電極層32、第2内部電極層33の形状を示す平
面図である。
FIG. 3 is an external perspective view showing another embodiment of the present invention. FIG. 4 is a plan view showing the shapes of the first internal electrode layer 32 and the second internal electrode layer 33 of the multilayer ceramic capacitor 30.

【0052】本実施例では、積層体31の同一側面を成
す一辺の両端に第1外部端子電極2’、第2外部端子電
極3が形成されている。
In this embodiment, the first external terminal electrode 2 ′ and the second external terminal electrode 3 are formed at both ends of one side forming the same side surface of the laminate 31.

【0053】このような構造では、第1内部電極層32
及び第2内部電極層33が同一方向から外部端子電極
2、3が導出されることになる。即ち、異なる電位の2
つの外部端子電極2’、3が一辺の両端部分の角部に形
成されることになり、第1内部電極層32に流れる平面
的な電流方向は、第2内部電極層33と逆になり、その
電流の流れによって発生するインダクタンス成分が打ち
消し合うことになる。これより、高周波動作する回路で
使用される積層セラミックコンデンサとして、低インダ
クタンス化となるという作用効果もある。
In such a structure, the first internal electrode layer 32
The external terminal electrodes 2 and 3 are led out from the same direction as the second internal electrode layer 33. That is, 2 of different potentials
The two external terminal electrodes 2 ′ and 3 are formed at the corners at both ends of one side, and the planar current direction flowing through the first internal electrode layer 32 is opposite to that of the second internal electrode layer 33, The inductance components generated by the current flow cancel each other out. Thus, the multilayer ceramic capacitor used in a circuit operating at a high frequency has an effect of reducing inductance.

【0054】なお、本発明は上記の実施の形態例に限定
されるものではなく、本発明の要旨を逸脱しない範囲内
での種々の変更や改良等は何ら差し支えない。
The present invention is not limited to the above embodiment, and various changes and improvements may be made without departing from the scope of the present invention.

【0055】[0055]

【発明の効果】本発明によれば、第1内部電極層が、第
2内部電極層より大型化されており、かつ第1内部電極
層及び第2内部電極層より延出される延出導体膜は、積
層体の2つの角部から延出されることになり、この2つ
の角部から外部端子電極が形成される。
According to the present invention, the first internal electrode layer is larger than the second internal electrode layer, and the extended conductive film extends from the first internal electrode layer and the second internal electrode layer. Is extended from two corners of the laminate, and an external terminal electrode is formed from the two corners.

【0056】このため、内部電極層の印刷ずれや誘電体
層の積層ずれにより、結果として内部電極層が所定位置
からずれた場合も、2つの内部電極層が対向しあう面積
が変動しにくいため、静電容量のばらつきを防止でき
る。
For this reason, even when the internal electrode layer is deviated from a predetermined position due to printing deviation of the internal electrode layer or lamination deviation of the dielectric layer, the area where the two internal electrode layers face each other is not easily changed. In addition, variations in capacitance can be prevented.

【0057】また、積層体中に、両内部電極層が重なり
あう領域、その周囲に第1内部電極層のみが存在する領
域(延出導体膜のみが存在する領域)、全く内部電極層
が存在しない領域となるため、積層圧着した時の密度分
布のばらつきが緩和されることになり、耐熱衝撃性が向
上する。
In the laminate, a region where both internal electrode layers overlap, a region around which only the first internal electrode layer exists (a region where only the extended conductor film exists), and a region where no internal electrode layer exists Therefore, the variation in the density distribution at the time of lamination and compression is alleviated, and the thermal shock resistance is improved.

【0058】また、外部端子電極が、積層体の角部に、
該角部を構成する2つの側面に跨がって三角柱の形状と
なるように形成されるため、プリント配線基板上に表面
実装を行うリフロー半田処理を行っても、半田溶融によ
る引力を2方向に分散することができる。これにより、
マンハッタン現象を完全に防止することができる。
Further, external terminal electrodes are provided at the corners of the laminate,
Since it is formed so as to have a triangular prism shape over the two side surfaces forming the corner, even if reflow soldering is performed to perform surface mounting on a printed wiring board, the attractive force due to solder melting is reduced in two directions. Can be dispersed. This allows
The Manhattan phenomenon can be completely prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の積層セラミックコンデンサの外観斜視
図である。
FIG. 1 is an external perspective view of a multilayer ceramic capacitor according to the present invention.

【図2】本発明の積層セラミックコンデンサの内部電極
層の形状を説明する誘電体磁器層の概略平面図である。
FIG. 2 is a schematic plan view of a dielectric ceramic layer for explaining a shape of an internal electrode layer of the multilayer ceramic capacitor of the present invention.

【図3】本発明の積層セラミックコンデンサの他の実施
例を示す外観斜視図である。
FIG. 3 is an external perspective view showing another embodiment of the multilayer ceramic capacitor of the present invention.

【図4】本発明の積層セラミックコンデンサの内部電極
層の形状を説明する誘電体磁器層の概略平面図である。
FIG. 4 is a schematic plan view of a dielectric ceramic layer for explaining a shape of an internal electrode layer of the multilayer ceramic capacitor of the present invention.

【図5】従来の積層セラミックコンデンサの外観斜視図
である。
FIG. 5 is an external perspective view of a conventional multilayer ceramic capacitor.

【図6】図5に示す積層セラミックコンデンサの内部電
極層の形状を説明する誘電体磁器層の概略平面図であ
る。
6 is a schematic plan view of a dielectric ceramic layer for explaining a shape of an internal electrode layer of the multilayer ceramic capacitor shown in FIG.

【図7】図5に示す積層セラミックコンデンサの別の内
部電極層の形状を説明する誘電体磁器層の概略平面図で
ある。
7 is a schematic plan view of a dielectric ceramic layer for explaining a shape of another internal electrode layer of the multilayer ceramic capacitor shown in FIG.

【図8】従来の積層セラミックコンデンサの表面実装時
に発生するマンハッタン現象を説明する概略図である。
FIG. 8 is a schematic diagram illustrating a Manhattan phenomenon that occurs when a conventional multilayer ceramic capacitor is mounted on a surface.

【符号の説明】[Explanation of symbols]

10・・・・・・積層セラミックコンデンサ 1・・・・・・・積層体 12、32・・第1内部電極層 13、33・・第2内部電極層 2・・・・第1外部端子電極 3・・・・第2外部端子電極 10 Multilayer ceramic capacitor 1 Multilayer body 12, 32 First internal electrode layer 13, 33 Second internal electrode layer 2 First external terminal electrode 3... Second external terminal electrode

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 概略矩形状の第1内部電極層を有する矩
形状誘電体磁器層と、前記第1内部電極層よりも短い長
辺及び短辺の概略矩形状の第2内部電極層を有する矩形
状誘電体磁器層とを積層して積層体を形成するととも
に、該積層体の異なる角部に前記第1、第2内部電極層
の一部を延出させ、且つ前記第1内部電極層が延出する
該積層体の角部に、該角部を構成する2つの側面に跨が
るように第1外部端子電極を、前記第2内部電極層が延
出する該積層体の角部に、該角部を構成する2つの側面
に跨がるように第2外部端子電極を形成したことを特徴
とする積層セラミックコンデンサ。
1. A rectangular dielectric ceramic layer having a substantially rectangular first internal electrode layer, and a substantially rectangular second internal electrode layer having long sides and short sides shorter than the first internal electrode layer. Forming a laminate by laminating a rectangular dielectric ceramic layer and extending a part of the first and second internal electrode layers at different corners of the laminate; A first external terminal electrode is provided on a corner of the laminate where the second internal electrode layer extends, and a corner of the laminate where the second internal electrode layer extends. Wherein a second external terminal electrode is formed so as to straddle two side surfaces forming the corner portion.
JP10182949A 1998-06-29 1998-06-29 Multilayer ceramic capacitor Pending JP2000021677A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10182949A JP2000021677A (en) 1998-06-29 1998-06-29 Multilayer ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10182949A JP2000021677A (en) 1998-06-29 1998-06-29 Multilayer ceramic capacitor

Publications (1)

Publication Number Publication Date
JP2000021677A true JP2000021677A (en) 2000-01-21

Family

ID=16127181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10182949A Pending JP2000021677A (en) 1998-06-29 1998-06-29 Multilayer ceramic capacitor

Country Status (1)

Country Link
JP (1) JP2000021677A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200092A (en) * 2008-02-19 2009-09-03 Taiyo Yuden Co Ltd Multilayer capacitor
US20140293501A1 (en) * 2013-04-02 2014-10-02 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
JP2015207770A (en) * 2008-09-26 2015-11-19 デクセリアルズ株式会社 Capacitance element and resonance circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200092A (en) * 2008-02-19 2009-09-03 Taiyo Yuden Co Ltd Multilayer capacitor
JP2015207770A (en) * 2008-09-26 2015-11-19 デクセリアルズ株式会社 Capacitance element and resonance circuit
US20140293501A1 (en) * 2013-04-02 2014-10-02 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
KR102061505B1 (en) * 2013-04-02 2020-01-02 삼성전기주식회사 Multi-layered ceramic capacitor and manufacturing method the same

Similar Documents

Publication Publication Date Title
US10418183B2 (en) Composite electronic component and resistor device
JP3440883B2 (en) Chip type negative characteristic thermistor
JP6696121B2 (en) Composite electronic components and resistance elements
JPH0897070A (en) Ceramic capacitor
JP2003022929A (en) Laminated ceramic capacitor
KR20140125111A (en) Multi-layered ceramic electronic part, manufacturing method thereof and board for mounting the same
JP2000340448A (en) Laminated ceramic capacitor
JP2000277382A (en) Multi-laminated ceramic capacitor and manufacturing method of the same
JP2000106320A (en) Laminated ceramic capacitor
JP2000106322A (en) Laminated ceramic capacitor
JP2000021677A (en) Multilayer ceramic capacitor
JPH09260196A (en) Multilayer capacitor
CN116153662A (en) Laminated ceramic capacitor
JP2000049037A (en) Laminated ceramic capacitor
JP4646779B2 (en) Multilayer capacitor, multilayer capacitor mounting structure, and multilayer capacitor manufacturing method
JP2001044059A (en) Multilayer ceramic capacitor
JP2000164451A (en) Laminated ceramic capacitor
JP2000138127A (en) Laminated ceramic capacitor
JP2002343640A (en) Laminated ceramic electronic component
US20220246346A1 (en) Multilayer coil component
US11705278B2 (en) Multi-layer ceramic electronic component, circuit board, and method of producing a multi-layer ceramic electronic component
JP2000049035A (en) Laminated ceramic capacitor
JPH11340073A (en) Laminated ceramic capacitor
JPH06251993A (en) Chip type electronic part assembly
JP2000252165A (en) Multiple multilayer ceramic capacitor