JPH10335114A - Thermistor - Google Patents

Thermistor

Info

Publication number
JPH10335114A
JPH10335114A JP9321560A JP32156097A JPH10335114A JP H10335114 A JPH10335114 A JP H10335114A JP 9321560 A JP9321560 A JP 9321560A JP 32156097 A JP32156097 A JP 32156097A JP H10335114 A JPH10335114 A JP H10335114A
Authority
JP
Japan
Prior art keywords
thermistor element
thermistor
electrodes
bump
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9321560A
Other languages
Japanese (ja)
Inventor
Yoichiro Ito
陽一郎 伊藤
Hidehiro Inoue
英浩 井上
Yuichi Takaoka
祐一 高岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP9321560A priority Critical patent/JPH10335114A/en
Priority to DE19814388A priority patent/DE19814388B4/en
Priority to KR1019980011948A priority patent/KR100286214B1/en
Publication of JPH10335114A publication Critical patent/JPH10335114A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/02Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/034Housing; Enclosing; Embedding; Filling the housing or enclosure the housing or enclosure being formed as coating or mould without outer sheath
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/1413Terminals or electrodes formed on resistive elements having negative temperature coefficient
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermistors And Varistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To make it possible to perform surface mounting by bump junction by a method wherein the first and the second electrodes are opposingly arranged on one surface of a thermistor element and a bump is formed on the first and the second electrodes. SOLUTION: The first electrode 3 is formed in such a manner that it is extended from the edge of the edge face 2b on the lower face 2a to the center direction. Also, the second electrode 4 is formed in such a manner that it is extended to center direction from the edge of the edge face 2c side. Accordingly, the first and the second electrodes 3 and 4 are opposing with each other on the lower face 2a. The first and the second electrodes 3 and 4 have contact layers 3a and 4a and the external electrode layers 3b and 4b formed on the contract layers. Also, Au bumps 5 and 6 are formed on the external electrode layers 3b and 4b. The bumps 5 and 6 are formed using photolithography technique after formation of the external electrode layers 3b and 4b.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、温度の検出や回路
の温度補償に用いられるサーミスタ素子に関し、より詳
細には、表面実装に適した外部電極構造を備えるサーミ
スタ素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thermistor element used for temperature detection and circuit temperature compensation, and more particularly, to a thermistor element having an external electrode structure suitable for surface mounting.

【0002】[0002]

【従来の技術】電子部品の高密度実装を可能とするため
に、サーミスタ素子においてもプリント回路基板などに
表面実装し得ることが求められている。表面実装可能な
従来のサーミスタ素子の一例が、特開平7−29704
号公報に開示されている。このサーミスタ素子を図17
を参照して説明する。サーミスタ素子65では、直方体
状のサーミスタ素体66の下面に所定距離を隔てて対向
するように第1,第2の電極67,68が形成されてい
る。小型化に伴って第1,第2の電極67,68間の対
向距離が短くされた場合、半田付けに際し半田ブリッジ
の生成により、第1,第2の電極67,68が短絡する
おそれがある。
2. Description of the Related Art In order to enable high-density mounting of electronic components, it is required that a thermistor element be surface-mounted on a printed circuit board or the like. An example of a conventional thermistor element capable of surface mounting is disclosed in Japanese Patent Application Laid-Open No. 7-29704.
No. 6,086,045. This thermistor element is shown in FIG.
This will be described with reference to FIG. In the thermistor element 65, first and second electrodes 67 and 68 are formed so as to face a lower surface of a rectangular parallelepiped thermistor element 66 at a predetermined distance. When the facing distance between the first and second electrodes 67 and 68 is shortened due to miniaturization, the first and second electrodes 67 and 68 may be short-circuited due to generation of a solder bridge during soldering. .

【0003】そこで、サーミスタ素子65では、第1,
第2の電極67,68の対向距離よりも互いの間の距離
が大きくなるように、外部電極69,70が第1,第2
の電極67,68上に形成されている。また、短絡を防
止するために、絶縁性無機物層71が外部電極69,7
0間の領域においてサーミスタ素体66の下面を覆うよ
うに形成されている。
Therefore, in the thermistor element 65, the first,
The external electrodes 69 and 70 are arranged such that the distance between the second electrodes 67 and 68 is greater than the distance between the second electrodes 67 and 68.
Are formed on the electrodes 67, 68. In order to prevent a short circuit, the insulating inorganic material layer 71 is provided with the external electrodes 69 and 7.
It is formed so as to cover the lower surface of the thermistor element body 66 in a region between 0.

【0004】サーミスタ素子65では、第1,第2の電
極67,68及び外部電極69,70が、サーミスタ素
体66の下面にのみ形成されており、他の面には至らな
いように設けられている。プリント回路基板上にサーミ
スタ素子65を実装するに際しては、サーミスタ素体6
6の下面66a側からプリント回路基板上にサーミスタ
素子65を載置する。次に、リフロー実装やフロー実装
により、半田を用いて外部電極69,70をプリント回
路基板に接続する。
In the thermistor element 65, the first and second electrodes 67 and 68 and the external electrodes 69 and 70 are formed only on the lower surface of the thermistor body 66, and are provided so as not to reach the other surfaces. ing. When mounting the thermistor element 65 on the printed circuit board, the thermistor element 6
The thermistor element 65 is placed on the printed circuit board from the lower surface 66a side of 6. Next, the external electrodes 69 and 70 are connected to the printed circuit board using solder by reflow mounting or flow mounting.

【0005】サーミスタ素子65では、接続のための外
部電極69,70がサーミスタ素体66の下面にのみ形
成されている。従って、フィレットが生じないため実装
面積の低減及び高密度実装を果たすことが可能である。
In the thermistor element 65, external electrodes 69 and 70 for connection are formed only on the lower surface of the thermistor element 66. Therefore, since no fillet is generated, the mounting area can be reduced and high-density mounting can be achieved.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、サーミ
スタ素子65は、半田ペーストを用いたリフロー実装
法、あるいは溶融半田を用いたフロー実装法を前提に考
えられたものであり、これらの実装法ではより一層の高
密度化を果たすことが困難であった。すなわち、上記実
装法では、プリント回路基板などに形成されている半
田ランドの印刷が高精度に行われないと、高精度に面実
装することができないが、半田ランドの印刷精度に限界
があったこと、半田溶融時にサーミスタ素子が基板上
に半田ランドからずれること、並びに半田の厚みを制
御することが難しく、従って、高さ方向のサーミスタ素
子の実装ずれを抑制することが困難であったことなどに
より、実装密度の向上に限界があった。
However, the thermistor element 65 is conceived on the premise of a reflow mounting method using a solder paste or a flow mounting method using a molten solder. It has been difficult to achieve a higher density. That is, in the above-described mounting method, unless the solder lands formed on the printed circuit board or the like are printed with high accuracy, the surface mounting cannot be performed with high accuracy, but the printing accuracy of the solder lands is limited. That the thermistor element is displaced from the solder land on the board when the solder is melted, and that it is difficult to control the thickness of the solder, and thus it is difficult to suppress the mounting displacement of the thermistor element in the height direction. As a result, there has been a limit in improving the mounting density.

【0007】他方、近年、リフロー実装法やフロー実装
法に比べてより高密度実装可能な実装方法として、バン
プ実装と称されている実装方法が普及してきている。バ
ンプ実装とは、通常、AuもしくはSn−Pbからなる
バンプと称されている円柱もしくは角柱状の突起物をチ
ップ部品と基板との間に介在させ、バンプと基板及びバ
ンプとチップ部品とを熱圧着もしくは共晶合金化により
接合する技術である。
On the other hand, in recent years, a mounting method called bump mounting has become widespread as a mounting method capable of higher density mounting as compared with the reflow mounting method or the flow mounting method. Bump mounting means that a columnar or prismatic projection, usually called a bump made of Au or Sn-Pb, is interposed between a chip component and a substrate, and the bump and the substrate and the bump and the chip component are thermally bonded. This is a joining technique by crimping or eutectic alloying.

【0008】バンプ実装では、チップ部品もしくは基板
上にバンプを高精度に形成することができる。しかも、
バンプが高精度に形成され得る限り、チップ部品を基板
上に高精度に接合することができる。また、溶融半田に
よるフィレットなどが生じ難い。
In bump mounting, bumps can be formed on a chip component or a substrate with high precision. Moreover,
As long as the bump can be formed with high precision, the chip component can be bonded to the substrate with high precision. In addition, fillets and the like due to the molten solder hardly occur.

【0009】しかしながら、従来のサーミスタ素子65
は、半田による実装法を前提に考えられたものであり、
電極の下地層は導電性ペーストを用いて構成されてい
た。すなわち、サーミスタ素体65では、第1,第2の
電極67,68がAgなどの導電ペーストをサーミスタ
素体66の下面66aに塗布し、焼き付けることにより
形成されていた。
However, the conventional thermistor element 65
Is based on the premise of the soldering method,
The underlying layer of the electrode was formed using a conductive paste. That is, in the thermistor body 65, the first and second electrodes 67 and 68 are formed by applying a conductive paste such as Ag to the lower surface 66a of the thermistor body 66 and baking.

【0010】従って、上記導電ペーストの塗布・焼き付
けにより形成された電極上に、例えば、NiやSn−P
bなどをメッキすることにより外部との接続のための外
部電極を形成したとしても、下地層が厚膜により構成さ
れており、凹凸が大きいため、上層の外部電極層表面の
凹凸も大きくならざるを得なかった。
Therefore, for example, Ni or Sn-P is formed on the electrode formed by applying and baking the conductive paste.
Even if an external electrode for connection to the outside is formed by plating b or the like, the underlying layer is formed of a thick film and the unevenness is large, so that the unevenness of the surface of the upper external electrode layer cannot be large. Did not get.

【0011】他方、バンプ接合によりサーミスタ素子を
基板上に実装する場合には、バンプとサーミスタ素子の
電極とが十分に密着されねばならなかった。従って、上
記のように凹凸の大きな外部電極を有する従来のサーミ
スタ素子では、バンプ接合法により基板上に実装した場
合、信頼性に優れた接続を実現することが困難であると
いう問題があった。
On the other hand, when the thermistor element is mounted on a substrate by bump bonding, the bump and the electrode of the thermistor element must be sufficiently adhered. Therefore, in the conventional thermistor element having the external electrode having large irregularities as described above, there is a problem that it is difficult to realize a highly reliable connection when mounted on a substrate by a bump bonding method.

【0012】また、上記サーミスタ素子65を用いてバ
ンプ接合によりプリント回路基板やリードフレームに実
装しようとした場合、煩雑な作業を強いられるという問
題もあった。これを、図18を参照して説明する。
[0012] Further, when mounting on a printed circuit board or a lead frame by bump bonding using the thermistor element 65, there is another problem that a complicated operation is required. This will be described with reference to FIG.

【0013】図18は、サーミスタ素子65に、リード
フレーム72をバンプ73を用いて接合する工程を説明
するための部分切欠側面図である。接合に際しては、サ
ーミスタ素子65の電極70上に、バンプ73を載置
し、該バンプ73を電極70とリードフレーム72とで
挟持した状態で加熱する必要がある。従って、バンプ
73及びリードフレーム72を用意し、電極70及び
リードフレーム72とバンプ73とを所定の位置関係と
なるように位置決めし、電極70とリードフレーム7
2との間にバンプ73を挟持し、上記挟持状態を維持
したまま加熱するといった、煩雑な一連の作業が強いら
れる。
FIG. 18 is a partially cutaway side view for explaining a step of joining the lead frame 72 to the thermistor element 65 using the bumps 73. At the time of joining, it is necessary to place the bump 73 on the electrode 70 of the thermistor element 65 and heat the bump 73 while sandwiching the bump 73 between the electrode 70 and the lead frame 72. Accordingly, the bump 73 and the lead frame 72 are prepared, and the electrode 70 and the lead frame 72 are positioned so as to have a predetermined positional relationship.
A complicated series of operations such as holding the bump 73 between the two and heating while maintaining the holding state is forced.

【0014】また、上記リードフレーム72に代えて、
プリント回路基板上にバンプ接合によりサーミスタ素子
65を実装する場合も、上記と同様に煩雑な位置決め作
業及び加熱工程等を実施しなければならなかった。
In place of the lead frame 72,
Even when the thermistor element 65 is mounted on the printed circuit board by bump bonding, complicated positioning work and heating steps have to be performed as described above.

【0015】さらに、別法としてリードフレームもしく
はサーミスタ素子の電極の何れかにバンプを先に転写
し、次にリードフレームまたは電極に転写されたバンプ
に対しリードフレームもしくは電極を当接させ、加熱す
る方法も考えられる。しかしながら、この方法において
も、予めサーミスタ素子、またはリードフレームにバン
プを転写する工程を実施しなければならないため、やは
り工程が増加し、接合作業が煩雑であった。本発明の目
的は、バンプ接合により表面実装するのに適しており、
信頼性に優れた接合を与え得るサーミスタ素子を提供す
ることにある。
Further, as another method, the bump is first transferred to either the lead frame or the electrode of the thermistor element, and then the lead frame or the electrode is brought into contact with the bump transferred to the lead frame or the electrode and heated. A method is also conceivable. However, also in this method, the step of transferring the bump to the thermistor element or the lead frame must be performed in advance, so that the number of steps is increased and the joining operation is complicated. An object of the present invention is suitable for surface mounting by bump bonding,
An object of the present invention is to provide a thermistor element that can provide a junction having excellent reliability.

【0016】[0016]

【課題を解決するための手段】請求項1に記載の発明に
係るサーミスタ素子は、サーミスタ素体と、前記サーミ
スタ素体の一面において対向配置された第1,第2の電
極と、第1,第2の電極上に形成されたバンプとを備え
ることを特徴とする。
According to a first aspect of the present invention, there is provided a thermistor element comprising: a thermistor element; first and second electrodes disposed on one surface of the thermistor element; And a bump formed on the second electrode.

【0017】本発明に係るサーミスタ素子では、第1,
第2の電極がサーミスタ素体の一面において対向配置さ
れているので、該第1,第2の電極が配置されているサ
ーミスタ素体面を用いてプリント回路基板などに表面実
装することができる。すなわち、請求項1に記載の発明
に係るサーミスタ素子は、表面実装型サーミスタ素子と
して用いることができる。
In the thermistor element according to the present invention,
Since the second electrode is disposed to face the one surface of the thermistor body, it can be surface-mounted on a printed circuit board or the like using the thermistor body surface on which the first and second electrodes are arranged. That is, the thermistor element according to the first aspect of the present invention can be used as a surface mount thermistor element.

【0018】また、本発明に係るサーミスタ素子では、
バンプが第1,第2の電極上に形成されているので、プ
リント回路基板やリードフレームに対してバンプ接合に
より接合することができる。すなわち、本発明に係るサ
ーミスタ素子は、サーミスタ素体の一面に第1,第2の
電極を対向配置することにより表面実装可能とし、かつ
第1,第2の電極に予めバンプを形成しておくことによ
りバンプ接合によりリードフレームやプリント回路基板
等への接合工程の簡略化を果たすものである。
Further, in the thermistor element according to the present invention,
Since the bumps are formed on the first and second electrodes, the bumps can be bonded to a printed circuit board or a lead frame by bump bonding. That is, the thermistor element according to the present invention is surface-mountable by arranging the first and second electrodes on one surface of the thermistor body and bumps are formed on the first and second electrodes in advance. This simplifies the process of bonding to a lead frame, a printed circuit board, or the like by bump bonding.

【0019】また、本発明に係るサーミスタ素子におい
ては、請求項2に記載のように、バンプが形成されてい
るサーミスタ素体面と対向するサーミスタ素体面に形成
された第3の電極がさらに備えられていてもよい。
Further, the thermistor element according to the present invention, as described in claim 2, further comprises a third electrode formed on the thermistor body surface opposite to the thermistor body surface on which the bump is formed. May be.

【0020】同様に、本発明に係るサーミスタ素子にお
いては、請求項3に記載のように、サーミスタ素体内に
形成されている内部電極をさらに備えていてもよい。こ
の場合、第3の電極及び内部電極の双方が備えられてい
てもよい。
Similarly, the thermistor element according to the present invention may further include an internal electrode formed in the thermistor body. In this case, both the third electrode and the internal electrode may be provided.

【0021】本発明においては、上記バンプを構成する
材料は、十分な導電性を有する限り、特に限定されるわ
けではないが、好ましくは、請求項4に記載のように、
Au、Snまたはこれらの何れかを含む合金により構成
される。Au、Snもしくはこれらの何れかを含む合金
は、バンプ接合において従来から用いられており、従っ
て従来のバンプ接合法と同様にして容易に本発明に係る
サーミスタ素子の上記バンプとして従来のバンプ材料を
そのまま用い得る。
In the present invention, the material forming the bump is not particularly limited as long as it has sufficient conductivity.
It is made of Au, Sn or an alloy containing any of these. Au, Sn or an alloy containing any of them has been conventionally used in bump bonding, and therefore, a conventional bump material can be easily used as the bump of the thermistor element according to the present invention in the same manner as in the conventional bump bonding method. Can be used as is.

【0022】本発明に係るサーミスタ素子では、好まし
くは、請求項5に記載のように、第1,第2の電極が形
成されているサーミスタ素体面において、少なくとも第
1,第2の電極以外の領域を被覆するように絶縁性樹脂
層が形成されている。
In the thermistor element according to the present invention, preferably, at least the first and second electrodes are formed on the surface of the thermistor body on which the first and second electrodes are formed. An insulating resin layer is formed so as to cover the region.

【0023】絶縁性樹脂層の形成により、耐湿性や温度
特性の向上を図ることができ、かつリフロー実装やフロ
ー実装法に用いた場合の半田ブリッジの付着を抑制する
ことができ、第1,第2の電極の対向距離が短い場合で
あっても、短絡の可能性を低減することができる。
By forming the insulating resin layer, it is possible to improve the moisture resistance and the temperature characteristics, and it is possible to suppress the adhesion of the solder bridge when used in the reflow mounting or the flow mounting method. Even when the facing distance of the second electrode is short, the possibility of a short circuit can be reduced.

【0024】上記絶縁性樹脂層は、第1,第2の電極が
対向されているサーミスタ素体面において、第1,第2
の電極が形成されている部分以外のサーミスタ素体表面
を少なくとも覆うように形成されているが、この場合、
絶縁性樹脂層は第1,第2の電極の一部をも覆うように
形成されてもよい。例えば、絶縁性樹脂層は、第1,第
2の電極の対向し合っている端面や第1,第2の電極の
上面の一部にも至るように形成されていてもよい。さら
に、絶縁性樹脂層は、第1,第2の電極が対向されてい
るサーミスタ素体面以外の面に延びるように形成されて
いてもよい。
The insulating resin layer is formed on the first and second electrodes on the surface of the thermistor body facing the first and second electrodes.
It is formed so as to cover at least the thermistor body surface other than the portion where the electrodes are formed, in this case,
The insulating resin layer may be formed so as to cover a part of the first and second electrodes. For example, the insulating resin layer may be formed so as to reach opposite end surfaces of the first and second electrodes and a part of the upper surfaces of the first and second electrodes. Further, the insulating resin layer may be formed so as to extend to a surface other than the thermistor body surface facing the first and second electrodes.

【0025】請求項6に記載の発明では、第2の絶縁性
樹脂層が、第1,第2の電極が対向配置されているサー
ミスタ素体面とは反対側のサーミスタ素体面に形成され
ている。このように、2面に絶縁性樹脂層を形成するこ
とにより、サーミスタ素体の耐湿性及び温度特性をより
一層高めることができる。
In the sixth aspect of the present invention, the second insulating resin layer is formed on the thermistor body surface opposite to the thermistor body surface on which the first and second electrodes are arranged to face each other. . As described above, by forming the insulating resin layers on the two surfaces, the moisture resistance and temperature characteristics of the thermistor body can be further improved.

【0026】上記絶縁性樹脂層を構成する材料について
は、好ましくは、請求項7に記載のように、ポリイミ
ド、エポキシ樹脂及びフッ素系樹脂からなる群から選択
した少なくとも1種の樹脂が用いられる。
As the material constituting the insulating resin layer, preferably, at least one resin selected from the group consisting of polyimide, epoxy resin and fluorine-based resin is used.

【0027】また、本発明に係るサーミスタ素子では、
好ましくは、第1,第2の電極がCr、Ni、Ag、P
d、Pt、Ti及びこれらの何れかを含む合金からなる
群から選択した金属よりなる電極層を有し、バンプが、
上記のようにAu、Sn及びこれらの金属を含む合金か
らなる群から選択した金属により構成される。この場合
には、バンプと、上記第1,第2の電極の電極層が合金
化し得るため、バンプと第1,第2の電極との間の接合
強度がさらに高められる。
Further, in the thermistor element according to the present invention,
Preferably, the first and second electrodes are made of Cr, Ni, Ag, P
an electrode layer made of a metal selected from the group consisting of d, Pt, Ti and an alloy containing any of these, wherein the bumps
As described above, it is made of a metal selected from the group consisting of Au, Sn and alloys containing these metals. In this case, since the bump and the electrode layers of the first and second electrodes can be alloyed, the bonding strength between the bump and the first and second electrodes is further increased.

【0028】なお、第1,第2の電極は、サーミスタ素
体の1つの面に形成される必要は必ずしもなく、サーミ
スタ素体の複数の面において、それぞれ、第1,第2の
電極が対向配置されていてもよい。
The first and second electrodes need not necessarily be formed on one surface of the thermistor body, and the first and second electrodes are opposed to each other on a plurality of surfaces of the thermistor body. It may be arranged.

【0029】[0029]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

(第1の実施例)図1(a)及び(b)は、本発明の第
1の実施例に係る負特性サーミスタ素子を示す側面図及
び底面図である。サーミスタ素子1は、複数の遷移金属
酸化物を用いて構成された負の抵抗温度特性を有する焼
結体からなるサーミスタ素体2を有する。サーミスタ素
体2は、直方体状の形状を有し、該サーミスタ素体2の
下面2aに、第1の電極3及び第2の電極4が形成され
ている。
(First Embodiment) FIGS. 1A and 1B are a side view and a bottom view showing a negative temperature coefficient thermistor element according to a first embodiment of the present invention. The thermistor element 1 has a thermistor element 2 made of a sintered body having a negative resistance-temperature characteristic and configured using a plurality of transition metal oxides. The thermistor body 2 has a rectangular parallelepiped shape, and a first electrode 3 and a second electrode 4 are formed on a lower surface 2 a of the thermistor body 2.

【0030】本実施例では、第1の電極3が、下面2a
において端面2b側の端縁から中央方向に延びるように
形成されている。また、第2の電極4は、端面2c側の
端縁から中央方向に延びるように形成されている。下面
2aの中央には電極が形成されておらず、従って、第
1,第2の電極3,4は下面2aにおいて対向されてい
る。
In the present embodiment, the first electrode 3 is
Is formed so as to extend in the center direction from the edge on the end face 2b side. The second electrode 4 is formed to extend from the edge on the end face 2c side toward the center. No electrode is formed at the center of the lower surface 2a, and therefore, the first and second electrodes 3 and 4 are opposed to each other on the lower surface 2a.

【0031】第1,第2の電極3,4は、それぞれ、コ
ンタクト層3a,4aと、コンタクト層上に形成された
外部電極層3b,4bとを有する。コンタクト層3a,
4aは、サーミスタ素体2にオーミック接触する材料で
構成されており、本実施例では、Ni−Cr合金より形
成されている。コンタクト層3a,4aは、他のオーミ
ック接触し得る材料、例えば、CrもしくはNiまたは
CuもしくはNi−Cu合金などのこれらの合金を用い
て構成することができる。また、コンタクト層3a,4
aは、蒸着、スパッタリング、無電解メッキもしくは電
解メッキなどの薄膜形成法により形成されているが、本
実施例では、後述のように、Ni−Cr合金が真空蒸着
によりサーミスタ素体2に付与されてコンタクト層3
a,4aが形成されている。
The first and second electrodes 3 and 4 have contact layers 3a and 4a, respectively, and external electrode layers 3b and 4b formed on the contact layers. Contact layer 3a,
4a is made of a material that comes into ohmic contact with the thermistor body 2, and in this embodiment, is made of a Ni—Cr alloy. The contact layers 3a and 4a can be formed using other ohmic contact materials, for example, Cr or Ni, or an alloy thereof such as Cu or a Ni-Cu alloy. Further, the contact layers 3a, 4
a is formed by a thin film forming method such as vapor deposition, sputtering, electroless plating or electrolytic plating. In this embodiment, as described later, a Ni—Cr alloy is applied to the thermistor body 2 by vacuum vapor deposition. Contact layer 3
a, 4a are formed.

【0032】従って、薄膜形成法により形成されている
ので、コンタクト層3a,4aは、導電ペーストの塗布
・焼き付けにより形成された厚膜電極に比べて凹凸が少
ない。
Accordingly, since the contact layers 3a and 4a are formed by the thin film forming method, the contact layers 3a and 4a have less irregularities than the thick film electrodes formed by applying and baking a conductive paste.

【0033】外部電極層3b,4bは、外部との電気的
接続の信頼性を高めるために設けられているものであ
り、本実施例では、真空蒸着されたAg膜により形成さ
れている。もっとも、外部電極3b,4bを構成する材
料については、Agの他、Au、Pdにより形成されて
もよく、あるいはAg−Pd、Au−Sn、Au−S
i、Au−Geなどの上記金属を含む合金により構成す
ることができる。
The external electrode layers 3b and 4b are provided to enhance the reliability of the electrical connection with the outside, and in this embodiment, are formed of a vacuum-deposited Ag film. However, the material constituting the external electrodes 3b and 4b may be formed of Au, Pd, or Ag-Pd, Au-Sn, or Au-S.
i, an alloy containing the above metal such as Au-Ge can be used.

【0034】なお、本実施例では、第1,第2の電極
3,4は、それぞれ、Ni−Cr合金により構成された
コンタクト層3a,4aと、Ag膜により構成された外
部電極層3b,4bとを積層した構造を有するが、第
1,第2の電極3,4は単一の層で構成されてもよい。
もっとも、本実施例のように、異なる金属材料を用いた
複数の層を積層した構造の方が経時安定性に優れている
ため、好ましい。
In this embodiment, the first and second electrodes 3 and 4 are respectively composed of contact layers 3a and 4a made of a Ni—Cr alloy and external electrode layers 3b and 4b made of an Ag film. 4b, but the first and second electrodes 3 and 4 may be formed of a single layer.
However, a structure in which a plurality of layers using different metal materials are stacked as in the present embodiment is preferable because it has superior stability over time.

【0035】第1,第2の電極3,4を単層で構成する
場合には、例えば、Cr、Ni、Ag、Pd、Pt、T
i及びこれらの金属のうち何れかを含む合金からなる群
から選択した金属材料を用いることができる。また、本
実施例のように、2層構造とした場合の電極材料の組み
合わせについても上記実施例に限定されるものではな
く、第1層として、Ni、CrもしくはCuまたはこれ
らを含む合金の何れかからなる群から選択した金属によ
り形成し、第2層をCr、Ni、Ag、Pd、Pt、T
i及びこれらの金属の何れかを含む合金からなる群から
選択した金属により構成することができる。
When the first and second electrodes 3 and 4 are composed of a single layer, for example, Cr, Ni, Ag, Pd, Pt, T
A metal material selected from the group consisting of i and an alloy containing any of these metals can be used. Further, the combination of the electrode materials in the case of the two-layer structure as in the present embodiment is not limited to the above-described embodiment, and any one of Ni, Cr, Cu, or an alloy containing these may be used as the first layer. Formed of a metal selected from the group consisting of Cr, Ni, Ag, Pd, Pt, T
i and a metal selected from the group consisting of alloys containing any of these metals.

【0036】また、外部電極層3b,4b上には、それ
ぞれ、Auよりなるバンプ5,6が形成されている。バ
ンプ5,6は、後述するように、外部電極層3b,4b
を形成した後、フォトリソグラフィ技術を用いて形成さ
れており、本実施例では、円柱状の形状を有するように
構成されている。
The bumps 5 and 6 made of Au are formed on the external electrode layers 3b and 4b, respectively. The bumps 5 and 6 are connected to the external electrode layers 3b and 4b as described later.
Is formed by using a photolithography technique, and in the present embodiment, is configured to have a columnar shape.

【0037】なお、バンプ5,6の厚みについては、実
装に際しての脱落や変形を防止するためには、接合部分
の大きさにもよるが、通常、5μm以上100μm以下
とすることが好ましい。
The thickness of the bumps 5 and 6 depends on the size of the joint portion in order to prevent the bumps 5 and 6 from dropping and deforming during mounting, but is usually preferably 5 μm or more and 100 μm or less.

【0038】本実施例に係るサーミスタ素子1では、上
記のように、バンプ5,6が予めサーミスタ素子1に形
成されているため、そのままプリント回路基板やリード
フレームに対してバンプ実装することができる。
In the thermistor element 1 according to the present embodiment, as described above, since the bumps 5 and 6 are formed on the thermistor element 1 in advance, the bumps can be directly mounted on a printed circuit board or a lead frame. .

【0039】また、第1,第2の電極3,4が、サーミ
スタ素体2の下面2aにおいて対向配置されているた
め、プリント回路基板に、バンプ5,6を用いて実装す
ることにより、容易に表面実装し得る。
Further, since the first and second electrodes 3 and 4 are arranged opposite to each other on the lower surface 2a of the thermistor body 2, they can be easily mounted on the printed circuit board by using the bumps 5 and 6. Surface mountable.

【0040】加えて、コンタクト層3a,4aが薄膜形
成法により形成されており、凹凸が少ないため、真空蒸
着によりコンタクト層3a,4a上に形成された外部電
極層3b,4bの凹凸も少ない。従って、フォトリソグ
ラフィ技術により構成されたバンプ5,6の外部電極層
3b,4bに対する密着強度も高められている。よっ
て、バンプ実装した場合、バンプ5,6と第1,第2の
電極3,4の接合強度が十分な大きさとなる。
In addition, since the contact layers 3a and 4a are formed by a thin film forming method and have a small amount of irregularities, the external electrode layers 3b and 4b formed on the contact layers 3a and 4a by vacuum deposition also have a small amount of irregularities. Therefore, the adhesion strength of the bumps 5, 6 formed by the photolithography technique to the external electrode layers 3b, 4b is also increased. Therefore, when bumps are mounted, the bonding strength between the bumps 5 and 6 and the first and second electrodes 3 and 4 is sufficiently large.

【0041】次に、上記サーミスタ素子1の製造工程の
一例を説明する。Mn酸化物、Ni酸化物及びCo酸化
物をバインダと共に混練し、スラリーを調製した。この
スラリーを用い、ドクターブレード法によりシート状に
成形し、得られた所定の厚みのシートを65×65mm
に切断し、複数枚のグリーンシートをを得た。
Next, an example of a manufacturing process of the thermistor element 1 will be described. Mn oxide, Ni oxide, and Co oxide were kneaded with a binder to prepare a slurry. Using this slurry, it is formed into a sheet by a doctor blade method, and the obtained sheet having a predetermined thickness is 65 × 65 mm
To obtain a plurality of green sheets.

【0042】次に、複数枚のグリーンシートを積層し、
厚み方向に圧着した後、1300℃程度の温度で1時間
焼成し、50×50×0.5mmのサーミスタ素体ウエ
ハを得た。
Next, a plurality of green sheets are laminated,
After being pressed in the thickness direction, it was baked at a temperature of about 1300 ° C. for one hour to obtain a thermistor body wafer of 50 × 50 × 0.5 mm.

【0043】次に、サーミスタ素体ウエハ上に、真空加
熱蒸着により厚さ0.2μmのNi−Cr合金膜を形成
し、引き続き、同じく厚さ0.2μmのAu膜を形成し
た。このようにして、積層金属膜をサーミスタ素体ウエ
ハ上に形成した。
Next, a Ni-Cr alloy film having a thickness of 0.2 μm was formed on the thermistor body wafer by vacuum heating evaporation, and subsequently, an Au film having the same thickness of 0.2 μm was formed. Thus, a laminated metal film was formed on the thermistor body wafer.

【0044】次に、金属膜上に、スピンコートにより厚
さ20μmとなるようにフォトレジストを成膜した。さ
らに、フォトマスクをフォトレジスト上に配置し、露光
し、溶剤を用いてフォトレジストを現像した。
Next, a photoresist was formed on the metal film by spin coating so as to have a thickness of 20 μm. Further, a photomask was placed on the photoresist, exposed, and the photoresist was developed using a solvent.

【0045】次に、フォトレジストにより被覆されてい
ない積層金属膜部分を酸を用いてエッチングした。すな
わち、まず、積層金属膜のAu膜を酸によりエッチング
し、引き続きNi−Cr膜を酸でエッチングし、フォト
レジストで被覆されている積層金属膜のみを残した。
Next, the portion of the laminated metal film not covered with the photoresist was etched using an acid. That is, first, the Au film of the laminated metal film was etched with an acid, and then the Ni—Cr film was etched with the acid, leaving only the laminated metal film covered with the photoresist.

【0046】さらに、レジストを剥離することにより、
サーミスタ素体ウエハ上にパターニングされた積層金属
膜を得た。次に、サーミスタ素体ウエハの表面にフォト
レジストをスピンコートにより厚さ20μmとなるよう
に塗工した後、バンプ形成予定部分の積層金属膜を露出
させるような形状のフォトマスクを当接させて露光し、
フォトレジストを現像し、フォトレジストが覆っていな
い積層金属膜上に、電解メッキによりAuバンプを形成
した。
Further, by removing the resist,
A laminated metal film patterned on the thermistor body wafer was obtained. Next, a photoresist is applied to the surface of the thermistor body wafer by spin coating so as to have a thickness of 20 μm, and a photomask having a shape exposing the laminated metal film in a portion where a bump is to be formed is brought into contact. Exposure,
The photoresist was developed, and an Au bump was formed by electrolytic plating on the laminated metal film not covered by the photoresist.

【0047】次に、上記サーミスタ素体ウエハを切断
し、1.6mm×0.8mmの平面形状を有するように
ダイシングカットし、図1に示したサーミスタ素子1を
多数得た。
Next, the thermistor body wafer was cut and diced so as to have a planar shape of 1.6 mm × 0.8 mm to obtain a large number of thermistor elements 1 shown in FIG.

【0048】なお、サーミスタ素体ウエハは、ラップ研
磨などによってサーミスタ素体表面の平滑性を高くす
る、例えば、表面粗度はRa0.46μm以下にする。
これにより、サーミスタ素体表面上のコンタクト層、さ
らにその上層のバンプの凹凸が小さくでき、バンプ接合
法を利用したプリント基板などへの表面実装接合をさら
に効果的に高めることができる。
In the thermistor body wafer, the smoothness of the thermistor body surface is increased by lapping or the like, for example, the surface roughness is set to Ra 0.46 μm or less.
As a result, the unevenness of the contact layer on the surface of the thermistor body and the bumps on the contact layer can be reduced, and the surface mounting bonding to a printed board or the like using the bump bonding method can be more effectively improved.

【0049】(第2の実施例)図2(a)及び(b)
は、本発明の第2の実施例に係るサーミスタ素子を示す
側面図及び底面図である。
(Second Embodiment) FIGS. 2A and 2B
FIG. 3 is a side view and a bottom view showing a thermistor element according to a second embodiment of the present invention.

【0050】サーミスタ素子11は、サーミスタ素体1
2を用いて構成されている。サーミスタ素体12につい
ては、第1の実施例で用いたサーミスタ素体2と同様に
構成されている。
The thermistor element 11 is a thermistor element 1
2 is used. The thermistor body 12 has the same configuration as the thermistor body 2 used in the first embodiment.

【0051】サーミスタ素体12の下面12aには、第
1,第2の電極13,14が形成されている。第1,第
2の電極13,14は、それぞれ、コンタクト層13
a,14a、電極層13b,14b及び接合層13c,
14cを有する。コンタクト層13a,14a及び電極
層13b,14bは、それぞれ、第1の実施例で用いた
コンタクト層3a,4a及び外部電極層3b,4bと同
様に構成されており、端面12b,12cには至らない
ように配置されている。異なるところは、接合層13
c,14cが設けられていることにある。
On the lower surface 12a of the thermistor body 12, first and second electrodes 13 and 14 are formed. The first and second electrodes 13 and 14 are respectively
a, 14a, electrode layers 13b, 14b and bonding layer 13c,
14c. The contact layers 13a, 14a and the electrode layers 13b, 14b have the same configuration as the contact layers 3a, 4a and the external electrode layers 3b, 4b used in the first embodiment, respectively, and extend to the end faces 12b, 12c. Are not arranged. The difference is that the bonding layer 13
c, 14c.

【0052】接合層13c,14cは、本実施例では、
Tiを真空蒸着することにより形成されている。もっと
も、接合層13c,14cについては、Ti以外に、C
r、Ni、Ag、Pt、PdまたはAlもしくはこれら
の金属及びTiの何れかを含む合金により構成すること
ができる。何れにしても、接合層13c,14cは、バ
ンプ15,16との接合強度を高めるために設けられて
いるものであるため、その構造材料はバンプ15,16
の材料に応じて適宜選択すればよい。
In this embodiment, the bonding layers 13c and 14c are
It is formed by vacuum-depositing Ti. However, for the bonding layers 13c and 14c, in addition to Ti, C
It can be made of r, Ni, Ag, Pt, Pd or Al or an alloy containing any of these metals and Ti. In any case, since the bonding layers 13c and 14c are provided to enhance the bonding strength with the bumps 15 and 16, the structural material is the bumps 15 and 16
May be appropriately selected according to the material.

【0053】本実施例では、バンプ15,16は、第1
の実施例と同様にAuにより構成されている。なお、接
合層13c,14c及びバンプ15,16は、第1の実
施例の製造方法で示したように、フォトリソグラフィ技
術を用いて構成されている。
In the present embodiment, the bumps 15 and 16 are
It is made of Au similarly to the embodiment. The bonding layers 13c and 14c and the bumps 15 and 16 are formed by using the photolithography technique as described in the manufacturing method of the first embodiment.

【0054】本実施例のサーミスタ素子11において
も、バンプ15,16が予めサーミスタ素子11に形成
されているので、バンプ接合法によりプリント回路基板
に容易に表面実装することができ、かつリードフレーム
に容易にバンプ接合することができる。
Also in the thermistor element 11 of this embodiment, since the bumps 15 and 16 are formed on the thermistor element 11 in advance, the bumps 15 and 16 can be easily surface-mounted on a printed circuit board by a bump bonding method, and can be mounted on a lead frame. Bump bonding can be easily performed.

【0055】加えて、バンプ15,16がAuにより構
成されており、上記接合層13c,14cが設けられて
いるので、バンプ接合に際しバンプ15,16と接合層
13c,14cとが合金化し、バンプ15,16と第
1,第2の電極13,14との接合強度が効果的に高め
られる。
In addition, since the bumps 15 and 16 are made of Au and the bonding layers 13c and 14c are provided, the bumps 15 and 16 and the bonding layers 13c and 14c are alloyed at the time of bump bonding, and The joining strength between the first and second electrodes 13 and 14 and the first and second electrodes 13 and 14 is effectively increased.

【0056】(第3の実施例)図3(a)及び(b)
は、本発明の第3の実施例に係るサーミスタ素子を説明
するための側面図及び底面図である。
(Third Embodiment) FIGS. 3A and 3B
FIGS. 7A and 7B are a side view and a bottom view for explaining a thermistor element according to a third embodiment of the present invention. FIGS.

【0057】第3の実施例のサーミスタ素子21は、電
極層13b,14bがAgに代えてAlにより構成され
ていること、並びに絶縁性樹脂層17がサーミスタ素体
12の下面12a上に設けられていることを除いては、
第2の実施例のサーミスタ素子11と同様に構成されて
いる。従って、同一部分については、同一の参照番号を
付することにより、その説明を省略する。
In the thermistor element 21 of the third embodiment, the electrode layers 13b and 14b are made of Al instead of Ag, and the insulating resin layer 17 is provided on the lower surface 12a of the thermistor body 12. Except that
The configuration is the same as that of the thermistor element 11 of the second embodiment. Therefore, the same portions are denoted by the same reference numerals, and description thereof will be omitted.

【0058】本実施例のサーミスタ素子21では、電極
層13b,14bが、Alにより構成されているが、第
2の実施例と同様に、Al膜が真空蒸着などの薄膜形成
法により形成されているため、凹凸が少ないので、接合
層13c,14c及びバンプ15,16を同じく薄膜形
成法により形成することにより、バンプ15,16と第
1,第2の電極13,14との密着強度を高め得る。
In the thermistor element 21 of this embodiment, the electrode layers 13b and 14b are made of Al. However, as in the second embodiment, an Al film is formed by a thin film forming method such as vacuum evaporation. Therefore, since the bumps 15 and 16 are formed by the same thin film forming method, the adhesion strength between the bumps 15 and 16 and the first and second electrodes 13 and 14 is increased because there is little unevenness. obtain.

【0059】また、上記絶縁性樹脂層17は、ポリイミ
ドにより構成されているが、ポリイミド以外の絶縁性樹
脂、例えば、エポキシ樹脂やフッ素系樹脂により絶縁性
樹脂層17を構成してもよい。
Although the insulating resin layer 17 is made of polyimide, the insulating resin layer 17 may be made of an insulating resin other than polyimide, for example, an epoxy resin or a fluorine resin.

【0060】第3の実施例では、ポリイミドよりなる絶
縁性樹脂層17がサーミスタ素体12の下面12aに形
成されているので、耐湿性及び温度特性安定性が高めら
れる。しかも、絶縁性樹脂層17は、第1,第2の電極
13,14が形成されている部分以外のサーミスタ素体
12の下面12aを少なくとも覆うように形成されてい
るので、第1,第2の電極13,14間の所望でない短
絡も防止される。
In the third embodiment, since the insulating resin layer 17 made of polyimide is formed on the lower surface 12a of the thermistor body 12, the moisture resistance and the stability of temperature characteristics are improved. Moreover, since the insulating resin layer 17 is formed so as to cover at least the lower surface 12a of the thermistor body 12 other than the portions where the first and second electrodes 13 and 14 are formed, the first and second electrodes are formed. Undesired short circuit between the electrodes 13 and 14 is also prevented.

【0061】なお、絶縁性樹脂層17は、サーミスタ素
体12の下面12aにおいて、第1,第2の電極13,
14が形成されている部分以外を覆うように形成されて
いるが、この場合、図示のように、絶縁性樹脂層17
は、第1,第2の電極13,14の端面や第1,第2の
電極13,14の一部を部分的に覆うように形成されて
いてもよい。
The insulating resin layer 17 is formed on the lower surface 12a of the thermistor body 12 by the first and second electrodes 13,
14 is formed so as to cover a portion other than the portion where the insulating resin layer 14 is formed.
May be formed so as to partially cover the end surfaces of the first and second electrodes 13 and 14 and a part of the first and second electrodes 13 and 14.

【0062】(変形例)図4(a)及び(b)は、第3
の実施例に係るサーミスタ素子21の変形例を示す側面
図及び底面図である。図4に示すサーミスタ素子31で
は、サーミスタ素体12の上面12dを覆うように第2
の絶縁性樹脂層18が形成されていることを除いては、
第3の実施例に係るサーミスタ素子21と同様に構成さ
れている。第2の絶縁性樹脂層18は、絶縁性樹脂層1
7と同様に、ポリイミドにより構成されているが、エポ
キシ樹脂やフッ素系樹脂などの耐熱性、耐湿性に優れた
他の絶縁性樹脂により構成してもよい。サーミスタ素子
31では、サーミスタ素体12の上面12d及び下面1
2aの何れにも絶縁性樹脂層17,18が形成されてい
るので、耐湿性及び温度特性安定性をより一層高めるこ
とが可能となる。
(Modification) FIGS. 4A and 4B show the third embodiment.
It is the side view and bottom view which show the modification of the thermistor element 21 which concerns on Example. In the thermistor element 31 shown in FIG.
Except that the insulating resin layer 18 of
The configuration is the same as that of the thermistor element 21 according to the third embodiment. The second insulating resin layer 18 is formed of the insulating resin layer 1.
Like in the case of 7, it is made of polyimide, but may be made of another insulating resin having excellent heat resistance and moisture resistance such as epoxy resin and fluorine resin. In the thermistor element 31, the upper surface 12d and the lower surface 1 of the thermistor body 12
Since the insulating resin layers 17 and 18 are formed on both of the layers 2a, the moisture resistance and the stability of temperature characteristics can be further improved.

【0063】上述した第1〜第3の実施例及び変形例の
サーミスタ素子では、第1,第2の電極13,14のそ
れぞれにおいて1個のバンプ15,16が形成されてい
たが、本発明のサーミスタ素子におけるバンプの形成個
数はこれに限定されるものではない。
In the thermistor elements of the first to third embodiments and the modifications described above, one bump 15, 16 is formed on each of the first and second electrodes 13, 14. The number of bumps formed in the thermistor element is not limited to this.

【0064】例えば、図5に示すように、電極13,1
4において、それぞれ、複数個のバンプ15,16を第
1,第2の電極13,14が対向している方向と直交す
る方向に分散形成してもよい。この場合には、例えば、
リードフレームによりバンプ接合する場合、リードフレ
ーム32(想像線で示す)の位置が中央から幅方向にず
れた場合であっても、一方のバンプ16によりリードフ
レーム32と確実に接合することができる。
For example, as shown in FIG.
In 4, each of the plurality of bumps 15 and 16 may be dispersedly formed in a direction orthogonal to the direction in which the first and second electrodes 13 and 14 face each other. In this case, for example,
When bump bonding is performed by the lead frame, even if the position of the lead frame 32 (shown by imaginary lines) is shifted from the center in the width direction, the bump can be reliably bonded to the lead frame 32 by one of the bumps 16.

【0065】すなわち、電極14の中央にのみバンプA
(破線で示す)を形成した場合には、リードフレーム3
2がサーミスタ素子31の幅方向にずれた場合、バンプ
接合できなくなる可能性がある。これに対して、図5に
示すように、複数のバンプ15,16を形成しておけ
ば、リードフレーム32の幅方向位置がずれた場合であ
っても、電極13,14をリードフレームに対して確実
にバンプ接合することができる。
That is, the bump A is formed only at the center of the electrode 14.
(Shown by a broken line), the lead frame 3
If 2 is shifted in the width direction of the thermistor element 31, there is a possibility that bump bonding cannot be performed. On the other hand, as shown in FIG. 5, if a plurality of bumps 15 and 16 are formed, the electrodes 13 and 14 can be moved with respect to the lead frame 32 even if the position of the lead frame 32 in the width direction is shifted. Bump bonding can be performed reliably.

【0066】また、図6に示すように、電極13,14
のそれぞれにおいて、サーミスタ素子1の長さ方向に複
数のバンプ15,16を配置してもよく、その場合に
は、サーミスタ素子の長さ方向にリードフレームの位置
がずれた場合であっても、バンプ接合を確実に行うこと
ができる。
Also, as shown in FIG.
In each of the above, a plurality of bumps 15 and 16 may be arranged in the length direction of the thermistor element 1. In this case, even if the position of the lead frame is shifted in the length direction of the thermistor element, Bump bonding can be performed reliably.

【0067】なお、電極13,14のそれぞれにおい
て、サーミスタ素子の長さ方向及び幅方向の何れにも複
数のバンプを形成してもよい。また、本発明のサーミス
タ素子において、上記バンプ15,16の寸法について
は、接合されるリードフレームやプリント回路基板上の
電極ランドの寸法等によって異なるため一義的には定め
得ないが、好ましくは、リードフレームに接合する場
合、図5を参照してリードフレームの幅をb、バンプの
リードフレームの幅方向に沿う寸法をaとした場合、a
≦bとすることが望ましい。
In each of the electrodes 13 and 14, a plurality of bumps may be formed in both the length direction and the width direction of the thermistor element. In the thermistor element of the present invention, the dimensions of the bumps 15 and 16 cannot be uniquely determined because they differ depending on the dimensions of the electrode lands on the lead frame or the printed circuit board to be joined. When joining to a lead frame, referring to FIG. 5, if the width of the lead frame is b and the dimension of the bump along the width direction of the lead frame is a,
It is desirable that ≦ b.

【0068】すなわち、上記のようにa≦bとした場
合、図7(a)に示すように、加熱によりバンプ15が
容易に変形し、リードフレーム32をサーミスタ素子の
電極13と確実に接合することができる。
That is, when a ≦ b as described above, as shown in FIG. 7A, the bump 15 is easily deformed by heating, and the lead frame 32 is securely joined to the electrode 13 of the thermistor element. be able to.

【0069】これに対して、バンプ15´のリードフレ
ーム幅方向寸法がリードフレーム32の幅方向寸法より
も大きい場合、すなわちa≧bの場合には、図7(b)
に示すように、バンプ15´の幅方向寸法が大きくなり
すぎ、加熱により変形し難くなるため、リードフレーム
32と電極13とをバンプ接合することが困難となるこ
とがある。
On the other hand, when the dimension of the bump 15 ′ in the lead frame width direction is larger than the dimension of the lead frame 32 in the width direction, that is, when a ≧ b, FIG.
As shown in FIG. 7, the width of the bump 15 ′ in the width direction is too large, and the bump 15 ′ is hardly deformed by heating, so that it may be difficult to perform the bump bonding between the lead frame 32 and the electrode 13.

【0070】また、本発明において、サーミスタ素子に
一体に形成されるバンプの形状についても、上述した円
柱状のバンプ15,16に限定されず、図8(a)に示
すようにマッシュルーム状のバンプ33としてもよく、
あるいは球の一部を削除してなる形状を有する、図8
(b)に示すバンプ34としてもよい。その他、バンプ
の形状については、角柱状などの適宜の形状とすること
ができる。
Further, in the present invention, the shape of the bump formed integrally with the thermistor element is not limited to the above-mentioned columnar bumps 15 and 16, but may be a mushroom-like bump as shown in FIG. 33
Alternatively, FIG. 8 has a shape obtained by deleting a part of a sphere.
The bump 34 shown in FIG. In addition, the shape of the bump may be an appropriate shape such as a prism.

【0071】(本発明のサーミスタ素子の接合方法の
例)本発明に係るサーミスタ素子は、パッケージ内にお
いてリードフレームにバンプ接合することにより実装す
ることができ、あるいは、プリント回路基板などにその
まま表面実装し得るものである。これを、図9及び図1
0に示す。
(Example of the Method for Joining a Thermistor Element of the Present Invention) The thermistor element according to the present invention can be mounted in a package by bump bonding to a lead frame, or can be directly surface mounted on a printed circuit board or the like. Can be done. This is shown in FIG. 9 and FIG.
0 is shown.

【0072】図9は、本発明に係るサーミスタ素子にリ
ードフレームを接合した状態を示す部分切欠側面図であ
る。サーミスタ素子1を、図1に示した状態から上下逆
転させ、図9に示すように、バンプ15,16にリード
フレーム32,32を当接させ、その状態で加熱するこ
とにより、リードフレーム32,32と第1,第2の電
極13,14とを接合することができる。
FIG. 9 is a partially cutaway side view showing a state where a lead frame is joined to the thermistor element according to the present invention. The thermistor element 1 is turned upside down from the state shown in FIG. 1, and the lead frames 32, 32 are brought into contact with the bumps 15, 16 as shown in FIG. 32 and the first and second electrodes 13 and 14 can be joined.

【0073】また、図10は、プリント回路基板37上
にサーミスタ素子1をサーミスタ素体2の下面2a側か
ら表面実装する工程を示す部分切欠側面図である。ここ
では、プリント回路基板37上の電極ランド37a,3
7bにバンプ15,16を当接させ、その状態で加熱す
ればよい。
FIG. 10 is a partially cutaway side view showing a step of surface mounting the thermistor element 1 on the printed circuit board 37 from the lower surface 2a side of the thermistor body 2. Here, the electrode lands 37a, 3a on the printed circuit board 37 are used.
The bumps 15 and 16 may be brought into contact with 7b, and heating may be performed in that state.

【0074】上記のように、図9及び図10の何れの接
合方法に用いた場合においても、バンプ15,16が予
めサーミスタ素子1側に形成されているので、従来のバ
ンプ接合の際の煩雑な位置決め作業を省略することがで
きる。
As described above, the bumps 15 and 16 are previously formed on the thermistor element 1 side in any of the joining methods shown in FIGS. 9 and 10, so that the conventional bump joining is complicated. A complicated positioning operation can be omitted.

【0075】(その他の変形例)本発明においては、第
1,第2の電極が形成されているサーミスタ素体面とは
対向する反対側のサーミスタ素体面に、さらに第3の電
極が形成されていてもよい。このような第3の電極が形
成されているサーミスタ素体についての変形例を、図1
1〜図13に示す。
(Other Modifications) In the present invention, a third electrode is further formed on the thermistor body surface opposite to the thermistor body surface on which the first and second electrodes are formed. You may. A modification of the thermistor body on which such a third electrode is formed is shown in FIG.
1 to 13 are shown.

【0076】図11〜図13に示すサーミスタ素子は、
第3の電極が備えられていることを除いては、図1に示
したサーミスタ素子1とほぼ同様に構成されている。従
って、同一部分については、同一の参照番号を付するこ
とにより、その説明を省略する。
The thermistor elements shown in FIGS.
Except that a third electrode is provided, the configuration is almost the same as that of the thermistor element 1 shown in FIG. Therefore, the same portions are denoted by the same reference numerals, and description thereof will be omitted.

【0077】図11(a)〜(c)に示すサーミスタ素
子41では、第1,第2の電極3,4が形成されている
サーミスタ素体面2aとは反対側のサーミスタ素体面2
dの全面を覆うように、第3の電極42が形成されてい
る。第3の電極42は、例えばNiCr合金などの適宜
の金属材料により構成することができる。サーミスタ素
子41では、第3の電極42を形成することにより、第
1,第2の電極3,4間の抵抗値を低めることができ
る。
In the thermistor element 41 shown in FIGS. 11A to 11C, the thermistor element surface 2a opposite to the thermistor element surface 2a on which the first and second electrodes 3 and 4 are formed.
A third electrode 42 is formed so as to cover the entire surface of d. The third electrode 42 can be made of an appropriate metal material such as a NiCr alloy. In the thermistor element 41, the resistance between the first and second electrodes 3 and 4 can be reduced by forming the third electrode 42.

【0078】図12(a)〜(c)に示すサーミスタ素
子43では、サーミスタ素体面2d上に第3の電極42
Aが形成されている。ここでは、第3の電極42Aは、
サーミスタ素体面2dの周囲にギャップ領域を残すよう
に形成されている。すなわち、第3の電極42Aは、サ
ーミスタ素体面2d上において、外周面には至らないよ
うに形成されている。サーミスタ素子43においても、
第3の電極42Aが形成されているため、サーミスタ素
子43の低抵抗化を図り得る。
In the thermistor element 43 shown in FIGS. 12A to 12C, the third electrode 42 is provided on the thermistor body surface 2d.
A is formed. Here, the third electrode 42A is
It is formed so as to leave a gap region around the thermistor body surface 2d. That is, the third electrode 42A is formed on the thermistor body surface 2d so as not to reach the outer peripheral surface. Also in the thermistor element 43,
Since the third electrode 42A is formed, the resistance of the thermistor element 43 can be reduced.

【0079】また、サーミスタ素子43においては、第
3の電極42Aが素体面2dの外周面には至らないよう
に形成されているため、マザーのサーミスタ素子からサ
ーミスタ素子43を切り出した際の切断のばらつきによ
る抵抗値のばらつきを抑制することができ、より高精度
に所望とする抵抗値のサーミスタ素子を提供することが
できる。
Further, in the thermistor element 43, since the third electrode 42A is formed so as not to reach the outer peripheral surface of the element body surface 2d, cutting when the thermistor element 43 is cut out from the mother thermistor element is performed. Variations in resistance value due to variations can be suppressed, and a thermistor element having a desired resistance value can be provided with higher accuracy.

【0080】図13に示すサーミスタ素子44では、サ
ーミスタ素体面2d上において、対向するように第3の
電極45a,45bが形成されている。第3の電極45
a,45bは、サーミスタ素体面2dの全幅には至らな
いように形成されている。サーミスタ素子44において
も、上記第3の電極45a,45bの形成により低抵抗
化を図り得る。
In the thermistor element 44 shown in FIG. 13, third electrodes 45a and 45b are formed on the thermistor body surface 2d so as to face each other. Third electrode 45
a and 45b are formed so as not to reach the full width of the thermistor body surface 2d. Also in the thermistor element 44, the resistance can be reduced by forming the third electrodes 45a and 45b.

【0081】図14〜図16は、本発明に係るサーミス
タ素子のさらに他の変形例を説明するための図であり、
ここでは、サーミスタ素体内に少なくとも1つの内部電
極が形成されている。なお、図14〜図16に示す構造
では、内部電極が形成されている点を除けば、図1に示
したサーミスタ素子1と同様であるため、同一部分につ
いては、同一の参照番号を付することにより、その説明
を省略する。
FIGS. 14 to 16 are views for explaining still another modification of the thermistor element according to the present invention.
Here, at least one internal electrode is formed in the thermistor body. The structures shown in FIGS. 14 to 16 are the same as the thermistor element 1 shown in FIG. 1 except that the internal electrodes are formed, and therefore, the same portions are denoted by the same reference numerals. Thus, the description thereof will be omitted.

【0082】図14(a)〜(c)に示すサーミスタ素
子46では、サーミスタ素体2内において、所定の高さ
位置に、サーミスタ素体2の外周面に至るように内部電
極47が形成されている。内部電極47の形成により、
第1,第2の電極3,4間の抵抗値を低めることがで
き、低抵抗化に対応することができると共に、抵抗値の
ばらつきも低減し得る。
In the thermistor element 46 shown in FIGS. 14A to 14C, an internal electrode 47 is formed at a predetermined height position in the thermistor body 2 so as to reach the outer peripheral surface of the thermistor body 2. ing. By forming the internal electrode 47,
The resistance value between the first and second electrodes 3 and 4 can be reduced, so that the resistance can be reduced, and variation in the resistance value can be reduced.

【0083】図15(a)〜(c)に示すサーミスタ素
子48では、サーミスタ素体2内の複数の高さ位置にお
いて、対向するように、一対の内部電極49a,49b
が形成されている。また、内部電極49a,49bは、
サーミスタ素体2の外周面には至らないように形成され
ている。
In the thermistor element 48 shown in FIGS. 15A to 15C, a pair of internal electrodes 49a and 49b are opposed to each other at a plurality of height positions in the thermistor body 2.
Are formed. The internal electrodes 49a and 49b are
It is formed so as not to reach the outer peripheral surface of the thermistor body 2.

【0084】内部電極49a,49bの形成により、サ
ーミスタ素子48においても、低抵抗化及び抵抗値のば
らつきの抑制を図ることができる。加えて、サーミスタ
素子48では、内部電極49a,49bがサーミスタ素
体2の外周面に至らないように形成されているので、マ
ザーのサーミスタ素子からサーミスタ素子48を切り出
した場合の切断のばらつきによる抵抗値の変動も生じ難
い。
By forming the internal electrodes 49a and 49b, the resistance of the thermistor element 48 can be reduced and the variation in the resistance value can be suppressed. In addition, in the thermistor element 48, since the internal electrodes 49a and 49b are formed so as not to reach the outer peripheral surface of the thermistor body 2, the resistance due to the variation in cutting when the thermistor element 48 is cut out from the mother thermistor element. The value does not easily fluctuate.

【0085】図16(a)〜(c)に示すサーミスタ素
子50では、複数の内部電極51が、サーミスタ素体2
内において重なり合うように配置されている。また、複
数の内部電極51は、交互に、端面2aまたは端面2b
からサーミスタ素体2内に延ばされている。
In the thermistor element 50 shown in FIGS. 16A to 16C, the plurality of internal electrodes 51
Are arranged to overlap each other. Further, the plurality of internal electrodes 51 are alternately formed on the end face 2a or the end face 2b.
And extends into the thermistor body 2.

【0086】サーミスタ素子50においても、複数の内
部電極51の形成により、低抵抗化及び抵抗値のばらつ
きの低減が図られる。また、図11〜図13に示した第
3の電極42,42A,45a,45bの何れかと、図
14〜図16に示した内部電極47,49a,49b,
51の何れかとを任意に組み合わせて用いてもよい。さ
らに、図11〜図16に示したサーミスタ素子において
も、前述した第1,第2の絶縁性樹脂層をさらに形成し
てもよい。
In the thermistor element 50 as well, the formation of the plurality of internal electrodes 51 can reduce the resistance and reduce the variation in the resistance value. Further, any of the third electrodes 42, 42A, 45a, 45b shown in FIGS. 11 to 13 and the internal electrodes 47, 49a, 49b,
Any one of 51 may be used in any combination. Further, also in the thermistor element shown in FIGS. 11 to 16, the above-described first and second insulating resin layers may be further formed.

【0087】[0087]

【発明の効果】請求項1に記載の発明によれば、サーミ
スタ素体の一面上において第1,第2の電極が対向配置
されているので、本発明に係るサーミスタ素子は、第
1,第2の電極が対向配置されている面側から、例えば
プリント回路基板などに表面実装することができる。
According to the first aspect of the present invention, the first and second electrodes are arranged on one surface of the thermistor body so as to face each other. It can be surface-mounted on, for example, a printed circuit board or the like from the side where the two electrodes are opposed to each other.

【0088】しかも、第1,第2の電極にバンプが形成
されているので、煩雑な位置決め操作を必要とすること
なく、プリント回路基板上にバンプ接合により表面実装
することができる。また、上記バンプを用いて、複雑な
位置決め操作を要することなく、本発明に係るサーミス
タ素子にリードフレームをバンプ接合により接合するこ
ともできる。
Moreover, since the bumps are formed on the first and second electrodes, the bumps can be surface-mounted on the printed circuit board without any complicated positioning operation. Further, a lead frame can be joined to the thermistor element according to the present invention by bump joining without using a complicated positioning operation using the bumps.

【0089】また、請求項2に記載のように、バンプが
形成されているサーミスタ素体面とは反対側のサーミス
タ素体面に第3の電極を形成した構造、あるいは請求項
3に記載のようにサーミスタ素体内に内部電極を形成し
た構造を採用した場合には、第1,第2の電極間の抵抗
値を低めることができ、低抵抗化に対応することができ
ると共に、抵抗値のばらつきを抑制することが可能とな
る。
Further, the third electrode is formed on the thermistor body surface opposite to the thermistor body surface on which the bumps are formed, or as described in claim 3. When the structure in which the internal electrode is formed in the thermistor body is adopted, the resistance between the first and second electrodes can be reduced, and the resistance can be reduced. It becomes possible to suppress.

【0090】請求項4に記載の発明では、バンプが、A
u、Snもしくはこれらの何れかを含む合金からなる群
から選択した金属により構成されているので、導電性に
優れ、かつ従来から周知のバンプ材を用いて、本発明に
係るサーミスタ素子を構成し得る。
According to the fourth aspect of the present invention, the bump is
u, Sn or a metal selected from the group consisting of alloys containing any of these, has excellent conductivity, and uses a conventionally known bump material to form a thermistor element according to the present invention. obtain.

【0091】請求項5に記載の発明では、絶縁性樹脂層
がサーミスタ素体面に形成されているので、耐湿性及び
温度特性の優れたサーミスタ素子を提供することができ
る。請求項6に記載の発明では、第1,第2の電極が形
成されたサーミスタ素体面とは反対側のサーミスタ素体
面にも、上記第2の絶縁性樹脂層が形成されているの
で、より一層耐湿性及び温度特性を高めることができ
る。
According to the fifth aspect of the present invention, since the insulating resin layer is formed on the surface of the thermistor body, a thermistor element having excellent moisture resistance and temperature characteristics can be provided. In the invention according to claim 6, the second insulating resin layer is formed also on the thermistor body surface opposite to the thermistor body surface on which the first and second electrodes are formed. Moisture resistance and temperature characteristics can be further improved.

【0092】請求項8に記載の発明によれば、第1,第
2の電極がCr、Ni、Ag、Pd、Pt、Ti、Al
及びこれらの何れかを含む合金からなる群から選択した
金属により構成されている電極層を有し、バンプがA
u、Sn及びこれらの金属の何れかを含む合金からなる
群から選択した金属により構成されているので、バンプ
接合に際し加熱されると、上記電極層がバンプと合金化
する。従って、バンプと第1,第2の電極との接合強度
が効果的に高められ、電気的接続の信頼性においてより
一層優れたサーミスタ素子を提供することが可能とな
る。
According to the invention described in claim 8, the first and second electrodes are formed of Cr, Ni, Ag, Pd, Pt, Ti, and Al.
And an electrode layer made of a metal selected from the group consisting of alloys containing any of these, wherein the bumps are made of A
Since the electrode layer is made of a metal selected from the group consisting of u, Sn, and an alloy containing any of these metals, the electrode layer is alloyed with the bump when heated at the time of bump bonding. Therefore, the bonding strength between the bump and the first and second electrodes can be effectively increased, and a more excellent thermistor element can be provided in the reliability of electrical connection.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)及び(b)は、本発明の第1の実施例に
係るサーミスタ素子の側面図及び底面図。
FIGS. 1A and 1B are a side view and a bottom view of a thermistor element according to a first embodiment of the present invention.

【図2】(a)及び(b)は、本発明の第2の実施例に
係るサーミスタ素子の側面図及び底面図。
FIGS. 2A and 2B are a side view and a bottom view of a thermistor element according to a second embodiment of the present invention.

【図3】(a)及び(b)は、それぞれ、本発明の第3
の実施例に係るサーミスタ素子の側面図及び底面図。
FIGS. 3 (a) and (b) respectively show a third embodiment of the present invention.
The side view and bottom view of the thermistor element which concerns on Example of FIG.

【図4】(a)及び(b)は、本発明に係るサーミスタ
素子の変形例を示す側面図及び底面図。
4A and 4B are a side view and a bottom view showing a modified example of the thermistor element according to the present invention.

【図5】本発明に係るサーミスタ素子の他の変形例を示
し、複数のバンプが幅方向に形成されている構造を説明
するための側面図及び底面図。
FIG. 5 is a side view and a bottom view illustrating another modified example of the thermistor element according to the present invention and illustrating a structure in which a plurality of bumps are formed in a width direction.

【図6】本発明に係るサーミスタ素子のさらに他の変形
例を示し、各電極上に複数のバンプが素子の長さ方向に
形成されている構造を説明するための側面図。
FIG. 6 is a side view showing still another modified example of the thermistor element according to the present invention and illustrating a structure in which a plurality of bumps are formed on each electrode in a length direction of the element.

【図7】(a)及び(b)は、リードフレームに接合す
る際のリードフレームの幅方向寸法とバンプの寸法との
好ましい関係を説明するための各断面図。
FIGS. 7A and 7B are cross-sectional views for explaining a preferable relationship between a dimension in a width direction of the lead frame and a dimension of a bump when the lead frame is joined to the lead frame.

【図8】(a)及び(b)は、本発明において用いられ
るバンプの形状の他の例を説明するための各斜視図。
FIGS. 8A and 8B are perspective views for explaining another example of the shape of the bump used in the present invention.

【図9】本発明に係るサーミスタ素子にリードフレーム
を接合する工程を説明するための側面図。
FIG. 9 is a side view for explaining a step of joining a lead frame to a thermistor element according to the present invention.

【図10】本発明に係るサーミスタ素子をプリント回路
基板上に実装する工程を説明するための部分切欠側面
図。
FIG. 10 is a partially cutaway side view for explaining a step of mounting the thermistor element according to the present invention on a printed circuit board.

【図11】(a)〜(c)は、それぞれ、本発明に係る
サーミスタ素子の他の変形例を説明するための側面図、
平面図及び底面図。
FIGS. 11A to 11C are side views for explaining other modified examples of the thermistor element according to the present invention;
Plan view and bottom view.

【図12】(a)〜(c)は、それぞれ、本発明に係る
サーミスタ素子の他の変形例を説明するための側面図、
平面図及び底面図。
FIGS. 12A to 12C are side views for explaining another modification of the thermistor element according to the present invention;
Plan view and bottom view.

【図13】(a)〜(c)は、それぞれ、本発明に係る
サーミスタ素子の他の変形例を説明するための側面図、
平面図及び底面図。
FIGS. 13A to 13C are side views for explaining another modification of the thermistor element according to the present invention;
Plan view and bottom view.

【図14】(a)〜(c)は、それぞれ、本発明に係る
サーミスタ素子の他の変形例を説明するための側面図、
平面断面図及び底面図。
FIGS. 14A to 14C are side views for explaining another modification of the thermistor element according to the present invention;
Plane sectional view and bottom view.

【図15】(a)〜(c)は、本発明のサーミスタ素子
のさらに他の変形例を説明するための側面断面図、平面
断面図及び底面図。
FIGS. 15A to 15C are a side sectional view, a plan sectional view, and a bottom view for explaining still another modification of the thermistor element of the present invention.

【図16】(a)〜(c)は、本発明のサーミスタ素子
のさらに他の変形例を説明するための側面断面図、平面
断面図及び底面図。
FIGS. 16A to 16C are a side sectional view, a plan sectional view, and a bottom view for explaining still another modified example of the thermistor element of the present invention.

【図17】従来のサーミスタ素子の一例を示す側面図。FIG. 17 is a side view showing an example of a conventional thermistor element.

【図18】従来のサーミスタ素子にリードフレームをバ
ンプ接合する工程を説明するための側面図。
FIG. 18 is a side view for explaining a step of bump bonding a lead frame to a conventional thermistor element.

【符号の説明】[Explanation of symbols]

1…サーミスタ素子 2…サーミスタ素体 2a…下面 2d…サーミスタ素体面 3,4…第1,第2の電極 3a,4a…コンタクト層 3b,4b…外部電極層 11…サーミスタ素子 12…サーミスタ素体 12a…下面 13,14…第1,第2の電極 13a,14a…コンタクト層 13b,14b…電極層 13c,14c…接合層 15…バンプ 16…バンプ 17…絶縁性樹脂層 18…第2の絶縁性樹脂層 21…サーミスタ素子 31…サーミスタ素子 41…サーミスタ素子 42…第3の電極 43…サーミスタ素子 42A…第3の電極 44…サーミスタ素子 45a,45b…第3の電極 46…サーミスタ素子 47…内部電極 48…サーミスタ素子 49a,49b…内部電極 50…サーミスタ素子 51…内部電極 DESCRIPTION OF SYMBOLS 1 ... Thermistor element 2 ... Thermistor body 2a ... Lower surface 2d ... Thermistor body surface 3, 4 ... First and second electrodes 3a, 4a ... Contact layers 3b, 4b ... External electrode layer 11 ... Thermistor element 12 ... Thermistor body 12a: Lower surface 13, 14: First and second electrodes 13a, 14a: Contact layers 13b, 14b: Electrode layers 13c, 14c: Bonding layer 15: Bump 16: Bump 17: Insulating resin layer 18: Second insulation Conductive resin layer 21 ... Thermistor element 31 ... Thermistor element 41 ... Thermistor element 42 ... Third electrode 43 ... Thermistor element 42A ... Third electrode 44 ... Thermistor element 45a, 45b ... Third electrode 46 ... Thermistor element 47 ... Inside Electrode 48: Thermistor element 49a, 49b: Internal electrode 50: Thermistor element 51: Internal electrode

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成10年6月25日[Submission date] June 25, 1998

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0083[Correction target item name] 0083

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0083】図15(a)〜(c)に示すサーミスタ素
子48では、サーミスタ素体2内の複数の高さ位置のそ
れぞれにおいて、対向するように、一対の内部電極49
a,49bが形成されている。また、内部電極49a,
49bは、サーミスタ素体2の外周面には至らないよう
に形成されている。
[0083] In the thermistor element 48 shown in FIG. 15 (a) ~ (c) , the position a plurality of heights in the thermistor element 2 Noso
In each case, a pair of internal electrodes 49 are opposed to each other.
a, 49b are formed. The internal electrodes 49a,
49b is formed so as not to reach the outer peripheral surface of the thermistor body 2.

【手続補正2】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】図5[Correction target item name] Fig. 5

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図5】本発明に係るサーミスタ素子の他の変形例を示
し、複数のバンプが幅方向に形成されている構造を説明
するための底面図。
Figure 5 shows another variation of the thermistor element according to the present invention, the bottom view for illustrating a structure in which a plurality of bumps are formed in the width direction.

【手続補正3】[Procedure amendment 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】図6[Correction target item name] Fig. 6

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図6】本発明に係るサーミスタ素子のさらに他の変形
例を示し、各電極上に複数のバンプが素子の長さ方向に
形成されている構造を説明するための面図。
It illustrates yet another variation, the bottom view for describing the structure formed in the length direction of the plurality of bumps elements on each electrode of the thermistor element according to the present invention; FIG.

【手続補正4】[Procedure amendment 4]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図15[Correction target item name] FIG.

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図15】 FIG.

【手続補正5】[Procedure amendment 5]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図16[Correction target item name] FIG.

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図16】 FIG. 16

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 サーミスタ素体と、 前記サーミスタ素体の一面において対向配置された第
1,第2の電極と、 第1,第2の電極上に形成されたバンプとを備えること
を特徴とするサーミスタ素子。
1. A device comprising: a thermistor element; first and second electrodes arranged on one surface of the thermistor element to face each other; and bumps formed on the first and second electrodes. Thermistor element.
【請求項2】 前記バンプが形成されているサーミスタ
素体面と対向するサーミスタ素体面に形成された第3の
電極をさらに備える、請求項1に記載のサーミスタ素
子。
2. The thermistor element according to claim 1, further comprising a third electrode formed on a thermistor body surface facing the thermistor body surface on which the bump is formed.
【請求項3】 前記サーミスタ素体内に形成されている
内部電極をさらに備える、請求項1または2に記載のサ
ーミスタ素子。
3. The thermistor element according to claim 1, further comprising an internal electrode formed in said thermistor body.
【請求項4】 前記バンプが、Au、Snもしくはこれ
らの何れかを含む合金からなる群から選択した金属によ
り構成されている、請求項1〜3の何れかに記載のサー
ミスタ素子。
4. The thermistor element according to claim 1, wherein the bump is made of a metal selected from the group consisting of Au, Sn and an alloy containing any of them.
【請求項5】 前記サーミスタ素体の第1,第2の電極
が形成されているサーミスタ素体面において、少なくと
も第1,第2の電極以外の領域を被覆するように形成さ
れた絶縁性樹脂層をさらに備える、請求項1〜4の何れ
かに記載のサーミスタ素子。
5. An insulating resin layer formed so as to cover at least a region other than the first and second electrodes on a surface of the thermistor body on which the first and second electrodes are formed. The thermistor element according to claim 1, further comprising:
【請求項6】 第1,第2の電極が形成された前記サー
ミスタ素体面とは反対側のサーミスタ素体面に形成され
た第2の絶縁性樹脂層をさらに備える、請求項5に記載
のサーミスタ素子。
6. The thermistor according to claim 5, further comprising a second insulating resin layer formed on a thermistor body surface opposite to the thermistor body surface on which the first and second electrodes are formed. element.
【請求項7】 前記絶縁性樹脂層が、ポリイミド、エポ
キシ樹脂及びフッ素系樹脂からなる群から選択した1種
の樹脂により構成されている、請求項5または6に記載
のサーミスタ素子。
7. The thermistor element according to claim 5, wherein said insulating resin layer is made of one kind of resin selected from the group consisting of polyimide, epoxy resin and fluorine-based resin.
【請求項8】 第1,第2の電極がCr、Ni、Ag、
Pd、Pt、Ti、Al及びこれらの何れかを含む合金
からなる群から選択した金属よりなる電極層を有し、 前記バンプがAu、Sn及びこれらの何れかを含む合金
からなる群から選択した金属により構成されている、請
求項1〜3,5〜7の何れかに記載のサーミスタ素子。
8. The first and second electrodes are formed of Cr, Ni, Ag,
An electrode layer made of a metal selected from the group consisting of Pd, Pt, Ti, Al and an alloy containing any of these, wherein the bump is selected from the group consisting of Au, Sn and an alloy containing any of these. Thermistor element according to claim 1, wherein the thermistor element is made of a metal.
JP9321560A 1997-04-04 1997-11-21 Thermistor Pending JPH10335114A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9321560A JPH10335114A (en) 1997-04-04 1997-11-21 Thermistor
DE19814388A DE19814388B4 (en) 1997-04-04 1998-03-31 Thermistor elements with elevations for surface mounting
KR1019980011948A KR100286214B1 (en) 1997-04-04 1998-04-04 Thermistor elements with bumps for surface mounting

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-86963 1997-04-04
JP8696397 1997-04-04
JP9321560A JPH10335114A (en) 1997-04-04 1997-11-21 Thermistor

Publications (1)

Publication Number Publication Date
JPH10335114A true JPH10335114A (en) 1998-12-18

Family

ID=26428044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9321560A Pending JPH10335114A (en) 1997-04-04 1997-11-21 Thermistor

Country Status (3)

Country Link
JP (1) JPH10335114A (en)
KR (1) KR100286214B1 (en)
DE (1) DE19814388B4 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239205A (en) * 2008-03-28 2009-10-15 Tdk Corp Electronic component
JP2014524154A (en) * 2011-07-29 2014-09-18 エプコス アクチエンゲゼルシャフト Electronic device manufacturing method and electronic device
WO2018216455A1 (en) * 2017-05-23 2018-11-29 パナソニックIpマネジメント株式会社 Metal plate resistor and method for manufacturing same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19851869B4 (en) * 1998-11-10 2007-08-02 Epcos Ag Thermistor temperature sensor
DE10045195B4 (en) * 1999-09-22 2008-04-10 Epcos Ag Thermistor and method for its production
DE10042636C1 (en) 2000-08-30 2002-04-11 Epcos Ag Electrical component and method for its production
DE102011014967B4 (en) * 2011-03-24 2015-04-16 Epcos Ag Electrical multilayer component
DE102012101606A1 (en) * 2011-10-28 2013-05-02 Epcos Ag ESD protection device and device with an ESD protection device and an LED
DE102012013036B4 (en) * 2012-06-29 2015-04-02 Isabellenhütte Heusler Gmbh & Co. Kg Resistance, in particular low-impedance current measuring resistor, and coating method for this purpose

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3766511A (en) * 1972-12-26 1973-10-16 Gen Electric Thermistors
JPS6048201U (en) * 1983-09-09 1985-04-04 ティーディーケイ株式会社 Positive characteristic thermistor device
IT1199770B (en) * 1986-12-16 1988-12-30 Ausimont Spa EPOXY RESINS OBTAINED BY CORETICULATION OF FLUORINATED EPOXY PREPOLYMERS AND NON-FLUORINATED EPOXY PREPOLYMERS
DE4022845A1 (en) * 1990-07-18 1992-01-23 Schott Glaswerke TEMPERATURE SENSOR OR SENSOR ARRANGEMENT MADE OF GLASS CERAMIC AND CONTACTING FILM RESISTORS
JP2833242B2 (en) * 1991-03-12 1998-12-09 株式会社村田製作所 NTC thermistor element
JPH0629704A (en) * 1992-07-07 1994-02-04 Toshiba Corp Micro wave integrated circuit device
CH688169A5 (en) * 1994-01-13 1997-05-30 Rmt Reinhardt Microtech Ag Electrical resistance layer.

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239205A (en) * 2008-03-28 2009-10-15 Tdk Corp Electronic component
JP2014524154A (en) * 2011-07-29 2014-09-18 エプコス アクチエンゲゼルシャフト Electronic device manufacturing method and electronic device
US9230719B2 (en) 2011-07-29 2016-01-05 Epcos Ag Method for producing an electrical component, and electrical component
WO2018216455A1 (en) * 2017-05-23 2018-11-29 パナソニックIpマネジメント株式会社 Metal plate resistor and method for manufacturing same
CN110520942A (en) * 2017-05-23 2019-11-29 松下知识产权经营株式会社 Metal plate resistance device and its manufacturing method
US20200075200A1 (en) * 2017-05-23 2020-03-05 Panasonic Intellectual Property Management Co., Ltd. Metal plate resistor and method for manufacturing same
US10763017B2 (en) 2017-05-23 2020-09-01 Panasonic Intellectual Property Management Co., Ltd. Metal plate resistor and method for manufacturing same
CN110520942B (en) * 2017-05-23 2021-08-10 松下知识产权经营株式会社 Metal plate resistor and manufacturing method thereof

Also Published As

Publication number Publication date
DE19814388A1 (en) 1998-10-08
KR19980081088A (en) 1998-11-25
DE19814388B4 (en) 2006-05-11
KR100286214B1 (en) 2001-04-16

Similar Documents

Publication Publication Date Title
JPH10261507A (en) Thermistor element
JP3376971B2 (en) Ceramic electronic components
JPH0774450A (en) Electronic circuit device
JP2000223359A (en) Ceramic electronic component
JP3780399B2 (en) Ceramic electronic components
JPH10335114A (en) Thermistor
JP3929675B2 (en) Piezoelectric vibrator
JP2000195753A (en) Stacked ceramic capacitor
US11443897B2 (en) Electronic component
JPH1140460A (en) Laminate ceramic electronic component
JP2001102893A (en) Chip electronic component and packaging structure therefor
JP2000106322A (en) Laminated ceramic capacitor
JP2003124773A (en) Chip type piezoelectric resonance component
JP2001351801A (en) Chip resistor
JP3175503B2 (en) Chip type piezoelectric resonance component
JPH11251186A (en) Stacked ceramic capacitor
JP2005340699A (en) Surface mounting electronic component, packaging structure and method of electronic component
JPH11340005A (en) Chip type electronic component
JPH0546258Y2 (en)
WO2024111494A1 (en) Thin-plate thermistor and thin-plate thermistor-mounted piezoelectric vibration device
JP4172290B2 (en) THERMISTOR ELEMENT AND MANUFACTURING METHOD THEREOF
JP2003068505A (en) Chip resistor and method for manufacturing the same
WO2024075404A1 (en) Chip-type electronic component
WO2024111495A1 (en) Thin-plate thermistor and thin-plate thermistor-mounted piezoelectric vibration device
JPS63226016A (en) Chip type electronic component