JP2005340699A - Surface mounting electronic component, packaging structure and method of electronic component - Google Patents

Surface mounting electronic component, packaging structure and method of electronic component Download PDF

Info

Publication number
JP2005340699A
JP2005340699A JP2004160652A JP2004160652A JP2005340699A JP 2005340699 A JP2005340699 A JP 2005340699A JP 2004160652 A JP2004160652 A JP 2004160652A JP 2004160652 A JP2004160652 A JP 2004160652A JP 2005340699 A JP2005340699 A JP 2005340699A
Authority
JP
Japan
Prior art keywords
electronic component
electrode
electrode layer
solder
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004160652A
Other languages
Japanese (ja)
Inventor
Atsushi Ueno
淳士 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2004160652A priority Critical patent/JP2005340699A/en
Publication of JP2005340699A publication Critical patent/JP2005340699A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Thermistors And Varistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a surface mounting electronic component in which the electronic component element is not cracked easily even when a mounting substrate is bent after packaging, and high precision mounting can be ensured by self-alignment effect due to surface tension of molten solder at the time of reflow soldering. <P>SOLUTION: In the surface mounting electronic component, first and second terminal electrodes 5 and 6 are formed to cover the end faces 2a and 2b of an electronic component element 2 wherein the terminal electrode 5, 6 consists of a first electrode layer 5a, 6a exhibiting relatively low solder wettability, a second electrode layer 5b, 6b formed of a conductive material exhibiting excellent heat resistance on the first electrode layer 5a, 6a only above the end face 2a, 2b, a third electrode layer 5c, 6c formed of a metal material causing solder leaching formed to cover the second electrode layer 5b, 6b and extend to the side face of the electronic component element, and a fourth electrode layer 5d, 6d formed of a metal material exhibiting relatively good solder wettability. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、端面に端子電極が形成されている表面実装型電子部品に関し、より詳細には、リフロー半田付け法などにより効率良く実装することが可能とされている表面実装型電子部品、該電子部品の実装方法及び実装構造に関する。   The present invention relates to a surface-mounted electronic component having terminal electrodes formed on end faces, and more specifically, a surface-mounted electronic component that can be efficiently mounted by a reflow soldering method, the electronic The present invention relates to a component mounting method and a mounting structure.

従来、プリント回路基板などの実装基板上に電子部品を実装するに際し、リフロー半田付け法が広く用いられている。リフロー半田付け法により実装される電子部品は、通常、電子部品素体の外表面に端子電極を形成してなる表面実装型の電子部品として構成されている。   Conventionally, when mounting electronic components on a mounting board such as a printed circuit board, a reflow soldering method has been widely used. An electronic component mounted by the reflow soldering method is usually configured as a surface mount type electronic component formed by forming a terminal electrode on the outer surface of an electronic component element body.

このような表面実装型電子部品の一例が、例えば下記の特許文献1に開示されている。図11は、特許文献1に記載のチップ型正特性サーミスタを示す正面断面図である。チップ型正特性サーミスタ101では、サーミスタ素体102の端面102a,102bに、それぞれ、第1,第2の端子電極103,104が形成されている。ここでは、第1,第2の端子電極103,104は、それぞれ、サーミスタ素体102の端面102a,102bを覆い、かつサーミスタ素体の側面に至る電極被り部を有する第1の電極層103a,104aを有する。第1の電極層103a,104aは、CrもしくはCr合金より形成されている。   An example of such a surface-mounted electronic component is disclosed in Patent Document 1 below, for example. FIG. 11 is a front sectional view showing the chip-type positive temperature coefficient thermistor described in Patent Document 1. In the chip type positive temperature coefficient thermistor 101, first and second terminal electrodes 103 and 104 are formed on end faces 102 a and 102 b of the thermistor body 102, respectively. Here, the first and second terminal electrodes 103 and 104 respectively cover the end faces 102a and 102b of the thermistor body 102 and have first electrode layers 103a and 103a having electrode cover portions that reach the side surfaces of the thermistor body. 104a. The first electrode layers 103a and 104a are made of Cr or a Cr alloy.

そして、第1の電極層103a,104aを覆うように、NiまたはNi合金からなる第2の電極層103b,104bが形成されており、第2の電極層103b,104bを覆うように、Agからなる第3の電極層103c,104cが形成されている。さらに、第3の電極層103c,104cを覆うように、半田付け性に優れたSnからなるめっき膜103d,104dが形成されている。   Then, second electrode layers 103b and 104b made of Ni or Ni alloy are formed so as to cover the first electrode layers 103a and 104a, and from Ag so as to cover the second electrode layers 103b and 104b. Third electrode layers 103c and 104c are formed. Further, plating films 103d and 104d made of Sn having excellent solderability are formed so as to cover the third electrode layers 103c and 104c.

上記第1〜第3の電極層103a〜103c,104a〜104c及びSnめっき膜103d,104dは、いずれも、電子部品素体102の端面102a,102b上に位置している端面部と、端面部から、電子部品素体102の側面に至るように延ばされている電極被り部とを有するように構成されている。   The first to third electrode layers 103a to 103c, 104a to 104c and the Sn plating films 103d and 104d are both end surface portions and end surface portions located on the end surfaces 102a and 102b of the electronic component body 102. To an electrode covering portion that extends so as to reach the side surface of the electronic component element body 102.

他方、下記の特許文献2には、図12に示す電子部品111が形成されている。電子部品111は、セラミックスからなる電子部品素体112を有する。電子部品素体112の端面112a,112b上に、第1,第2の端子電極113,114が形成されている。端子電極113は、内側からCrからなる第1の電極層113a、Niからなる第2の電極層113b、Agからなる第3の電極層113c及びSnからなる第4の電極層113dを有する。第1〜第4の電極層113a〜113dは、いずれも、電子部品素体112の端面112a上にのみ位置しており、側面に至っている電極被り部を有しない。第2の端子電極114も、第1の端子電極113と同様に構成されている。
特開2002−203703号公報 特開平5−29176号公報
On the other hand, in the following Patent Document 2, an electronic component 111 shown in FIG. 12 is formed. The electronic component 111 has an electronic component body 112 made of ceramics. First and second terminal electrodes 113 and 114 are formed on end surfaces 112 a and 112 b of the electronic component element body 112. The terminal electrode 113 includes, from the inside, a first electrode layer 113a made of Cr, a second electrode layer 113b made of Ni, a third electrode layer 113c made of Ag, and a fourth electrode layer 113d made of Sn. Each of the first to fourth electrode layers 113a to 113d is located only on the end surface 112a of the electronic component element body 112, and does not have an electrode covering portion reaching the side surface. The second terminal electrode 114 is configured in the same manner as the first terminal electrode 113.
JP 2002-203703 A Japanese Patent Laid-Open No. 5-29176

特許文献1に記載の電子部品101では、端子電極103,104が、上記第1〜第4の電極層113a〜113c,114a〜114c及びSnめっき膜113d,114dを積層した構造を有するため、プリント回路基板に、例えば、リフロー半田付け法などにより実装した場合に、半田の弾きが少なく、チップ型正特性サーミスタ101を確実にプリント回路基板に実装することができるとされている。   In the electronic component 101 described in Patent Document 1, the terminal electrodes 103 and 104 have a structure in which the first to fourth electrode layers 113a to 113c and 114a to 114c and the Sn plating films 113d and 114d are stacked. For example, when mounted on a circuit board by a reflow soldering method or the like, it is said that the chip-type positive temperature coefficient thermistor 101 can be reliably mounted on a printed circuit board with less solder repelling.

しかしながら、電子部品101を、半田を用いてプリント回路基板に実装した場合、半田は、端子電極103,104の端面部だけでなく、上記電極被り部にも付着する。そのため、回路基板が例えば電子部品素体102の中央において上方に突出するように撓んだ場合、基板の撓みによる応力が上記半田を介して電子部品素体102に加わり、電子部品素体102にクラックが生じることがあった。すなわち、電子部品101を実装基板に実装した構造において、電子部品101の撓み強度が十分でないという問題があった。   However, when the electronic component 101 is mounted on a printed circuit board using solder, the solder adheres not only to the end face portions of the terminal electrodes 103 and 104 but also to the electrode cover portion. Therefore, for example, when the circuit board is bent so as to protrude upward at the center of the electronic component element body 102, stress due to the bending of the substrate is applied to the electronic component element body 102 through the solder, and the electronic component element body 102 is Cracks sometimes occurred. That is, in the structure in which the electronic component 101 is mounted on the mounting substrate, there is a problem that the bending strength of the electronic component 101 is not sufficient.

特に、自動車に搭載される電子部品では、品質規格により、耐撓み性が大きなことが強く要求されており、特許文献1に記載の構造においては、このような要求を満たすことは困難であった。   In particular, electronic parts mounted on automobiles are strongly required to have a large bending resistance according to quality standards. In the structure described in Patent Document 1, it is difficult to satisfy such requirements. .

他方、特許文献2に記載の電子部品111では、電子部品素体112の端面112a,112b上にのみ端子電極113,114が位置している。すなわち、電子部品素体112の側面に端子電極113,114が至っていない。従って、プリント回路基板などに溶融半田を用いて実装した場合、半田は電子部品素体112の端面112a,112b上においてのみ端子電極113,114に付着する。従って、電子部品素体112の側面部分において半田が付着し難いため、プリント回路基板が撓んだとしても、該撓みによるストレスが電子部品素体112にあまり大きく加わらない。そのため、電子部品素体112のクラックを抑制することができる。   On the other hand, in the electronic component 111 described in Patent Document 2, the terminal electrodes 113 and 114 are located only on the end surfaces 112 a and 112 b of the electronic component element body 112. That is, the terminal electrodes 113 and 114 do not reach the side surface of the electronic component body 112. Therefore, when mounted on a printed circuit board or the like using molten solder, the solder adheres to the terminal electrodes 113 and 114 only on the end surfaces 112a and 112b of the electronic component element body 112. Therefore, since it is difficult for solder to adhere to the side surface portion of the electronic component element body 112, even if the printed circuit board is bent, stress due to the bending is not applied to the electronic component element body 112 so much. Therefore, cracks in the electronic component body 112 can be suppressed.

しかしながら、電子部品111を、リフロー半田付け法によりプリント回路基板に実装した場合、セルフアライメント効果を十分に得ることができないという問題があった。これを、図13を参照して説明する。図13(a)及び(b)は、上記電子部品111をリフロー半田付け法により半田付けする工程を模式的に示す各平面図である。リフロー半田付け法により電子部品111を、実装基板121上に設けられた電極ランド122,123に実装する。この場合、予め、電極ランド122,123の上面には、半田層124,125が形成されている。そして、電子部品111が、電極ランド122,123上において若干ずれた位置に配置されたとしても、加熱により半田層124,125が溶融されると、溶融半田の表面張力により、電子部品111が溶融半田の中心側に寄せられる。すなわち、図13(b)に示すように、電子部品111が、電極ランド122,123の中心側に寄せられる。   However, when the electronic component 111 is mounted on a printed circuit board by the reflow soldering method, there is a problem that the self-alignment effect cannot be sufficiently obtained. This will be described with reference to FIG. FIGS. 13A and 13B are plan views schematically showing a process of soldering the electronic component 111 by a reflow soldering method. The electronic component 111 is mounted on the electrode lands 122 and 123 provided on the mounting substrate 121 by a reflow soldering method. In this case, solder layers 124 and 125 are formed on the upper surfaces of the electrode lands 122 and 123 in advance. Even if the electronic component 111 is disposed at a slightly shifted position on the electrode lands 122 and 123, when the solder layers 124 and 125 are melted by heating, the electronic component 111 is melted by the surface tension of the molten solder. Close to the center of the solder. That is, as shown in FIG. 13B, the electronic component 111 is brought closer to the center side of the electrode lands 122 and 123.

しかしながら、電子部品111では、図13(b)に矢印Aで示す位置に端子電極が存在しないため、すなわち電子部品素体112の側面部分に至る電極被り部が存在しないため、溶融半田が電子部品素体112の側面に付着しない。そのため、上記溶融半田の表面張力による電子部品素子111を引き寄せる力が十分でなく、図13(b)に示すように、電極ランド122,123の幅方向中央まで確実に電子部品素子111を引き寄せることができなかった。すなわち、溶融半田の表面張力によるセルフアライメント効果を利用して、電子部品111を正確に位置決めすることができなかった。   However, in the electronic component 111, since the terminal electrode does not exist at the position indicated by the arrow A in FIG. 13B, that is, there is no electrode covering portion that reaches the side surface portion of the electronic component body 112, the molten solder is used in the electronic component. It does not adhere to the side surface of the element body 112. Therefore, the force for attracting the electronic component element 111 due to the surface tension of the molten solder is not sufficient, and the electronic component element 111 is surely attracted to the center in the width direction of the electrode lands 122 and 123 as shown in FIG. I could not. That is, the electronic component 111 could not be accurately positioned using the self-alignment effect due to the surface tension of the molten solder.

本発明の目的は、上述した従来技術の欠点を解消し、実装基板側の撓み等により応力が加わった場合であっても、電子部品素体や接合部分におけるクラックが生じ難いだけでなく、リフロー半田付け法により表面実装するに際し、溶融半田の表面張力を利用したセルフアライメント効果により電子部品を確実にかつ高精度に実装することを可能とする表面実装型電子部品、並びに該表面実装型電子部品を用いた電子部品の実装構造及び実装方法を提供することにある。   The object of the present invention is to solve the above-mentioned drawbacks of the prior art, and not only is it difficult to cause cracks in the electronic component body and the joint part even when stress is applied due to bending on the mounting substrate side, etc. A surface-mounted electronic component capable of reliably and highly accurately mounting an electronic component by a self-alignment effect using the surface tension of molten solder when surface-mounted by a soldering method, and the surface-mounted electronic component It is an object to provide a mounting structure and mounting method for an electronic component using the above.

本発明に係る表面実装型電子部品は、少なくとも1つの端面と、前記端面に連なる少なくとも1つの側面とを有する電子部品素体と、前記電子部品素体の前記端面に設けられた端子電極とを備え、前記端子電極が、電子部品素体の端面を覆うように形成されており、かつ相対的に半田濡れ性が低い第1の電極層と、前記電子部品素体の端面上においてのみ前記第1の電極層上に積層されており、かつ第1の電極層に比べて耐熱性に優れた導電性材料からなる第2の電極層と、前記第2の電極層を覆うように、かつ前記電子部品素体の側面に至るように形成されており、半田喰われを生じる金属材料からなる第3の電極層と、前記第3の電極層を被覆するように形成されており、かつ第1の電極層に比べて相対的に半田濡れ性が良好な金属材料からなる第4の電極層とを備えることを特徴とする。   A surface-mount electronic component according to the present invention includes an electronic component element body having at least one end surface and at least one side surface connected to the end surface, and a terminal electrode provided on the end surface of the electronic component element body. The terminal electrode is formed so as to cover an end surface of the electronic component element body, and has a relatively low solder wettability, and the first electrode layer only on the end surface of the electronic component element body. A second electrode layer made of a conductive material that is laminated on the first electrode layer and has a heat resistance superior to that of the first electrode layer; and the second electrode layer so as to cover the second electrode layer; The first electrode layer is formed so as to reach the side surface of the electronic component body, and is formed so as to cover the third electrode layer made of a metal material that causes solder erosion, and the third electrode layer. Metal material with relatively good solder wettability compared to other electrode layers Characterized in that it comprises a Ranaru fourth electrode layer.

本発明に係る表面実装型電子部品のある特定の局面では、前記電子部品素体が、対向し合う第1,第2の端面と、第1,第2の端面とを結ぶ複数の側面とを有し、第1,第2の端面に、それぞれ、第1,第2の端子電極が形成されている。   In a specific aspect of the surface mount electronic component according to the present invention, the electronic component body includes first and second end surfaces facing each other and a plurality of side surfaces connecting the first and second end surfaces. And first and second terminal electrodes are formed on the first and second end faces, respectively.

本発明に係る表面実装型電子部品の他の特定の局面では、前記第1,第2の端面に形成された第1,第2の端子電極に電気的に接続される第1,第2の内部電極が電子部品素体内に形成されている。   In another specific aspect of the surface mount electronic component according to the present invention, the first and second terminals electrically connected to the first and second terminal electrodes formed on the first and second end faces are provided. Internal electrodes are formed in the electronic component body.

本発明に係る表面実装型電子部品のさらに限定的な局面では、前記第1の内部電極と、前記第2の内部電極とが、電子部品素体層を介して重なり合うように配置されている。   In a more limited aspect of the surface mount electronic component according to the present invention, the first internal electrode and the second internal electrode are arranged so as to overlap with each other through an electronic component body layer.

本発明に係る表面実装型電子部品では、好ましくは、前記第2の電極層がNiもしくはNi合金からなり、前記第3の電極層がAgもしくはAg合金からなる。   In the surface mount electronic component according to the present invention, preferably, the second electrode layer is made of Ni or a Ni alloy, and the third electrode layer is made of Ag or an Ag alloy.

また、本発明に係る表面実装型電子部品では、より好ましくは、前記第1の電極層がCrもしくはCr合金からなり、前記第4の電極層がSnからなる。   In the surface mount electronic component according to the present invention, more preferably, the first electrode layer is made of Cr or a Cr alloy, and the fourth electrode layer is made of Sn.

本発明に係る電子部品の実装構造は、実装基板と、実装基板上にリフロー半田付け法により実装されており、本発明に従って構成された表面実装型電子部品とを備えることを特徴とする。   An electronic component mounting structure according to the present invention includes a mounting substrate and a surface-mounting electronic component mounted on the mounting substrate by a reflow soldering method and configured according to the present invention.

本発明に係る電子部品の実装方法は、電極ランドが表面に形成された実装基板を用意する工程と、前記実装基板の電極ランド上に半田層を形成する工程と、本発明に従って構成された表面実装型電子部品を、前記端子電極が前記電極ランド上の半田層上に位置するように配置する工程と、加熱により、前記半田層を溶融し、リフロー半田付け法により前記表面実装型電子部品を前記基板上の電極ランドに接合する工程とを備えることを特徴とする。   An electronic component mounting method according to the present invention includes a step of preparing a mounting substrate on which electrode lands are formed, a step of forming a solder layer on the electrode land of the mounting substrate, and a surface configured according to the present invention. The mounting type electronic component is disposed so that the terminal electrode is positioned on the solder layer on the electrode land, and the solder layer is melted by heating, and the surface mounting type electronic component is formed by a reflow soldering method. And a step of bonding to an electrode land on the substrate.

本発明に係る表面実装型電子部品では、端子電極が第1〜第4の電極層を積層した構造を有し、半田濡れ性が低い第1の電極層上に、電子部品素体の端面上においてのみ第1の電極層上に積層されており、かつ耐熱性に優れた導電性材料からなる第2の電極層が形成されており、第2の電極層を覆うように、かつ電子部品素体の側面に至るように、半田喰われを生じる金属材料からなる第3の電極層が形成されており、第3の電極層を被覆するように、相対的に半田濡れ性が良好な金属材料からなる第4の電極層が形成されている。   In the surface-mount type electronic component according to the present invention, the terminal electrode has a structure in which the first to fourth electrode layers are laminated, on the first electrode layer having low solder wettability, on the end surface of the electronic component element body Is formed on the first electrode layer, and the second electrode layer made of a conductive material having excellent heat resistance is formed, and covers the second electrode layer and the electronic component element. A third electrode layer made of a metal material that causes solder erosion is formed so as to reach the side of the body, and a metal material having relatively good solder wettability so as to cover the third electrode layer The 4th electrode layer which consists of is formed.

従って、上記第2の電極層は、電子部品素体の側面に至っておらず、電極被り部を有していないため、溶融半田により本発明の表面実装型電子部品を実装基板上に実装した場合、第3の電極層及び第4の電極層が半田に喰われ、電子部品素体の側面では、第1の電極層または電子部品素体の側面が露出することとなる。第1の電極層または電子部品素体の側面には、半田が付着し難いため、半田は端子電極の端面部においてのみ付着して電子部品が接合されることになる。よって、実装基板が撓んだ際に電子部品素体に加わる応力が抑制され、表面実装型電子部品の実装後の撓み強度を高めることができる。   Therefore, since the second electrode layer does not reach the side surface of the electronic component element body and does not have an electrode covering portion, when the surface mount type electronic component of the present invention is mounted on a mounting substrate by molten solder The third electrode layer and the fourth electrode layer are eaten by the solder, and the first electrode layer or the side surface of the electronic component element body is exposed on the side surface of the electronic component element body. Since it is difficult for solder to adhere to the side surface of the first electrode layer or the electronic component element body, the solder adheres only at the end surface portion of the terminal electrode, and the electronic component is joined. Therefore, the stress applied to the electronic component body when the mounting substrate is bent is suppressed, and the bending strength after mounting the surface-mounted electronic component can be increased.

また、上記溶融半田を用いた実装に際しては、半田が溶融した直後には、溶融半田の表面張力によるセルフアライメント効果を期待することができる。すなわち、本発明の電子部品では、第3,第4の電極層が、電子部品素体の側面に至るように形成されているため、半田が溶融した直後には第3,第4の電極層の電極被り部が存在するので、溶融半田が上記電子部品素体の側面側に回り込んで付着する。従って、溶融半田の表面張力により表面実装型電子部品が、実装基板の電極ランドの中心側に確実にかつ容易に引き寄せられる。よって、表面実装型電子部品を、リフロー半田付け法を用いて高精度に実装することが可能となる。なお、電子部品が引き寄せられた後には、半田喰われが進行し、上述したように、側面部分では、第1の電極層または電子部品素体の側面が露出することとなる。   In mounting using the molten solder, a self-alignment effect due to the surface tension of the molten solder can be expected immediately after the solder is melted. That is, in the electronic component of the present invention, since the third and fourth electrode layers are formed so as to reach the side surface of the electronic component element body, the third and fourth electrode layers immediately after the solder is melted. Therefore, the molten solder wraps around and adheres to the side surface of the electronic component element body. Accordingly, the surface-mounted electronic component is reliably and easily pulled toward the center side of the electrode land of the mounting board by the surface tension of the molten solder. Therefore, it becomes possible to mount the surface mount type electronic component with high accuracy by using the reflow soldering method. In addition, after the electronic component is attracted, the solder erosion proceeds, and as described above, the first electrode layer or the side surface of the electronic component element body is exposed at the side surface portion.

すなわち、本発明は、上記耐熱性に優れた導電性材料からなる第2の電極層が、電子部品素体の端面上にのみ位置しており、半田喰われを生じる金属材料からなる第3の電極層及び半田濡れ性が良好な金属材料からなる第4の電極層が電子部品素体の側面に至る部分を有するため、上記のように実装後の撓み強度の向上と、セルフアライメント効果による表面実装型電子部品の実装精度の向上を両立することを可能としたことに特徴を有する。   That is, according to the present invention, the second electrode layer made of the conductive material having excellent heat resistance is located only on the end face of the electronic component body, and the third electrode made of a metal material that causes solder erosion. Since the electrode layer and the fourth electrode layer made of a metal material having good solder wettability have a portion reaching the side surface of the electronic component element body, the surface is improved by the flexural strength after mounting and has a self-alignment effect as described above. It is characterized in that it is possible to simultaneously improve the mounting accuracy of the mounting type electronic component.

電子部品素体が、対向し合う第1,第2の端面と、第1,第2の端面とを結ぶ複数の側面とを有し、第1,第2の端面に、それぞれ、第1,第2の端子電極が形成されている場合には、本発明に従って、対向し合う第1,第2の端子電極を有する表面実装型電子部品を提供することができ、第1,第2の端面を結ぶ方向と直交する方向に力が作用するように実装基板が撓んだ場合であっても、本発明に従って、表面実装型電子部品におけるクラックの発生を効果的に抑制することができるとともに、溶融半田を用いた表面実装に際し、セルフアライメント効果により、対応する電極ランドの中央に向かって電子部品を確実に引き寄せることができる。   The electronic component element body has first and second end faces facing each other and a plurality of side faces connecting the first and second end faces, and the first and second end faces respectively have first and second end faces. When the second terminal electrode is formed, according to the present invention, it is possible to provide a surface-mount type electronic component having the first and second terminal electrodes facing each other, and the first and second end faces. Even when the mounting substrate is bent so that a force acts in a direction perpendicular to the direction connecting the two, according to the present invention, it is possible to effectively suppress the occurrence of cracks in the surface-mounted electronic component, In surface mounting using molten solder, the electronic component can be reliably pulled toward the center of the corresponding electrode land due to the self-alignment effect.

第1,第2の端面に形成された第1,第2の端子電極に電気的に接続される第1,第2の内部電極が電子部品素体内に形成されている場合には、本発明に従って、実装後の撓み強度が高められておりかつセルフアライメント効果による実装精度を高めることが可能とされた、内部電極を有する表面実装型電子部品を提供することができる。   When the first and second internal electrodes electrically connected to the first and second terminal electrodes formed on the first and second end faces are formed in the electronic component body, the present invention Accordingly, it is possible to provide a surface-mount type electronic component having an internal electrode that has an increased flexural strength after mounting and can improve mounting accuracy due to a self-alignment effect.

第1の内部電極と、第2の内部電極とが、電子部品素体層を介して重なり合うように配置されている場合には、本発明に従って、積層型の表面実装型電子部品を提供することができる。   In the case where the first internal electrode and the second internal electrode are arranged so as to overlap with each other through the electronic component body layer, according to the present invention, a stacked surface mount electronic component is provided. Can do.

第2の電極層がNiもしくはNi合金からなり、第3の電極層がAgもしくはAg合金からなる場合には、NiもしくはNi合金表面に半田が付着するが、該第2の電極層が電子部品素体の側面に至っていないため、最終的に実装後の表面実装型電子部品の撓み強度を効果的に高めることができる。また、第3の電極層がAgもしくはAg合金からなる場合には、半田喰われが生じるが、該第3の電極層が電子部品素体の側面にも至っているため、セルフアライメント効果により、表面実装型電子部品をより一層確実に電極ランドの中心側に引き寄せることができ、実装精度を効果的に高めることができる。   When the second electrode layer is made of Ni or a Ni alloy and the third electrode layer is made of Ag or an Ag alloy, solder adheres to the Ni or Ni alloy surface, but the second electrode layer is an electronic component. Since it does not reach the side surface of the element body, it is possible to effectively increase the flexural strength of the surface-mounted electronic component after mounting. Further, when the third electrode layer is made of Ag or an Ag alloy, solder erosion occurs. However, since the third electrode layer reaches the side surface of the electronic component body, the self-alignment effect The mounted electronic component can be more reliably pulled toward the center side of the electrode land, and the mounting accuracy can be effectively increased.

第1の電極層がCrもしくはCr合金からなり、第4の電極層がSnからなる場合には、CrもしくはCr合金からなる第1の電極層には、半田が付着し難く、従って、電子部品素体の側面において、第3,第4の電極層が半田喰われを生じ、第1の電極層が露出したとしても、最終的に半田が側面部分に付着し難くなるため、実装後の表面実装型電子部品の撓み強度を効果的に高めることができ、かつ第4の電極層はSnからなるため、セルフアライメント効果により、溶融半田の表面張力によって表面実装型電子部品がより一層確実に正しい実装位置に引き寄せられることになる。   When the first electrode layer is made of Cr or a Cr alloy and the fourth electrode layer is made of Sn, the solder hardly adheres to the first electrode layer made of Cr or the Cr alloy, and thus the electronic component Even if the third and fourth electrode layers are eroded by solder on the side surface of the element body and the first electrode layer is exposed, the solder will hardly adhere to the side surface portion. Since the flexural strength of the mounted electronic component can be effectively increased and the fourth electrode layer is made of Sn, the surface-mounted electronic component is more surely correct by the surface tension of the molten solder due to the self-alignment effect. It will be drawn to the mounting position.

本発明に係る電子部品の実装構造では、実装基板上に、リフロー半田付け法により本発明に従って構成された表面実装型電子部品が実装されているため、該実装構造では、実装基板が撓んだとしても、表面実装型電子部品においてクラックが入り難く、またリフロー半田付け法により実装された際に、表面実装型電子部品が正しい位置に高精度に実装されている。   In the mounting structure of the electronic component according to the present invention, the surface mounting type electronic component configured according to the present invention is mounted on the mounting substrate by the reflow soldering method. Therefore, in the mounting structure, the mounting substrate is bent. However, it is difficult for cracks to occur in the surface-mounted electronic component, and when mounted by the reflow soldering method, the surface-mounted electronic component is mounted with high accuracy at the correct position.

本発明に係る表面実装型電子部品の実装方法では、電極ランドが表面に形成された実装基板の電極ランド上に半田層を形成し、本発明に従って構成された表面実装型電子部品を、端子電極が電極ランド上の半田層上に位置するように配置し、加熱すればよく、それによって半田層が溶融され、溶融半田の表面張力により、表面実装型電子部品が電極ランド上の正しい実装位置に引き寄せられる。従って、実装精度を効果的に高めることが可能とされている。   In the mounting method of the surface mount electronic component according to the present invention, a solder layer is formed on the electrode land of the mounting substrate on which the electrode land is formed, and the surface mount electronic component configured according to the present invention is connected to the terminal electrode. Is placed on the solder layer on the electrode land and heated, so that the solder layer is melted and the surface tension of the molten solder is brought to the correct mounting position on the electrode land by the surface tension of the molten solder. Gravitate. Therefore, it is possible to effectively improve the mounting accuracy.

しかも、実装後には、電子部品素体の側面側において半田が接合していないため、実装後の表面実装型電子部品の撓み強度を高めることができ、実装基板が撓んだ場合であっても、電子部品素体におけるクラックの発生を効果的に抑制することが可能となる。   In addition, after mounting, solder is not bonded to the side surface of the electronic component body, so that the flexural strength of the surface-mounted electronic component after mounting can be increased, and even when the mounting substrate is bent. The occurrence of cracks in the electronic component body can be effectively suppressed.

以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。   Hereinafter, the present invention will be clarified by describing specific embodiments of the present invention with reference to the drawings.

図1(a)及び(b)は、本発明の第1の実施形態に係る表面実装型電子部品としてのチップ型負特性サーミスタを示す斜視図であり、図1(b)は、その正面断面図である。   FIGS. 1A and 1B are perspective views showing a chip-type negative characteristic thermistor as a surface-mount electronic component according to the first embodiment of the present invention, and FIG. FIG.

積層型の負特性サーミスタ1は、電子部品素体としてのサーミスタ素体2を有する。サーミスタ素体2は、負の抵抗温度特性を有する半導体セラミックスからなるセラミック焼結体を用いて構成されている。   The laminated negative characteristic thermistor 1 has a thermistor element body 2 as an electronic component element body. The thermistor body 2 is configured using a ceramic sintered body made of semiconductor ceramics having negative resistance temperature characteristics.

サーミスタ素体2は、直方体状の形状を有し、対向し合う第1,第2の端面2a,2bを有する。第1,第2の端面2a,2bを結ぶように、上面2c、下面2d及び一対の側面2e(他方の側面は図示されず)を有する。なお、電子部品素体は、端面に連なる少なくとも1つの側面を有しておればよく、従って、例えば、円筒体であってもよい。   The thermistor body 2 has a rectangular parallelepiped shape and has first and second end faces 2a and 2b facing each other. It has an upper surface 2c, a lower surface 2d, and a pair of side surfaces 2e (the other side surface is not shown) so as to connect the first and second end surfaces 2a, 2b. Note that the electronic component element body only needs to have at least one side surface continuous with the end surface, and thus may be, for example, a cylindrical body.

サーミスタ素体2内には、第1の内部電極3a,3bと、第2の内部電極4a,4bとがセラミック層を介して重なり合うように配置されている。第1の内部電極3a,3bは、第1の端面2aに引き出されており、第2の内部電極4a,4bは、第2の端面2bに引き出されている。   In the thermistor body 2, the first internal electrodes 3a and 3b and the second internal electrodes 4a and 4b are arranged so as to overlap each other with a ceramic layer interposed therebetween. The first inner electrodes 3a and 3b are drawn out to the first end face 2a, and the second inner electrodes 4a and 4b are drawn out to the second end face 2b.

すなわち、サーミスタ素体2は、公知の積層セラミック電子部品の製造方法に従って製造され得る。例えば、負の抵抗温度特性を有するセラミックスを主体とするマザーのセラミックグリーンシート上に、内部電極パターンをAg−Pdペーストなどの導電ペーストのスクリーン印刷により形成し、内部電極パターンが印刷されたマザーのセラミックグリーンシートを複数枚積層し、厚み方向に加圧した後切断することにより、個々の負特性サーミスタ単位の積層体を得ることができる。この積層体を焼成することにより、サーミスタ素体2を得ることができる。   That is, the thermistor body 2 can be manufactured according to a known method for manufacturing a multilayer ceramic electronic component. For example, an internal electrode pattern is formed by screen printing of a conductive paste such as an Ag-Pd paste on a mother ceramic green sheet mainly composed of ceramics having negative resistance temperature characteristics, and the mother electrode on which the internal electrode pattern is printed is formed. A plurality of ceramic green sheets are laminated, pressed in the thickness direction, and then cut to obtain a laminate of individual negative characteristic thermistor units. The thermistor body 2 can be obtained by firing this laminate.

負特性サーミスタ1では、上記サーミスタ素体2の端面2a,2bを覆うように、第1,第2の端子電極5,6が形成されている。第1の端子電極5は、内側から第1〜第4の電極層5a〜5dをこの順序で積層した構造を有する。同様に、第2の端子電極6は、内側から第1の電極層6a〜第4の電極層6dをこの順序で積層した構造を有する。   In the negative characteristic thermistor 1, first and second terminal electrodes 5 and 6 are formed so as to cover the end faces 2 a and 2 b of the thermistor body 2. The first terminal electrode 5 has a structure in which first to fourth electrode layers 5a to 5d are stacked in this order from the inside. Similarly, the second terminal electrode 6 has a structure in which a first electrode layer 6a to a fourth electrode layer 6d are stacked in this order from the inside.

第1の電極層5a,6aは、端面2a,2b上に位置する端面部と、上面2c、下面2d及び一対の側面2eに至っている電極被り部とを有する。第1の電極層5a,6aは、本実施形態では、Crをスパッタリングすることにより形成されている。   The first electrode layers 5a and 6a have end surface portions located on the end surfaces 2a and 2b, and electrode cover portions reaching the upper surface 2c, the lower surface 2d, and the pair of side surfaces 2e. In the present embodiment, the first electrode layers 5a and 6a are formed by sputtering Cr.

もっとも、第1の電極層5a,6aは、Cr合金により形成されていてもよく、さらに、CrもしくはCr合金以外の相対的に半田濡れ性が低い導電性材料により構成されていてもよい。なお、相対的に半田濡れ性が低いとは、後述する第4の電極層5d,6dに比べて半田濡れ性が低いことを意味する。   However, the first electrode layers 5a and 6a may be made of a Cr alloy, and may be made of a conductive material having relatively low solder wettability other than Cr or Cr alloy. The relatively low solder wettability means that the solder wettability is lower than that of fourth electrode layers 5d and 6d described later.

また、第1の電極層5a,6aは、スパッタリング以外の薄膜形成法により形成されていてもよく、また導電ペーストの塗布・焼き付けにより形成されていてもよい。   The first electrode layers 5a and 6a may be formed by a thin film forming method other than sputtering, or may be formed by applying and baking a conductive paste.

第2の電極層5b,6bは、本実施形態では、Niをスパッタリングすることにより形成されている。第2の電極層5b,6bは、Ni合金により形成されていてもよく、NiまたはNi合金以外の第1の電極層に比べて耐熱性に優れている導電性材料により構成されていてもよい。第2の電極層5b,6bの形成方法についても、スパッタリング以外の他の乾式薄膜形成方法や導電ペーストの塗布・焼き付けなどの適宜の方法を用いることができる。   In the present embodiment, the second electrode layers 5b and 6b are formed by sputtering Ni. The second electrode layers 5b and 6b may be made of a Ni alloy, or may be made of a conductive material that is superior in heat resistance compared to the first electrode layer other than Ni or Ni alloy. . As for the method of forming the second electrode layers 5b and 6b, other methods such as a dry thin film forming method other than sputtering, and application / baking of a conductive paste can be used.

第2の電極層5b,6bは、図1(b)から明らかなように、端面2a,2b上に位置している部分においてのみ形成されている。すなわち、第2の電極層5b,6bは、セラミック素体2の上面2c、下面2d及び一対の側面2eに至る電極被り部を有しないように形成されている。   As is apparent from FIG. 1B, the second electrode layers 5b and 6b are formed only at portions located on the end faces 2a and 2b. That is, the second electrode layers 5b and 6b are formed so as not to have electrode cover portions that reach the upper surface 2c, the lower surface 2d, and the pair of side surfaces 2e of the ceramic body 2.

第2の電極層5b,6bを覆うように、かつ電極被り部を有するように、第3の電極層5c,6cが形成されている。第3の電極層5c,6cは、本実施形態では、Agをスパッタリングすることにより形成されている。もっとも、第3の電極層5c,6cは、半田喰われを生じる適宜の金属により構成され、Agの他Ag合金、Cu、Cu合金などから構成され得る。   Third electrode layers 5c and 6c are formed so as to cover second electrode layers 5b and 6b and to have electrode cover portions. In the present embodiment, the third electrode layers 5c and 6c are formed by sputtering Ag. However, the third electrode layers 5c and 6c are made of an appropriate metal that causes solder erosion, and may be made of Ag alloy, Cu, Cu alloy, or the like.

第3の電極層5c,6cについても、他の薄膜形成方法または導電ペーストの塗布・焼き付けにより形成されてもよい。   The third electrode layers 5c and 6c may also be formed by other thin film forming methods or conductive paste application / baking.

第4の電極層5d,6dは、本実施形態では、Snを湿式めっきすることにより形成されている。もっとも、第4の電極層5d,6dは、Sn合金により形成されていてもよく、SnまたはSn合金以外の第1の電極層5a,6aに比べて相対的に半田濡れ性が良好な適宜の金属により構成されていてもよい。   In the present embodiment, the fourth electrode layers 5d and 6d are formed by wet plating Sn. However, the fourth electrode layers 5d and 6d may be formed of an Sn alloy, and have an appropriate solder wettability as compared with the first electrode layers 5a and 6a other than Sn or Sn alloy. You may be comprised with the metal.

なお、サーミスタ素体2に、上記端子電極5,6を形成する方法は特に限定されないが、図2〜図5を参照して、電極形成方法の一例を説明する。   Although the method for forming the terminal electrodes 5 and 6 on the thermistor body 2 is not particularly limited, an example of the electrode forming method will be described with reference to FIGS.

サーミスタ素体2を用意した後、図2に示す保持治具21に、複数のサーミスタ素体2を挿入する。保持治具21は、平板状の部材からなり、マトリックス状に設けられた複数の貫通孔22を有する。各貫通孔22は、サーミスタ素体2を挿入した場合、サーミスタ素体2を保持し得る大きさとされている。そのため、保持治具21の貫通孔22の内周面は、ゴムなどの弾性材料で構成されている。貫通孔22に、サーミスタ素体2を圧入し、図3に示すようにサーミスタ素体2を保持治具21に保持する。この状態で、まずCrをスパッタリングすることにより、図3の左上に円Y1で略図的に正面断面図で示すように、サーミスタ素体2の端面2aを覆うように、第1の電極層5aを形成する。なお、保持治具21を上下逆転し、反対側の端面2b側に、同様にして第1の電極層6a(図1参照)を形成する。   After the thermistor element body 2 is prepared, a plurality of thermistor element bodies 2 are inserted into the holding jig 21 shown in FIG. The holding jig 21 is made of a flat plate member and has a plurality of through holes 22 provided in a matrix shape. Each through hole 22 has a size capable of holding the thermistor element body 2 when the thermistor element body 2 is inserted. Therefore, the inner peripheral surface of the through hole 22 of the holding jig 21 is made of an elastic material such as rubber. The thermistor element body 2 is press-fitted into the through hole 22, and the thermistor element body 2 is held by the holding jig 21 as shown in FIG. 3. In this state, first by sputtering Cr, the first electrode layer 5a is formed so as to cover the end face 2a of the thermistor body 2 as schematically shown in a front sectional view by a circle Y1 in the upper left of FIG. Form. In addition, the holding jig 21 is turned upside down, and the first electrode layer 6a (see FIG. 1) is similarly formed on the opposite end face 2b side.

次に、図3に示されている状態から、サーミスタ素体2を下方に移動し、サーミスタ素体2の端面2a側が保持治具21の上面21aから突出している突出高さを小さくする。この状態で、第2の電極層5bを、Niを乾式めっきすることにより形成する。上記のように、突出高さを小さくすることにより、端面2a上にのみ第2の電極層5bを形成することができる。第2の端面2b側の第2の電極層6bも、同様にして形成することができる。すなわち、サーミスタ素体2の保持治具21の下面21bからの突出高さを小さくした状態で乾式めっきすることにより、第2の電極層6bを形成することができる。   Next, the thermistor element body 2 is moved downward from the state shown in FIG. 3, and the protruding height at which the end surface 2 a side of the thermistor element body 2 protrudes from the upper surface 21 a of the holding jig 21 is reduced. In this state, the second electrode layer 5b is formed by dry plating of Ni. As described above, the second electrode layer 5b can be formed only on the end face 2a by reducing the protruding height. The second electrode layer 6b on the second end face 2b side can also be formed in the same manner. That is, the second electrode layer 6b can be formed by performing dry plating in a state where the protruding height of the thermistor body 2 from the lower surface 21b of the holding jig 21 is reduced.

第3の電極層5c,6cの形成に際しては、サーミスタ素体2の保持治具21からの突出高さを図3に示した状態に戻し、乾式めっきを行えばよい。このようにして、図5に示すように、第1〜第3の電極層5a〜5cが形成される。   In forming the third electrode layers 5c and 6c, the protruding height of the thermistor element 2 from the holding jig 21 may be returned to the state shown in FIG. 3 and dry plating may be performed. Thus, as shown in FIG. 5, the 1st-3rd electrode layers 5a-5c are formed.

なお、Snめっき膜の形成は、電解めっき、無電解めっきなどの湿式めっきにより行われるため、適宜のめっき槽に第3の電極層5c,6cまでが形成された構造を投入し、湿式めっきすればよい。   Since the formation of the Sn plating film is performed by wet plating such as electrolytic plating and electroless plating, a structure in which the third electrode layers 5c and 6c are formed is put in an appropriate plating tank and wet plating is performed. That's fine.

本実施形態の負特性サーミスタ1の特徴は、端子電極5,6において、第1〜第4の電極層5a〜5d,6a〜6dが上記のような材料で形成されており、かつ第2の電極層5b,6bが電極被り部を有せず、セラミック素体2の端面2a,2b上に位置している部分にのみ形成されていることにある。このような構成を有するため、負特性サーミスタ1では、前述した実装後の撓み強度の向上及びセルフアライメント効果による実装精度の向上の双方を果たすことができる。これを、図6(a),(b)及び図7(a),(b)を参照して説明する。   The negative characteristic thermistor 1 of the present embodiment is characterized in that, in the terminal electrodes 5 and 6, the first to fourth electrode layers 5a to 5d and 6a to 6d are formed of the above materials, and the second The electrode layers 5b and 6b do not have electrode cover portions but are formed only on portions located on the end faces 2a and 2b of the ceramic body 2. Since it has such a configuration, the negative characteristic thermistor 1 can achieve both the improvement of the bending strength after mounting and the improvement of the mounting accuracy due to the self-alignment effect. This will be described with reference to FIGS. 6A and 6B and FIGS. 7A and 7B.

図6(a)及び図7(a)は、上記実施形態の負特性サーミスタ1を実装基板11上にリフロー半田付け法により実装する際の初期状態を説明するための正面断面図である。実装基板11の上面には、第1,第2の電極ランド12,13が形成されている。電極ランド12,13上に、半田層14,15が積層されている。そして、この半田層14,15上に、負特性サーミスタ1の端子電極5,6が位置するように負特性サーミスタ1が実装基板11上に載置される。この状態で加熱することにより、半田層14,15及び端子電極5,6の第4の電極層5d,6dが溶融する。第4の電極層5d,6dはサーミスタ素体2の側面に至っているため、溶融半田はサーミスタ素体2の側面上の第4の電極層部分にも付着する。従って、溶融半田の表面張力により、負特性サーミスタ1は、電極ランド12,13の中央側に速やかに引き寄せられる。すなわち、図6(b)に示すように、電極ランド12,13の中央にほぼ負特性サーミスタ1の端子電極5,6が位置するように負特性サーミスタ1が移動される。このセルフアライメント効果により、リフロー半田付け法による半田に際しての負特性サーミスタ1の実装精度を効果的に高めることができる。   FIGS. 6A and 7A are front sectional views for explaining an initial state when the negative characteristic thermistor 1 of the above embodiment is mounted on the mounting substrate 11 by the reflow soldering method. First and second electrode lands 12 and 13 are formed on the upper surface of the mounting substrate 11. Solder layers 14 and 15 are laminated on the electrode lands 12 and 13. Then, the negative characteristic thermistor 1 is placed on the mounting substrate 11 so that the terminal electrodes 5 and 6 of the negative characteristic thermistor 1 are positioned on the solder layers 14 and 15. By heating in this state, the solder layers 14 and 15 and the fourth electrode layers 5d and 6d of the terminal electrodes 5 and 6 are melted. Since the fourth electrode layers 5 d and 6 d reach the side surface of the thermistor body 2, the molten solder also adheres to the fourth electrode layer portion on the side surface of the thermistor body 2. Therefore, the negative characteristic thermistor 1 is quickly drawn toward the center of the electrode lands 12 and 13 due to the surface tension of the molten solder. That is, as shown in FIG. 6B, the negative characteristic thermistor 1 is moved so that the terminal electrodes 5 and 6 of the negative characteristic thermistor 1 are positioned approximately in the center of the electrode lands 12 and 13. Due to this self-alignment effect, the mounting accuracy of the negative characteristic thermistor 1 during soldering by the reflow soldering method can be effectively increased.

また、上記半田付けに際しての加熱に際し、半田層14,15が溶融し、さらにAgからなる第3の電極層5c,6cも溶融する。その結果、上記のように負特性サーミスタ1がセルフアライメント効果により移動された後、第3の電極層5c,6cの半田喰われが進行する。そのため、図7(b)に模式的正面断面図で示すように、サーミスタ素体2の側面2e上に位置している部分において、第3の電極層5c,6c、第4の電極層5d,6dが半田喰われにより消失し、第1の電極層5a,6aが露出することとなる。他方、第1の電極層5a,6aは半田濡れ性が良好でない。そのため、溶融半田14,15は、サーミスタ素体2の側面2e上の第1の電極層5a,6aの電極被り部には付着せず、端面2a,2b上の端子電極部分にのみ付着することとなる。   Further, during the heating during the soldering, the solder layers 14 and 15 are melted, and the third electrode layers 5c and 6c made of Ag are also melted. As a result, after the negative characteristic thermistor 1 is moved by the self-alignment effect as described above, the soldering of the third electrode layers 5c and 6c proceeds. Therefore, as shown in a schematic front cross-sectional view in FIG. 7B, in the portion located on the side surface 2e of the thermistor body 2, the third electrode layers 5c and 6c, the fourth electrode layer 5d, 6d disappears due to solder erosion, and the first electrode layers 5a and 6a are exposed. On the other hand, the first electrode layers 5a and 6a do not have good solder wettability. Therefore, the molten solders 14 and 15 do not adhere to the electrode cover portions of the first electrode layers 5a and 6a on the side surface 2e of the thermistor body 2 but only to the terminal electrode portions on the end surfaces 2a and 2b. It becomes.

よって、溶融半田が固化した後には、図7(b)に示す実装構造のように、半田14,15が、端面2a,2b上の端子電極部分と電極ランド12,13とを接合している。なお、図8は、図7(b)の矢印X方向から見た部分切欠端面図である。図7(b)及び図8から明らかなように、端子電極5のサーミスタ素体2の端面上に位置している部分に半田14が付着し、かつ半田14は端子電極5が設けられている部分よりも幅方向外側に延びているものの、サーミスタ素体2の側面には付着していない。   Therefore, after the molten solder is solidified, the solders 14 and 15 join the terminal electrode portions on the end faces 2a and 2b and the electrode lands 12 and 13 as in the mounting structure shown in FIG. . FIG. 8 is a partially cut end view seen from the direction of arrow X in FIG. As apparent from FIGS. 7B and 8, the solder 14 adheres to the portion of the terminal electrode 5 located on the end face of the thermistor body 2, and the solder 14 is provided with the terminal electrode 5. Although extending outward in the width direction from the portion, it does not adhere to the side surface of the thermistor body 2.

従って、実装基板11が撓んだとしても、撓みによるストレスは、サーミスタ素体2の端面2a,2bの外側における半田14,15による接合部から加わるだけであるため、言い換えれば、サーミスタ素体2の側面部分から上記ストレスが加わり難いため、サーミスタ素体2のクラックは生じ難い。よって、実装後の負特性サーミスタ1の撓み強度を高めることが可能となる。   Therefore, even if the mounting substrate 11 is bent, the stress due to the bending is only applied from the joint portions by the solders 14 and 15 outside the end faces 2a and 2b of the thermistor element body 2. In other words, the thermistor element body 2 Therefore, the thermistor body 2 is unlikely to crack. Therefore, it is possible to increase the bending strength of the negative characteristic thermistor 1 after mounting.

次に、具体的な実験例につき説明する。   Next, specific experimental examples will be described.

上記実施形態に従って、負特性サーミスタを作製し、リフロー半田付け法により実装基板に実装し、しかる後、実装基板を第1,第2の端子電極間で上方に突出するように撓ませた。なお、使用した負特性サーミスタ1では、サーミスタ素体2はMn−Ni系セラミックスを用いて構成し、その寸法は縦2mm×横1.2mm×厚み0.9mmとした。また、第1〜第4の電極層の厚みは、それぞれ、第1の電極層5a,6a:0.03μm〜0.10μm、第2の電極層5b,6b:0.2μm〜1.0μm、第3の電極層5c,6c:0.2μm〜0.6μm及び第4の電極層5d,6d:1μm〜6μmとした。また、端子電極5,6が、セラミック素体2の上面2c、下面2d及び一対の側面2eに至る電極被り部の寸法は0.30±0.20mmとした。この場合、実装基板の撓ませ方を種々異ならせ、本実施形態の負特性サーミスタにおいてサーミスタ素体にクラックが生じるか否かを観察し、クラックが生じるに至った実装基板の撓み量を撓み強度とした。結果を図9に示す。   According to the above embodiment, a negative characteristic thermistor was manufactured and mounted on a mounting board by a reflow soldering method, and then the mounting board was bent so as to protrude upward between the first and second terminal electrodes. In the negative characteristic thermistor 1 used, the thermistor body 2 was made of Mn—Ni ceramics, and the dimensions were 2 mm long × 1.2 mm wide × 0.9 mm thick. The thicknesses of the first to fourth electrode layers are as follows: first electrode layers 5a, 6a: 0.03 μm to 0.10 μm, second electrode layers 5b, 6b: 0.2 μm to 1.0 μm, The third electrode layers 5c and 6c were 0.2 μm to 0.6 μm and the fourth electrode layers 5d and 6d were 1 μm to 6 μm. Further, the dimension of the electrode covering portion where the terminal electrodes 5 and 6 reach the upper surface 2c, the lower surface 2d and the pair of side surfaces 2e of the ceramic body 2 was 0.30 ± 0.20 mm. In this case, the method of bending the mounting board is varied, and the negative thermistor of this embodiment observes whether or not a crack occurs in the thermistor body, and determines the amount of bending of the mounting board that caused the crack to be the bending strength. It was. The results are shown in FIG.

また、比較のために、第2の電極層5b,6bが電極被り部を有するように形成されたことを除いては、上記実施形態の負特性サーミスタ1と同様にして比較例の負特性サーミスタを作製し、同様にして評価した。結果を図9に示す。   For comparison, the negative characteristic thermistor of the comparative example is the same as the negative characteristic thermistor 1 of the above embodiment except that the second electrode layers 5b and 6b are formed to have electrode cover portions. Were prepared and evaluated in the same manner. The results are shown in FIG.

図9では、10個の負特性サーミスタ1の撓み強度の平均値、最大値及び最小値と、比較例の負特性サーミスタの撓み強度の平均値、最大値及び最小値が示されている。   In FIG. 9, the average value, maximum value, and minimum value of the bending strength of ten negative characteristic thermistors 1 and the average value, maximum value, and minimum value of the bending strength of the negative characteristic thermistor of the comparative example are shown.

図9から明らかなように、比較例に比べ、実施例の負特性サーミスタ1では、第2の電極層が、電極被り部を有しないため、撓み強度が効果的に高められていることがわかる。   As can be seen from FIG. 9, in the negative characteristic thermistor 1 of the example, the second electrode layer does not have an electrode covering portion, so that the bending strength is effectively increased as compared with the comparative example. .

図10は、本発明の上記実施形態の負特性サーミスタ1の変形例を示す正面断面図である。この変形例に係る負特性サーミスタ31では、第1の電極層5a,6aが、セラミック焼結体2の端面2a,2b上にのみ形成されており、電極被り部を有しない。すなわち、第2の電極層5b,6bと同様に、第1の電極層5a,6aは、このように電極被り部を有せず端面2a,2b上にのみ形成されていてもよい。この場合においても、リフロー半田付け法により、第3,第4の電極層5c,6c,5d,6dの半田喰われが生じたとしても、サーミスタ素体2の側面部分には最終的には半田が付着し難い。従って、上記実施形態の場合と同様に、側面への半田の付着を防止し、撓み強度の向上を図ることができる。   FIG. 10 is a front sectional view showing a modified example of the negative characteristic thermistor 1 according to the embodiment of the present invention. In the negative characteristic thermistor 31 according to this modification, the first electrode layers 5a and 6a are formed only on the end faces 2a and 2b of the ceramic sintered body 2, and do not have electrode cover portions. That is, like the second electrode layers 5b and 6b, the first electrode layers 5a and 6a may be formed only on the end surfaces 2a and 2b without having an electrode covering portion. Even in this case, even if the third and fourth electrode layers 5c, 6c, 5d, and 6d are eroded by the reflow soldering method, the side surface portion of the thermistor body 2 is finally soldered. Is difficult to adhere. Therefore, as in the case of the above-described embodiment, it is possible to prevent the solder from adhering to the side surface and improve the flexural strength.

なお、上記実施形態では、積層型の負特性サーミスタにつき説明したが、本発明は、積層型の正特性サーミスタ、積層型のセラミックコンデンサなどの様々な積層セラミック電子部品に適用することができる。さらに、積層型のセラミック電子部品だけでなく、内部電極を有しないセラミック電子部品にも本発明を適用することができる。例えば、図11に示した従来の電子部品と同様に、内部電極を有しないセラミック素体の端面に端子電極が形成されている構造にも本発明を適用することができる。   Although the multilayer negative characteristic thermistor has been described in the above embodiment, the present invention can be applied to various multilayer ceramic electronic components such as a multilayer positive characteristic thermistor and a multilayer ceramic capacitor. Furthermore, the present invention can be applied not only to multilayer ceramic electronic components but also to ceramic electronic components that do not have internal electrodes. For example, the present invention can be applied to a structure in which a terminal electrode is formed on an end face of a ceramic body that does not have an internal electrode as in the conventional electronic component shown in FIG.

(a)及び(b)は、本発明の一実施形態に係る電子部品としての負特性サーミスタを示す斜視図及び正面断面図。(A) And (b) is the perspective view and front sectional drawing which show the negative characteristic thermistor as an electronic component which concerns on one Embodiment of this invention. 図1に示した負特性サーミスタのサーミスタ素体に電極を形成する工程を説明するための斜視図。The perspective view for demonstrating the process of forming an electrode in the thermistor body of the negative characteristic thermistor shown in FIG. 図1に示した実施形態の負特性サーミスタのサーミスタ素体の端面に第1の電極層を形成する工程を説明するための斜視図。The perspective view for demonstrating the process of forming a 1st electrode layer in the end surface of the thermistor body of the negative characteristic thermistor of embodiment shown in FIG. 図1に示した実施形態の負特性サーミスタのサーミスタ素体の端面に第2の電極層を形成する工程を説明するための斜視図。The perspective view for demonstrating the process of forming a 2nd electrode layer in the end surface of the thermistor body of the negative characteristic thermistor of embodiment shown in FIG. 図1に示した実施形態の負特性サーミスタのサーミスタ素体の端面に第3の電極層を形成した状態を説明するための略図的部分断面図。FIG. 4 is a schematic partial cross-sectional view for explaining a state in which a third electrode layer is formed on the end face of the thermistor element body of the negative characteristic thermistor of the embodiment shown in FIG. 1. (a)及び(b)は、図1に示した実施形態の負特性サーミスタにおけるセルフアライメント効果による実装精度の向上を説明するための各模式的平面図。(A) And (b) is each typical top view for demonstrating the improvement of the mounting precision by the self-alignment effect in the negative characteristic thermistor of embodiment shown in FIG. (a)及び(b)は、図1に示した実施形態の負特性サーミスタを実装する際の初期状態と、実装後の状態を示す各正面断面図。(A) And (b) is each front sectional drawing which shows the initial state at the time of mounting the negative characteristic thermistor of embodiment shown in FIG. 1, and the state after mounting. 図7(b)のX方向から見た部分切欠端面図。The partial notch end view seen from the X direction of FIG.7 (b). 本発明の実施例及び比較例の負特性サーミスタの撓み強度を測定した結果を示す図。The figure which shows the result of having measured the bending strength of the negative characteristic thermistor of the Example and comparative example of this invention. 本発明の一実施形態の負特性サーミスタの変形例を示す正面断面図。The front sectional view showing the modification of the negative characteristic thermistor of one embodiment of the present invention. 従来の電子部品の一例を示す正面断面図。Front sectional drawing which shows an example of the conventional electronic component. 従来の電子部品の他の例を示す正面断面図。Front sectional drawing which shows the other example of the conventional electronic component. (a)及び(b)は、図12に示した従来の電子部品において、セルフアライメント効果による実装精度の向上が図れない状態を示す各模式的平面図。(A) And (b) is each typical top view which shows the state which cannot improve the mounting precision by the self-alignment effect in the conventional electronic component shown in FIG.

符号の説明Explanation of symbols

1…負特性サーミスタ(電子部品)
2…サーミスタ素体
2a,2b…第1,第2の端面
2c…上面
2d…下面
2e…側面
3a,3b…第1の内部電極
4a,4b…第2の内部電極
5,6…第1,第2の端子電極
5a,6a…第1の電極層
5b,6b…第2の電極層
5c,6c…第3の電極層
5d,6d…第4の電極層
11…実装基板
12,13…電極ランド
14,15…半田層
21…保持治具
21a…上面
21b…下面
22…貫通孔
31…負特性サーミスタ
1. Negative thermistor (electronic component)
2 ... Thermistor body 2a, 2b ... First and second end faces 2c ... Upper surface 2d ... Lower surface 2e ... Side surface 3a, 3b ... First internal electrodes 4a, 4b ... Second internal electrodes 5, 6 ... First, 2nd terminal electrode 5a, 6a ... 1st electrode layer 5b, 6b ... 2nd electrode layer 5c, 6c ... 3rd electrode layer 5d, 6d ... 4th electrode layer 11 ... Mounting substrate 12, 13 ... Electrode Land 14, 15 ... Solder layer 21 ... Holding jig 21a ... Upper surface 21b ... Lower surface 22 ... Through hole 31 ... Negative characteristic thermistor

Claims (8)

少なくとも1つの端面と、前記端面に連なる少なくとも1つの側面とを有する電子部品素体と、
前記電子部品素体の前記端面に設けられた端子電極とを備え、
前記端子電極が、電子部品素体の端面を覆うように形成されており、かつ相対的に半田濡れ性が低い第1の電極層と、
前記電子部品素体の端面上においてのみ前記第1の電極層上に積層されており、かつ第1の電極層に比べて耐熱性に優れた導電性材料からなる第2の電極層と、
前記第2の電極層を覆うように、かつ前記電子部品素体の側面に至るように形成されており、半田喰われを生じる金属材料からなる第3の電極層と、
前記第3の電極層を被覆するように形成されており、かつ第1の電極層に比べて相対的に半田濡れ性が良好な金属材料からなる第4の電極層とを備えることを特徴とする、表面実装型電子部品。
An electronic component element body having at least one end surface and at least one side surface connected to the end surface;
A terminal electrode provided on the end face of the electronic component body,
The terminal electrode is formed so as to cover the end face of the electronic component body, and the first electrode layer having relatively low solder wettability;
A second electrode layer that is laminated on the first electrode layer only on the end face of the electronic component element body and is made of a conductive material superior in heat resistance compared to the first electrode layer;
A third electrode layer that is formed so as to cover the second electrode layer and to reach the side surface of the electronic component body, and is made of a metal material that causes solder erosion;
And a fourth electrode layer made of a metal material which is formed so as to cover the third electrode layer and has relatively good solder wettability as compared with the first electrode layer. Surface mount electronic components.
前記電子部品素体が、対向し合う第1,第2の端面と、第1,第2の端面とを結ぶ複数の側面とを有し、第1,第2の端面に、それぞれ、第1,第2の端子電極が形成されている、請求項1に記載の表面実装型電子部品。   The electronic component element body has first and second end faces facing each other and a plurality of side faces connecting the first and second end faces, and the first and second end faces each have a first side. The surface mount electronic component according to claim 1, wherein a second terminal electrode is formed. 前記第1,第2の端面に形成された第1,第2の端子電極に電気的に接続される第1,第2の内部電極が電子部品素体内に形成されている、請求項2に記載の表面実装型電子部品。   The first and second internal electrodes that are electrically connected to the first and second terminal electrodes formed on the first and second end faces are formed in the electronic component body. The surface mount electronic component as described. 前記第1の内部電極と、前記第2の内部電極とが、電子部品素体層を介して重なり合うように配置されている、請求項3に記載の表面実装型電子部品。   The surface-mount type electronic component according to claim 3, wherein the first internal electrode and the second internal electrode are arranged so as to overlap with each other through an electronic component element layer. 前記第2の電極層がNiもしくはNi合金からなり、前記第3の電極層がAgもしくはAg合金からなる、請求項1〜3のいずれか1項に記載の表面実装型電子部品。   The surface-mount type electronic component according to claim 1, wherein the second electrode layer is made of Ni or an Ni alloy, and the third electrode layer is made of Ag or an Ag alloy. 前記第1の電極層がCrもしくはCr合金からなり、前記第4の電極層がSnからなる、請求項5に記載の表面実装型電子部品。   The surface mount electronic component according to claim 5, wherein the first electrode layer is made of Cr or a Cr alloy, and the fourth electrode layer is made of Sn. 実装基板と、
前記実装基板上にリフロー半田付け法により実装された、請求項1〜6のいずれか1項に記載の表面実装型電子部品とを備える電子部品の実装構造。
A mounting board;
The mounting structure of an electronic component provided with the surface mounting type electronic component of any one of Claims 1-6 mounted by the reflow soldering method on the said mounting board | substrate.
電極ランドが表面に形成された実装基板を用意する工程と、
前記実装基板の電極ランド上に半田層を形成する工程と、
請求項1〜6のいずれか1項に記載の表面実装型電子部品を、前記端子電極が前記電極ランド上の半田層上に位置するように配置する工程と、
加熱により、前記半田層を溶融し、リフロー半田付け法により前記表面実装型電子部品を前記基板上の電極ランドに接合する工程とを備えることを特徴とする、表面実装型電子部品の実装方法。
Preparing a mounting substrate with electrode lands formed on the surface;
Forming a solder layer on the electrode land of the mounting substrate;
A step of disposing the surface mount electronic component according to any one of claims 1 to 6 so that the terminal electrode is positioned on a solder layer on the electrode land;
And a step of melting the solder layer by heating and bonding the surface-mounted electronic component to an electrode land on the substrate by a reflow soldering method.
JP2004160652A 2004-05-31 2004-05-31 Surface mounting electronic component, packaging structure and method of electronic component Pending JP2005340699A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004160652A JP2005340699A (en) 2004-05-31 2004-05-31 Surface mounting electronic component, packaging structure and method of electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004160652A JP2005340699A (en) 2004-05-31 2004-05-31 Surface mounting electronic component, packaging structure and method of electronic component

Publications (1)

Publication Number Publication Date
JP2005340699A true JP2005340699A (en) 2005-12-08

Family

ID=35493880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004160652A Pending JP2005340699A (en) 2004-05-31 2004-05-31 Surface mounting electronic component, packaging structure and method of electronic component

Country Status (1)

Country Link
JP (1) JP2005340699A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130147A (en) * 2007-11-26 2009-06-11 Shinko Electric Ind Co Ltd Electronic chip component, and mounting method for electronic chip component
JP2011091169A (en) * 2009-10-21 2011-05-06 Tdk Corp Electronic component and electronic equipment, and mounting structure for electronic component
JP2017522567A (en) * 2014-07-25 2017-08-10 エプコス アクチエンゲゼルシャフトEpcos Ag SENSOR ELEMENT, SENSOR DEVICE, AND SENSOR ELEMENT MANUFACTURING METHOD
US11346726B2 (en) 2014-07-25 2022-05-31 Epcos Ag Sensor element, sensor arrangement, and method for manufacturing a sensor element and a sensor arrangement
US11510351B2 (en) 2019-01-04 2022-11-22 Engent, Inc. Systems and methods for precision placement of components

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130147A (en) * 2007-11-26 2009-06-11 Shinko Electric Ind Co Ltd Electronic chip component, and mounting method for electronic chip component
JP2011091169A (en) * 2009-10-21 2011-05-06 Tdk Corp Electronic component and electronic equipment, and mounting structure for electronic component
JP2017522567A (en) * 2014-07-25 2017-08-10 エプコス アクチエンゲゼルシャフトEpcos Ag SENSOR ELEMENT, SENSOR DEVICE, AND SENSOR ELEMENT MANUFACTURING METHOD
US10861624B2 (en) 2014-07-25 2020-12-08 Epcos Ag Sensor element, sensor arrangement, and method for manufacturing a sensor element
US11346726B2 (en) 2014-07-25 2022-05-31 Epcos Ag Sensor element, sensor arrangement, and method for manufacturing a sensor element and a sensor arrangement
US11510351B2 (en) 2019-01-04 2022-11-22 Engent, Inc. Systems and methods for precision placement of components

Similar Documents

Publication Publication Date Title
CN112908693B (en) Chip-type electronic component
US10580577B2 (en) Multilayer ceramic electronic component and mounting structure thereof
US7735713B2 (en) Method for mounting chip component and circuit board
US9144166B2 (en) Electronic component
US20200176176A1 (en) Passive component and electronic device
KR100258677B1 (en) Thermistor elements
JP2019004080A (en) Electronic component, electronic device, and manufacturing method of electronic component
US10573459B2 (en) Multilayer ceramic electronic component and mounting structure thereof
CN109859948B (en) Ceramic electronic component
JP2000357624A (en) Multilayer ceramic electronic component
JP2005340699A (en) Surface mounting electronic component, packaging structure and method of electronic component
JP4222015B2 (en) Manufacturing method of electronic parts
JP4544896B2 (en) Electronic components
JP2004186602A (en) Electronic component
JP6984287B2 (en) Ceramic electronic components
TWI436389B (en) Electronic Parts
JP4715000B2 (en) Manufacturing method of chip-type electronic component
JP2006310618A (en) Ceramic electronic component and its manufacturing method
JPH05243074A (en) Chip-like electronic parts and method for forming terminal electrode thereof
JP2009130147A (en) Electronic chip component, and mounting method for electronic chip component
US20230073043A1 (en) Electronic component with metal terminal, connection structure, and method for manufacturing connection structure
KR101508838B1 (en) Multilayer ceramic device and mounsting structure with the same
JP3606215B2 (en) Attaching terminal plate members to electronic components
JP7471040B2 (en) Electronic Components
US20230245829A1 (en) Ceramic electronic component with carrier substrate, mounting structure of ceramic electronic component, and electronic component array