KR100285558B1 - 반도체패키지제조용몰드금형구조 - Google Patents

반도체패키지제조용몰드금형구조 Download PDF

Info

Publication number
KR100285558B1
KR100285558B1 KR1019980035554A KR19980035554A KR100285558B1 KR 100285558 B1 KR100285558 B1 KR 100285558B1 KR 1019980035554 A KR1019980035554 A KR 1019980035554A KR 19980035554 A KR19980035554 A KR 19980035554A KR 100285558 B1 KR100285558 B1 KR 100285558B1
Authority
KR
South Korea
Prior art keywords
mold
present
semiconductor package
strip material
compressive stress
Prior art date
Application number
KR1019980035554A
Other languages
English (en)
Other versions
KR20000015538A (ko
Inventor
문영엽
Original Assignee
마이클 디. 오브라이언
앰코테크놀로지코리아주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코테크놀로지코리아주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019980035554A priority Critical patent/KR100285558B1/ko
Publication of KR20000015538A publication Critical patent/KR20000015538A/ko
Application granted granted Critical
Publication of KR100285558B1 publication Critical patent/KR100285558B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 반도체패키지 제조용 몰드금형 구조에 관한 것으로,
종래 플라스틱재 스트립자재(2)의 표면 두께가 불균일함과 동시에 자재의 강도가 미약하여 특정부위에 집중적인 압력이 가해지면 자재가 압착스트레스를 받게 된다는 사실에 착안하여 이를 발명하게 된 것이다.
본 발명에서는 몰드금형(1)의 캐비티 주연부의 구조를 개량함으로써 몰드금형(1)의 클램프시 자재가 압착스트레스를 거의 받지 않도록 한 것이다.
따라서, 본 발명에 의하면 스트립자재의 압착스트레스를 예방할 수 있어 제품의 불량율 감소와 더불어 제품 신뢰도의 제고효과를 높일 수 있는 효과를 얻을 수 있는 것이다.

Description

반도체패키지 제조용 몰드금형 구조
본 발명은 반도체패키지 제조용 몰드금형 구조에 대한 것으로, 더욱 상세하게는 프라스틱판에 반도체회로를 구성한 스트립자재를 성형하는 몰드금형 구조의 개량에 관한 것이다.
일반적으로, 반도체칩이 실장된 반도체회로는 공기중에 오래 노출하게 되면 외부환경(외적인 힘, 부식, 열 등)으로 인하여 손상을 받게 되므로 반도체회로의 전기전인 특성을 보호하고 기계적인 안정성을 도모하기 위하여 컴파운드라는 합성수지를 이용하여 밀봉 처리하게 된다. 따라서 반도체회로가 실장된 스트립자재를 패키징하기 위한 장비로서 몰드금형(1)을 사용하게 되고 이 몰드금형(1)에 의해 다양한 패키징 형태를 갖는 반도체패키지가 성형 제조되게 된다.
그런데, 통상 반도체회로가 실장된 자재의 재질이 금속판(Cu)으로 구성된 리드프레임의 경우에는 몰드금형(1)에 의한 클램핑상에 큰 문제가 발생하지 않았었다. 그러나 최근에는 플라스틱재 스트립자재(2)를 사용한 P-BGA(Plastic Ball Grid Array)의 출현으로 종래 도 1,2의 구조와 같은 몰드금형(1)을 사용하여 금속재 리드프레임이 아닌 플라스틱재 스트립자재(2)를 클램핑하는데에는 상당한 어려움과 해결해야할 어려운 문제에 봉착하게 되었다.
플라스틱재 스트립자재(2)는 도 3의 예시에서 보는 바와 같이 자세히 보면 회로패턴(4)이 형성된 부분(B)과 그렇지 않은 부분(A; 회로패턴(4)이 형성되지 않은 부분)간에는 서로 상당한 높이 차를 보이고 있음이 본 출원인의 자재를 측정한 결과 밝혀졌다.
플라스틱재 스트립자재의 부위별 두께 측정 단위 : 밀(MIL)
자재번호 (B) 부분 (A) 부분 편차
S1 23.8 22.1 1.7
S2 23.1 21.5 1.6
S3 23.5 22.3 1.2
S4 23.5 21.1 2.4
S5 23.4 22.5 0.9
S6 23.7 22.4 1.3
S7 23.4 21.3 2.1
S8 23.6 22.1 1.5
S9 23.5 21.1 2.4
S10 23.4 22.3 1.1
그러나 상기와 같은 종래의 몰드금형(1) 구조에 있어서는 플라스틱재 스트립자재(2)를 클램핑하는 캐비티(3)의 주연 모서리부(5)가 예리한 각(약 80°)를 형성하고 있는 관계로 몰드금형(1)의 클램프압력(15∼20톤)이 가해지게 되면, 도 3의 예시와 같이 회로패턴(4)이 형성된 부분(B)과 회로패턴(4)이 형성되지 않은 부분(A)간의 두께편차로 인하여 회로패턴(4)이 형성된 부분(B)에 예리한 각을 갖는 모서리부(5)에 의해 집중하중(압착스트레스)을 받게 되면서 플라스틱재 스트립자재(2)에 균열이 발생하고 회로패턴(4)의 단선(Open)을 유발시키는 등 제품불량의 주요 원인이 되어 왔었다.
이에, 본 발명에서는 플라스틱재 스트립자재(2; 이하, ″스트립자재″ 라 함)의 표면 두께가 불균일함과 동시에 자재의 강도가 미약하여 특정부위에 집중적인 압력이 가해지면 자재가 압착스트레스를 받게 된다는 사실에 착안하여 이를 발명하게 된 것으로, 본 발명의 목적은 몰드금형(1)의 캐비티 주연부의 구조를 개량함으로써 몰드금형(1)의 클램프시 자재가 압착스트레스를 덜 받도록 하여 제품의 불량율을 줄이는데 있으며 나아가 고신뢰도의 제품을 제공할 수 있도록 한 것이다.
도 1은 종래 반도체패키지 제조용 몰드금형 구성도
도 2는 도 1의 ″A″ 부분 확대도
도 3은 회로패턴이 형성된 스트립자재(플라스틱자재)의 구성도(확대도)
도 4는 본 발명의 반도체패키지 제조용 몰드금형 구성도
도 5는 도 4의 ″B″ 부분 확대도
(도면의 주요부분에 대한 부호의 설명)
1 : 몰드금형 2 : 플라스틱재 스트립자재
3 : 캐비티 4 : 회로패턴
5 : 모서리부
A : 회로패턴(4)이 형성되지 않은 부분
B : 회로패턴(4)이 형성된 부분
상기와 같은 목적을 달성하기 위한 본 발명의 반도체패키지 제조용 몰드금형구조는 다음과 같은 특징을 제공한다.
다수의 캐비티(3)를 형성한 몰드금형(1)에 있어서,
상기 몰드금형(1)에 형성된 각 캐비티(3)의 주연 모서리부(5) 각도를 낮추어 완만한 경사도를 갖도록 함을 특징으로 한다.
따라서, 본 발명에 의하면 몰드금형(1)의 클램프시 자재가 압착스트레스를 받지않게 되므로 불량율 감소와 더불어 제품 신뢰도의 제고효과를 제공하게 되는 것이다.
(실시예)
이하, 본 발명을 첨부된 예시도면을 통해 보다 구체적으로 설명하면 다음과 같다.
도 3은 회로패턴(4)이 형성된 스트립자재(2)의 구성을 보인 확대도 이며, 도 4는 상기 스트립자재(2)에 가해지는 압착스트레스를 최소화 하는 구조를 갖는 본 발명의 반도체패키지 제조용 몰드금형 구성도이고, 도 5는 도 4의 ″B″ 부분 확대도를 나타낸다.
도시한 바와 같이, 본 발명의 몰드금형(1)은 몰드금형(1)에 형성된 각 캐비티(3)의 주연 모서리부(5) 각도를 최대한 낮추어 완만한 경사도를 이룰 수 있도록 함으로써 스트립자재(2)의 회로패턴(4)이 형성된 부분에 집중하중이 가해지지 않도록한 것이다. 이와 같이 캐비티(3)의 주연 모서리부(5)가 완만한 경사도를 갖도록 하기 위한 수단으로는 도 5의 예시와 같이 캐비티(3)의 주연 모서리부(5)를 가공하여 경사상의 단차를 형성할 수도 있고 경우에 따라서는 곡면을 형성할 수도 있을 것이다. 여기서 모서리부(5)의 단차경사 각도는 5∼15°를 유지하는 것이 바람직하며 특히 10.0°(±0.5°)정도의 각도를 유지할 경우에 단차진 모서리부(5)를 통해 자재에 가해지는 압력스트레스가 가장 적게 나타나는 것으로 본 출원인의 실험결과 확인할 수 있었다.
이와 같은 구성으로 이루어지는 본 발명의 작용을 설명하면, 도 4의 예시와 같이 몰드금형(1)에 회로패턴이 실장된 스트립자재(2)를 세팅하고 몰드금형(1; 상·하몰드금형 중 어느 일방의 금형을 동작시켜)을 클램핑하게 되면 스트립자재(2)에는 높은 클램핑압력(15∼20톤)이 가해지게 되는데 이때 특히 캐비티(3)의 주연 모서리부(5)에는 선접촉의 압력이 가해지지만 본 발명의 몰드금형 구조에서는 캐비티(3) 주연 모서리부(5)의 각도를 최대한 낮추어 주는 구성을 하고 있기 때문에 모서리부(5)와 스트립자재(2) 사이에는 선접촉이 아닌 면접촉이 이루어짐으로써 압력의 분산효과를 가져와 스트립자재(2)의 회로패턴(4)이 형성된 부분(B)에 가해지는 압착스트레스를 예방할 수 있게 되는 것이다.
이와 같이, 본 발명에 의하면 몰드금형(1)의 클램프시 자재가 압착스트레스를 받지않게 되므로 불량율 감소와 더불어 제품 신뢰도의 제고효과를 제공하게 되는 것이다.
이상에서 설명한 것은 본 발명에 의한 반도체패키지 제조용 몰드금형 구조를 설명하기 위한 하나의 실시예에 불과한 것이며, 본 발명은 상기한 실시예에 한정하지 않고 이하의 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (3)

  1. 복수의 캐비티를 갖는 몰드금형에 있어서,
    상기한 몰드금형(1)에 형성된 각 캐비티(3)의 주연 모서리부(5)에 저면과의 각도가 5~15˚범위의 경사부를 형성시킨 것을 특징으로 하는 몰드금형 구조.
  2. 제 1 항에 있어서, 상기한 경사부의 각도가 10˚±0.5˚의 범위인 몰딩금형 구조.
  3. 제 1 항 또는 제 2 항에 있어서, 상기한 경사부가 곡면의 경사 구배부로 형성되는 몰드금형 구조.
KR1019980035554A 1998-08-31 1998-08-31 반도체패키지제조용몰드금형구조 KR100285558B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980035554A KR100285558B1 (ko) 1998-08-31 1998-08-31 반도체패키지제조용몰드금형구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980035554A KR100285558B1 (ko) 1998-08-31 1998-08-31 반도체패키지제조용몰드금형구조

Publications (2)

Publication Number Publication Date
KR20000015538A KR20000015538A (ko) 2000-03-15
KR100285558B1 true KR100285558B1 (ko) 2001-04-02

Family

ID=19548914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980035554A KR100285558B1 (ko) 1998-08-31 1998-08-31 반도체패키지제조용몰드금형구조

Country Status (1)

Country Link
KR (1) KR100285558B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627327B2 (en) 2014-10-06 2017-04-18 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627327B2 (en) 2014-10-06 2017-04-18 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same

Also Published As

Publication number Publication date
KR20000015538A (ko) 2000-03-15

Similar Documents

Publication Publication Date Title
US6734571B2 (en) Semiconductor assembly encapsulation mold
US5118271A (en) Apparatus for encapsulating a semiconductor device
US7271036B2 (en) Leadframe alteration to direct compound flow into package
US6756660B2 (en) Lead frame for a semiconductor device and a semiconductor device incorporating the lead frame
US20040029318A1 (en) Semiconductor device having contact prevention spacer
KR100285558B1 (ko) 반도체패키지제조용몰드금형구조
US5083186A (en) Semiconductor device lead frame with rounded edges
US20020014693A1 (en) Molded array package for facilitating device singulation
US6316829B1 (en) Reinforced semiconductor package
US5349136A (en) Mold tool assembly
KR0151828B1 (ko) 패키지 성형장치
KR0129218Y1 (ko) 볼 그리드 어레이 반도체 패키지 성형용 트랜스터 금형구조
JPH03152964A (ja) 樹脂封止型半導体装置用リードフレーム
KR920006735B1 (ko) 반도체장치의 금속제 쉘
KR970000966B1 (ko) 집적회로 패키지의 몰딩방법 및 그 장치
JP3262823B2 (ja) リードフレームの樹脂モールド金型
JPH0364035A (ja) 半導体装置製造装置
JPH02103941A (ja) 半導体素子の樹脂封止方法およびこれに用いる真空式樹脂封止装置と長尺リードフレーム
JPS5921050A (ja) 半導体装置の製造方法
JPH04263459A (ja) 半導体装置の製造方法
KR970010675B1 (ko) 반도체 제조용 리드프레임 구조
JPH01268036A (ja) モールド金型
KR960000468Y1 (ko) 반도체 패키지용 리드프레임
KR100687067B1 (ko) 패키지 균열 방지용 더미 리드를 가지는 리드 프레임과그를 이용한 반도체 칩 패키지
KR100251865B1 (ko) 반도체 패키지 제조용 몰드금형

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070105

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee