KR100285215B1 - 보드간 데이터 송수신 방법 및 그 장치 - Google Patents

Abstract

개시된 내용은 16개 보드간의 데이터를 송수신하는 보드간 데이터 송수신 방법 및 그 장치에 관한 것이다.

본 발명은, 병렬 버스 라인과 콘트롤 신호 라인을 통해 16개의 보드를 연결하고, 상기 보드는 데이터 송신시 송신된 데이터가 자신의 ID와 일치 한 가를 인식하는 ID인식부와, 상기 인식한 결과 자신의 ID와 일치하면 그 다음부터 송신되는 데이터를 저장하는 송/수신메모리부와, 상기 데이터를 버퍼링하는 버퍼부와, 상기 버퍼링한 데이터를 송수신하는 송수신버퍼부와, 특정 클럭을 생성하는 클럭발생기와, 상기 각부의 제어를 담당하는 콘트롤부를 포함하는 것을 그 특징으로 한다.

이에 따라 병렬 버스 라인과 콘트롤 신호 라인에 16개의 보드가 멀티마스터 로 연결되어 어떤 보드로도 임의의 보드 또는 전체 보드로 데이터를 자유로이 송수신하는 효과가 제공된다.

Description

보드간 데이터 송수신 방법 및 그 장치

본 발명은 DPRAM과 병렬 버스(PB:PARALLEL BUS) 라인을 이용하여 보드간의 데이터를 송수신하는 데이터 송수신 방법 및 그 장치에 관한 것으로, 보다 상세하게는 병렬 버스 라인과 콘트롤 신호 라인을 통해 16개의 보드가 연결되어 어떤 보드로도 임의의 보드 또는 전체 보드로 데이터를 자유로이 송수신할 수 있도록 한 데이터 송수신 방법 및 그 장치에 관한 것이다.

종래의 PB 블록 구성도는 도 1에 도시되어 있다. 도 1에 도시된 바와 같이 1개의 마스터 보드(100)와, 16개의 슬레이브 보드(200∼215_N)가 8 라인의 PB를 통해 연결되어 있다.

바람직하게, 상기 마스터 보드(100)는 데이터를 저장하기 위한 송신메모리부(101), 수신메모리부(102)와, 데이터를 버퍼링하는버퍼부(103) 및 각 부의 제어를 담당하는 콘트롤부(104)를 포함하고 있다.

바람직하게, 상기 슬레이브 보드(200∼215_N)는 데이터를 저장하기 위한 송신메모리부(201), 수신메모리부(202)와, 데이터를 버퍼링하는 버퍼부(203) 및 각 부의 제어를 담당하는 콘트롤부(204)를 포함하고 있다.

이와 같이 구성된 종래의 PB 블록 구성도는, 먼저 도 1에 도시된 바와 같이 PB를 콘트롤하기 위해, 2MH_ZCLOCK, TRXENCK, SLAC, CNT_-CLR과 같은 신호들로 연결되어 있다. 이 신호들의 형태는 도 2에 도시된 바와 같다.

도 2에 도시된 TRXENCK는 8ms의 주기를 가지는 신호로 2ms 동안 로우(LOW)신호로 유지되고, 6ms 동안은 하이(HIGH)신호로 유지된다.

도 2에 도시된 CNT_-CLR은 2MH_ZCLOCK으로 분주되는 카운터를 클리어하기 위한 신호로서 32ms 주기를 가진다.

도 3은 종래의 마스터 보드와 슬레이브 보드간의 데이터 송수신을 위한 신호 파형도로서, 도 3에 도시된 바와 같이, 8ms 주기로 2ms 동안에 데이터의 송수신이 이루어 진다. 즉, 2ms 동안 마스터 보드(100)와, 다수의 슬레이브 보드(200∼215_N)간의 데이터 송수신이 이루어 지는데, 도 3에서와 같이 2ms를 16개의 보드로 나누어서 각 보드에 할당된 시간 동안에만 데이터를 송수신할 수 있도록 한다. 즉, 1개의 보드에 할당된 시간은 125μs가 된다.

여기서, 125μs는 다시 송신하는 시간과 수신하는 시간으로 나누어짐으로써, 송신, 수신 각각 62.5μs 동안에 이루어 진다.

또한 62.5μs 동안 16 바이트의 데이터를 송수신하게 되고, 여기서 1바이트를 송수신하는 시간은 3.9μs가 된다.

이때 송신의 의미는 슬레이브 보드(200∼215_N)가 마스터 보드(100)로 62.5μs 동안 16 바이트를 보내고, 수신은 마스터 보드(100)로부터 슬레이브 보드(200∼215_N)로 보내지는 것을 의미한다. 예를 들자면 도 3에 도시된 바와 같이 PB#0 인 보드가 자기에게 할당된 시간, 62.5μs 동안 자신의 데이터를 마스터 보드(100)로 송신한다.

또한 62.5μs 동안 16 바이트를 수신하는 데 이때 수신되는 데이터는 PB#0 로 보내지는 데이터일 수도 있고, 다른 보드로 보내지는 것일 수도 있다.

도 4를 참조하여 좀더 구체적으로 설명하자면, 도 4는 마스터 보드(100)에서 슬레이브 보드(200)로 데이터를 송수신하기 위한 도면으로서, PB#0 인 보드는 도 4에서와 같이, PB를 통해 송수신이 일어나지 않는 6ms 동안에 마스터 보드(100)로 보낼 16 바이트의 데이터를 송신메모리부(102)의 특정자리(PB번호에 따라 데이터를 쓰는 자리가 정헤져 있음)에 쓰게 되고, 쓰여진 데이터는 다음 2ms 동안에 PB#0 에 할당된 시간에 마스터 보드(100)로 송신되며, 상기 마스터 보드(100)로 송신된 데이터는 마스터 보드(100)의 수신메모리부(103)에 저장된다.

그리고 도 4의 마스터 보드(100)의 송신메모리부(102)에 표시한 첫 번째(0)바이트는 슬레이브의 PB#를 의미한다.

또한 도 4의 슬레이브 보드(200)의 송신메모리부(106)에 빗금친 부분은 PB#3 이기 때문에 송신할 16 바이트를 이 자리에 써 넣어준다.

또한 도 4의 슬레이브 보드(200)에 표시한 0×00 는 어드레스를 의미한다.

이와 반대로 마스터 보드(100)에서 16개의 슬레이브 보드(200∼215_N)로 데이터를 송신할 경우 도 4에서와 같이 마스터 보드(100)의 송신메모리부(102)에 저장된 데이터가 2ms 동안에 할당된 시간, 즉 62.5μs * 16의 시간 동안 최대 16 * 16 바이트의 데이터가 슬레이브 보드(200)로 송신되며, 이때의 데이터는 슬레이브 보드(200)의 수신메모리부(107)에 모두 저장된다.

그러나 전술한 종래 PB 구조는 잘 알려진 바와 같이, 최대 16개의 보드가 연결되어 마스터 보드에서 슬레이브 보드로 데이터를 송신하는 경우 8ms 동안 최소 16 바이트에서 최대 256 바이트만 송신이 가능하여 16Kbps 에서 256Kbps 의 전송속도를 낼수 있고, 이와 반대로 슬레이브 보드에서 마스터 보드로 데이터를 송신할 경우 8ms 에 16 바이트만 전달할 수 있어 16Kbps 의 전송속도를 낼 수 있다.

이와 같이 종래의 PB 구조는 항상 마스터 보드에서 슬레이브 보드로, 슬레이브 보드에서 마스터 보드로 데이터를 전송할 수 있으나, 슬레이브 보드와 슬레이브 보드간의 데이터 송신은 불가능 하였다.

따라서, 본 발명은 상기와 같은 점을 감안하여 이루어진 것으로서, 16개의 보드가 병렬 버스 라인과 콘트롤 신호 라인에 연결되어 한 보드가 나머지 15개 보드 중에 어느 보드로도 데이터를 전송하도록 하고, 또한 전송 어드레스를 이용하여 모든 보드로 동시에 데이터를 송신하도록 하며, 또한 스테이트의 변화에 따라 주어진 순서대로 각각의 보드가 빠른 시간 내에 데이터를 송수신할 수 있도록 하는 보드간 데이터 송수신 방법 및 그 장치를 제공함에 그 목적이 있다.

도 1은 종래의 PB(PARALLEL BUS) 블록 구성도.

도 2a∼d는 종래의 PB를 콘트롤하기 위한 신호 파형도.

도 3은 종래의 마스터 보드와 슬레이브 보드간의 데이터 송수신을 위한 신호 파형도.

도 4는 종래의 마스터 보드에서 슬레이브 보드로 데이터를 송신하기 위한 도면.

도 5는 본 발명에 의한 PB 블록 구성도.

도 6은 스테이트 입/출력 표.

도 7은 데이터 송수신을 위한 신호 흐름도.

도 8a,b는 데이터 전송을 위한 신호 파형도.

도 9는 데이터 전송 도표.

*도면의 주요 부분에 대한 부호의 설명*

300∼315_N:보드 301,401:ID인식부

302,402:송신메모리부 303,403:수신메모리부

304,404:송신버퍼부 305,405:수신버퍼부

306,406:클럭 발생기 307,407:버퍼부

308,408:콘트롤부

상기와 같은 목적들을 달성하기 위한 본 발명은 병렬 버스 라인과 DPRAM을 이용하여 16개 보드간의 데이터를 송수신하는 방법에 있어서, 상기 16개의 보드가 멀티마스터로 연결되어 한 보드에서 임의의 한 보드 또는 한 보드에서 다른 모든 보드로 자신의 ID와 송신 데이터가 일치 한 가를 판단하여 자신의 ID와 일치하면 상기 각 보드로 데이터를 송신하고, 상기 송신 데이터를 스테이트의 변화에 따라 각각의 보드가 빠른 시간내에 데이터를 송수신하는 것을 그 특징으로 한다.

상기 본 발명에 의한 병렬 버스 라인을 이용하여 16개 보드간의 데이터를 송수신하는 장치에 있어서, 상기 보드는 데이터 송신시 송신 데이터와 자신의 ID(identification)와 일치 한 가를 인식하는 ID인식부와, 상기 인식 한 결과 자신의 ID와 일치하면 그 다음부터 송신되는 데이터를 저장하는 송/수신메모리부와, 상기 데이터를 버퍼링하는 버퍼부와, 상기 버퍼링한 데이터를 송수신하는 송/수신버퍼부와, 특정 클럭을 생성하는 클럭 발생기와, 상기 각 부의 제어를 담당하는 콘트롤부로 구성한 것을 그 특징으로 한다.

상기 본 발명에 의한 병렬 버스 라인을 이용하여 16개 보드간의 데이터를 송수신하는 장치에 있어서, 상기 보드는 각각 4 비트의 ID 인 것이 바람직하다.

이와 같이하면, 어떤 보드라도 임의의 보드 또는 전체 보드로 데이터를 자유로이 송수신할 수 있도록 하는 것이 가능함을 알수 있다.

그리고, 본 발명의 바람직한 실시예에 대하여 상세히 설명하기로 한다.

이 바람직한 실시예를 통해 본 발명의 목적, 특징 및 이점을 보다 잘 이해할 수 있게 된다.

이하, 첨부한 도면을 참조하여 본 발명에 의한 멀티마스터 보드간 데이터 송수신 장치의 바람직한 실시예를 상세히 설명하기로 한다.

도 5는 본 발명에 의한 PB 블록 구성도로서, 본 실시예에 따르면, 병렬 버스 (PB)라인과 콘트롤 신호 라인을 통해 16개의 보드(300∼315_N)를 연결하고, 상기 보드(300∼315_N)는 데이터 송신시 송신되 데이터가 자신의 ID와 일치 한 가를 인식하는 ID인식부(301,401)와, 상기 인식한 결과 자신의 ID와 일치하면 그 다음부터송신되는 데이터를 저장하는 송신메모리부(302,402) 수신메모리부(303,403)와, 상기 데이터를 버퍼링하는 버퍼부(307,407)와, 상기 버퍼링한 데이터를 송수신하는 송신버퍼부(304,404) 및 수신버퍼부(305,405)와, 특정 클록을 생성하는 클록 발생기(306,406)와, 상기 각 부의 제어를 담당하는 콘트롤부(308,408)로 구성된다.

상기에서 콘트롤 신호는 2MH_Z클록(CLOCK)과 리세트(RESET)신호, 메모리 인에이블 신호와 리드(READ)신호, 라이트(WRITE)신호와 PB-IN-USE 신호 및 I-IN-USE 신호로 구성된다.

도 6은 스테이트 표 이고, 도 7은 본 발명의 데이터 송수신을 위한 신호 흐름도 이다. 도 8a,b는 데이터 전송을 위한 신호 파형도 이고, 도 9는 데이터 전송 도표이다.

이와 같이, 구성된 본 발명의 바람직한 실시예를 통해 보다 구체적으로 설명하기로 한다.

먼저, 도 5에서와 같이 보드(300∼315_N)는 16개 라인의 PB를 통해 데이터를 송수신 하고, 각각의 보드(300∼315_N)는 리세트 신호에 의해 리세트된 후 ID#0 인 보드(300)로부터 데이터 전송을 실시한다.

모든 데이터의 전송은 클록에 동기되어 이루어지고, 모든 콘트롤 신호 또한 클록에 동기되어 생성된다. 데이터의 전송은 도 6에서와 같이 스테이트 다이어그램(STATE DIAGRAM)에 의해 제어된다. 그리고, 리세트 신호는 도 6에서와 같이 현재의 스테이트를 SØ로 만들어 주며, 하드웨어적인 리세트 신호(파워 온 리세트 또는 리세트 스위치에 의한 리세트)가 발생되었거나 맨 마지막 스테이트가 끝난 후에 발생된다.

한편, 데이터 송신은 리세트된 후 SØ 인 보드, 즉 보드 ID가 0 인 보드로부터 송신을 할 수 있으며, 이때 다른 보드는 수신 가능한 상태로 된다. 만일 송신 할 데이터가 없을 경우 도 8에서와 같이 스테이트는 다음 클록이 뜰 때, 다음 스테이트, 즉 S1으로 넘어가게 된다.

만일 송신 할 데이터가 있을 경우에는 도 8b에서와 같이 다음 클록 사이클로부터 데이터의 전송을 실시한다.

한편, 전송하고자 하는 데이터의 형식은 도 8에서와 같이 16 비트의 어드레스로부터 송신되고, 뒤에 보내고자 하는 수만큼의 데이터가 송신된다. 이때 보내고자 하는 데이터의 수는 제한이 없으나, 전체 트래픽(traffic)을 감안하여 조정되어야 한다. 데이터의 전송이 완료된 후 도 8b에서와 같이 스테이트는 자동적으로 다음 스테이트 S1으로 넘어가게 되고, 똑 같은 방식으로 데이터의 송신이 계속 이루어지게된다.

그런 다음 최종 스테이트가 완료된 후 리세트되어 스테이트 0로 초기(inital)화 된다.

한편, 송신을 하지 않는 보드들은 현재의 스테이트를 유지하게 되고, 이러한 상태에서 ID인식부(301,401)는 데이터 송신시 처음 16 비트를 비교하여 자신의 ID와 동일 할 경우 그 다음부터 송신되는 데이터를 자신의 수신메모리부(303,403)에 저장하고, 만일 ID가 일치하지 않는 보드는 현재의 스테이트만 유지한다.

좀더 구체적으로 설명하자면, 먼저 리세트 후 SØ 인 보드로부터 데이터를 송신하게 되는데 이때 SØ에 송신할 수 있는 보드, 즉 ID가 0 인 보드(300)가 10 바이트의 데이터를 ID#3 인 보드(315_N)에게 송신하려고 한다고 가정하면, 보내고자 하는 데이터의 형식은 도 9에 도시되어 있다.

이때 송신메모리부(302)에는 수신측 어드레스와 데이터를 포함한 12 바이트의 데이터가 라이트 되어 있어야 하는 데 ID#0 인 보드(300)의 콘트롤부(308)는 도 9의 형식 데이터를 송신메모리부(302)에 라이트 한 다음 입력 포인터를 증가시킨다.

그런 다음 ID#0 인 보드(300)는 SØ 에서 PB_-IN_-USE 신호를 체크하여 PB가 사용 중이 아님을 확인하고, 따라서 I_-IN_-USE 신호를 ″로우″로 인에이블 시킨 후 도 8b에서와 같이 다음 클록 사이클로부터 PB를 통해 2 바이트씩 송신을 시작하고, 출력 포인터를 하드웨어적으로 2씩 증가시킨다.

이러한 상태에서 12 바이트의 데이터가 모두 송신되면 자동적으로 I_-IN_-USE 신호가 데시브(deacive)되고, 다음 클록에 스테이트는 S1 으로 넘어간다.

이 상태에서 SØ 에서 ID#0 인 보드(300)는 자신의 데이터를 송신하기 위해 송신메모리부(302)에 메모리 인에이블 신호와 리드 신호를 공급하고, 따라서 송신버퍼부(304)를 인에이블 시킨다.

이와 반면에 수신 가능 상태로 있는 나머지 보드는 첫 번째 2 바이트를 자신의 ID와 비교하여 자신의 ID와 일치한 보드는 수신버퍼부(405)를 인에이블 시키고, 수신메모리부(403)에 메모리 인에이블 신호와 라이트 신호를 공급한다.

이와 동시에 ID#0 인 보드(300)로부터 송신된 데이터를 수신메모리부(403)에 저장한 다음 입력 포인터를 하드웨어적으로 증가시킨다.

이와 같이 본 발명의 실시예에 의하면, 다수의 보드가 PB, 즉 병렬 버스 라인에 연결되어 한 보드가 나머지 15개의 보드 중에 어느 보드로도 데이터를 전송할 수 있으며, 또한 전송 어드레스를 이용하여 모든 보드로 동시에 데이터를 송신할 수 있다. 또한 스테이트의 변화에 따라 주어진 순서대로 각각의 보드가 빠른 시간내에 데이터를 송수신할 수 있는 결과가 되는 것이다.

상술한 설명으로부터 분명한 것은, 본 발명의 보드간 데이터 송수신 장치에 의하면, 16개의 보드가 병렬 버스 라인에 연결되어 어떤 보드로도 임의의 보드 또는 전체 보드로 데이터를 자유로이 송수신할 수 있는 결과가 되는 것이다.

즉, 한 보드가 다른 한 보드로 16 바이트를 보낸다고 한다면 비스트 케이스(BEST CASE) 인 경우(전체 스테이트의 한 주기 동안 한 보드만이 다른 한 보드로 16 바이트를 보내는 경우) 12.5us 에 18 바이트(어드레스 2 바이트+데이터 16 바이트)를 보내게 되어 약 1 Mbps 로 송신하게 되고, 워스트 케이스(WORST CASE) 인 경우(전체 스테이트의 한 주기 동안 16개 보드가 각각 16 바이트를 보내는 경우) 80us 에 18 바이트를 보내게 되어 약 146Kbps 로 송신하게 함으로써 기존의 16 Kbps 보다는 월등히 빠른 주기(8ms→80us)에 높은 전송속도(16Kbps→146Kbps)로 데이터를 송신할 수 있다는 것이다.

또한 클록 속도를 16MH_Z까지 올릴 경우 워스트 케이스 인 경우에도 약 1Mbps 의 전송속도로 송신할 수 있는 효과가 있다는 것이다.

Claims (4)

1. 병렬 버스 라인과 DPRAM을 이용하여 16개 보드간의 데이터를 송수신하는 방법에 있어서, 상기 16개의 보드가 멀티마스터로 연결되어 한 보드에서 임의의 한 보드 또는 한 보드에서 다른 모든 보드로 자신의 ID와 송신 데이터가 일치한 가를 판단하여 자신의 ID와 일치하면 상기 각 보드로 데이터를 송신하고, 상기 송신 데이터를 스테이트의 변화에 따라 각각의 보드가 빠른 시간내에 데이터를 송수신하는 것을 특징으로 하는 보드간 데이터 송수신 방법.
2. 병렬 버스 라인을 이용하여 16개 보드간의 데이터를 송수신하는 장치에 있어서, 상기 병렬 버스 라인과 콘트롤 신호 라인을 통해 상기 16개의 보드를 연결 구성 한 것을 특징으로 하는 보드간 데이터 송수신 장치.
3. 제 2항에 있어서, 상기 보드는,

   데이터 송신시 송신된 데이터와 자신의 ID와 일치 한 가를 인식하는 ID 인식부와, 상기 인식한 결과 자신의 ID와 일치하면 그 다음부터 송신되는 데이터를 저장하는 송/수신메모리부와, 상기 데이터를 버퍼링하는 버퍼부와, 상기 버퍼링한 데이터를 송수신하는 송/수신버퍼와, 특정 클럭을 생성하는 클럭발생기와, 상기 각부의 제어를 담당하는 콘트롤부를 포함하는 것을 특징으로 하는 보드간 데이터 송수신 장치.
4. 제 2항에 있어서,

   상기 보드는 각각 4 비트의 ID 인 것을 특징으로 하는 보드간 데이터 송수신 장치.

Images