KR100284393B1

KR100284393B1 - 헤드 ｉｃ 회로 및 기록 장치

Info

Publication number: KR100284393B1
Application number: KR1019990001752A
Authority: KR
Inventors: 도미타이사무
Original assignee: 아끼구사 나오유끼; 후지쯔 가부시끼가이샤
Priority date: 1998-02-13
Filing date: 1999-01-21
Publication date: 2001-03-02
Also published as: KR19990072285A; JPH11232604A; CN1226721A; DE19902659A1; CN1170271C; DE19902659B4; JP4019333B2; US6219722B1

Abstract

본 발명은 직렬 전송 시간에 구애되지 않고 서보 기록시의 고속 헤드 전환을 가능하게 하는 것을 목적으로 한다.

직렬 인터페이스 유닛(72)에 의해 외부로부터 직렬 전송된 레지스터 어드레스와 제어 데이터를 수신하고, 수신된 헤드 어드레스를 헤드 어드레스 제어 레지스터(78)에 격납하여 헤드 어드레스에 대응한 헤드 선택 신호를 출력한다. 자동 헤드 전환 제어부(70)는 외부로부터 자동 헤드 전환 모드의 설정을 수신했을 때에, 기록 동작을 지시하는 외부로부터의 기록 게이트 신호(WRGT 신호) E4에 동기하여 헤드 어드레스 제어 레지스터(78)의 내용을 자동적으로 전환하여 복수의 헤드에 대한 헤드 선택 신호를 차례로 출력한다.

Description

헤드 ＩＣ 회로 및 기록 장치{HEAD IC CIRCUIT AND RECORDER}

본 발명은 복수의 기록 매체면에 대응하여 배치된 복수의 헤드를 전환하여 정보를 기록 재생하기 위한 헤드 IC 회로 및 기록 장치에 관한 것으로, 특히 기록 매체면에 서보 정보를 기록하는 서보 라이터로서의 동작 기능을 갖는 헤드 IC 회로 및 기록 장치에 관한 것이다.

근래, 자기 디스크 장치의 대용량화에 따른 판독 헤드에 MR 헤드가 사용되고 있다. MR 헤드를 채용한 경우, 자기 디스크 매체와 헤드가 접촉하여 MR 소자의 온도가 상승하고, MR 헤드의 재생 출력의 DC 성분이 크게 변동하는 서멀 애스패리티(thermal asperity)(이하「TA」라 함)라고 불리는 현상이 있고, 수 10 바이트에 걸쳐 헤드의 재생 출력이 이상해지고, ECC 등을 사용하여도 원래의 데이터를 복원할 수 없게 되는 문제가 있다.

이 TA에 대한 대책으로서는 TA가 발생했을 때에 헤드 IC 회로나 판독 채널 회로의 차단 주파수를 높여 DC 성분 변동의 수속(收束)을 빠르게 하는 방법, DC 변동분을 반대로 더하여 보정하는 방법, TA 발생시에 AGC 증폭기의 게인을 고정하는 방법, 판독 채널 회로의 PLL 주파수를 고정하는 방법, TA에 의한 에러 발생 개소를 특정하여 ECC 능력을 높이는 방법 등을 생각할 수 있다.

이들 TA 대책중 차단 주파수의 변경이나 DC 성분의 캔슬이라고 하는 방법은 판독 채널 회로에서 행하는 것보다도 헤드 IC 회로에서 행하는 편이 판독 채널 회로의 입력 증폭기의 다이나믹 레인지의 확보면에서 유리하다. 이 때문에 헤드 IC 회로에 차단 주파수의 변경이나 DC 성분의 캔슬 기능을 채용하게 되었다.

종래, 헤드 IC 회로에 대한 제어 신호는 복수의 헤드 선택 신호와 칩 선택 신호, 판독과 기록 동작 모드를 전환하는 R/W 신호만 필요하였다. 그러나, TA 대책을 지원하기 위해서 헤드 IC 회로의 내부에 TA 대책 기능을 마련한 경우, 제어 신호선의 수가 증가하고, 하드 디스크를 제어하는 제어 보드와 헤드 액츄에이터측의 FPC에 실장한 헤드 IC 회로를 연결하는 신호선 및 커넥터의 핀수의 증가를 초래하여 비용이 상승된다.

그래서, 헤드 IC 회로에 제어의 종별에 따른 수의 제어 레지스터를 설치하여, 직렬 인터페이스에 의해 레지스터 어드레스와 제어 데이터를 전송하고, 제어 레지스터의 격납 내용에 기초하여, 헤드 선택, 칩 선택, 판독과 기록 동작 모드의 선택, 또 TA 대책의 기능 제어가 가능하도록 한 헤드 IC 회로가 실용화되게 되었다.

그러나, 직렬 인터페이스를 이용하여 헤드 선택, 칩 선택, 판독과 기록 동작 모드의 선택 등을 제어할 수 있는 헤드 IC 회로를 사용한 자기 디스크 장치에 있어서는 장치 제조 공정에서 자기 디스크 매체에 서보 정보를 기록할 때에, 직렬 인터페이스에 의한 헤드 전환에 시간이 걸리고, 생산성이 현저히 저하하는 문제가 있다.

통상, 자기 디스크 매체에 대한 서보 기록은 전용 기록 설비에 의해 크린룸내에서 행해지고, 서보 기록 시간을 단축하여 기록 능력을 확보하여, 비용 절감을 위해 기록 설비의 설치 대수를 적게 하는 것이 요구되고 있다.

또한 서보 기록은 매체 기록면에 대응한 1헤드마다 1트랙 단위의 서보 정보를 기록하는 것이 아니라 근래에 있어서는 어떤 헤드 어드레스의 지정으로 헤드를 선택하여 매체면의 1 서보 프레임을 기록한 후, 다음 서보 프레임 시간까지 차례차례로 헤드 어드레스로 전환하여, 헤드의 순차적 전환에 의해 서보 정보의 기록을 행하고, 1 서보 프레임 간격 안에서 모든 헤드의 서보 정보를 기록한다.

이와 같이 1 서보 프레임 간격으로 모든 헤드를 전환하여 서보 정보를 다른 매체면에 겹치지 않도록 비켜 놓으면서 순차적으로 기록하는 고속 서보 기록에 의해 서보 기록 시간을 대폭 단축하고, 설비 능력을 높여서 비용 절감을 도모할 수 있다.

여기서, 헤드수를 4개로 한 경우에 대해서, 직렬 인터페이스에 의해 헤드 IC 회로에 헤드 어드레스를 순차적으로 지정하고, 1 서보 프레임 간격으로 헤드를 전환하여 서보 정보를 다른 매체면에 순차적으로 기록하는 경우를 생각한다. 우선 어드레스 8비트, 데이터 8비트 합계 16비트를 직렬 전송하는 경우, 직렬 인터페이스의 클록을 20 MHz로 하면, 헤드 어드레스가 전환에 요하는 전환 시간 Th는 적어도 다음과 같이 된다.

이 전환 시간 Th는 통상의 판독 동작 또는 기록 동작을 행하는 경우에는 충분히 무시할 수 있는 시간이지만, 1 서보 프레임 간격으로 모든 헤드를 전환하여 서보 정보를 다른 매체면에 겹치지 않도록 비켜 놓으면서 순차적으로 기록하는 고속 서보 기록 서보로서는 무시할 수 없게 된다.

고속 서보 기록 서보에 있어서, 서보 샘플링 주기를 40 ㎲(25 KHz), 서보 프레임 길이를 9.5 ㎲로 한 예를 생각한다. 이 때 1헤드당의 할당 시간은 (40 ㎲/4개)=10 ㎲이고, 서보 프레임 길이가 9.5 ㎲이기 때문에, 헤드 전환에는 0.5 ㎲(500 ns)밖에 허용되지 않는다.

이것에 대하여 직렬 인터페이스를 사용한 헤드 선택에서는 직렬 전송만으로 800 ns의 전환 시간이 필요하고, 그 결과, 1 서보 프레임내에서 모든 헤드의 서보 정보를 기록할 수 없다고 하는 문제가 있다.

본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 직렬 전송 시간에 구애되지 않고, 서보 기록시의 고속 헤드 전환을 가능하게 하는 헤드 IC 회로 및 기록 장치를 제공하는 것을 목적으로 한다.

도 1의 (a)∼(c)는 본 발명의 원리 설명도.

도 2는 본 발명이 적용되는 광 디스크 장치의 블록도.

도 3은 도 2의 디스크 인클로저의 개략 구조도.

도 4는 도 3의 기록 매체면에 대한 서보 정보의 기록 상태의 설명도.

도 5는 본 발명에 의한 헤드 IC 회로의 회로 블록도.

도 6의 (a)∼(c)는 도 5의 직렬 전송의 타이밍도.

도 7은 도 5의 제어 레지스터 회로의 기능 블록도.

도 8의 (a)∼(g)는 도 7의 자동 헤드 전환 제어부에 의한 헤드 전환 동작의 타이밍도.

도 9의 (a)∼(g)는 도 7에서 자동 헤드 전환 모드를 해제한 통상 모드에서의 헤드 전환 동작의 타이밍도.

도 10은 본 발명에 의한 자동 헤드 전환 제어의 흐름도.

도 11은 헤드 어드레스를 순차적으로 감소시키는 도 5의 제어 레지스터 회로의 기능 블록도.

도 12는 신호 극성에 의해 자동 헤드 제어 모드를 설정하는 도 5의 제어 레지스터 회로의 기능 블록도.

도 13은 미실장 헤드의 기록 동작을 금지하는 도 5의 제어 레지스터 회로의 기능 블록도.

도 14는 미실장 헤드의 어드레스를 스킵하는 도 5의 제어 레지스터 회로의 기능 블록도.

〈도면의 주요 부분에 대한 부호의 설명〉

10: 디스크 인클로저

12: 제어 보드

14: 헤드 IC 회로

15-1, 15-2: 자기 디스크 매체

16: 헤드 어셈블리

18, 18－1∼18-4: 헤드

20-1∼20-4: 기록 헤드

22-1∼22-4: MR 헤드(판독 헤드)

24: 보이스 코일 모터(VCM)

25-1∼25-4: 기록 매체면

26: 스핀들 모터(SPM)

28: 마이크로 제어 유닛(MCU)

30: 하드 디스크 컨트롤러(HDC)

32: 판독 채널 회로(RDC)

34: 제어 논리

36: 서보 복조 회로

38: 서보 컨트롤러(DSP)

40: 전력 증폭기

42: PEROM

44: 버퍼 RAM

45: 호스트 인터페이스

48: 서보 기록 처리부

49: 미실장 헤드 테이블

50: 제어 레지스터 회로

52: 헤드 선택 회로

54: 기록 드라이버

56: 전치 증폭기

58: 증폭기

60: 부스터

62: MR 헤드 바이어스 제어 회로

64: TA 오류 검출 회로

65: 직렬 전송 라인

70: 자동 헤드 전환 제어부

72: 직렬 인터페이스 유닛

74, 76: 셀렉터

78: 헤드 어드레스 제어 레지스터

80: 어드레스 가산부

82: 자동 전환 모드 설정 레지스터

84: 어드레스 전환부

86: 어드레스 비교부

88: 최대치 레지스터

90: 어드레스 감산부

92: 최소치 레지스터

94: 자동 전환 모드 설정부

96: 단자

98: 미실장 레지스터

100: 마스크 레지스터 회로

102: 스킵 제어부

도 1의 (a)∼(c)는 본 발명의 원리 설명도이다. 본 발명은 도 1의 (a)와 같이, 복수의 기록 매체면에 대응하여 배치된 복수의 헤드 18을 전환하여 정보를 기록 재생하는 헤드 IC 회로(14)에 대해서, 도 1의 (b)와 같이, 외부로부터 직렬 전송된 레지스터 어드레스와 제어 데이터를 수신하는 직렬 인터페이스 유닛(72), 직렬 인터페이스 유닛(72)에서 수신된 헤드 어드레스에 의해 지정되어 수신한 제어 데이터를 격납하고, 이 제어 데이터에 기초한 헤드 선택 신호를 출력하는 헤드 어드레스 제어 레지스터(78) 및 외부로부터 자동 헤드 전환 모드의 설정을 수신했을 때에, 기록 동작을 지시하는 외부로부터의 기록 게이트 신호(WRGT 신호) E4에 동기하여 헤드 어드레스 제어 레지스터(78)의 내용을 자동적으로 전환하여 복수의 헤드에 대한 헤드 선택 신호를 차례로 출력하는 자동 헤드 전환 제어부(70)를 설치한 것을 특징으로 한다.

이와 같이 본 발명의 헤드 IC 회로(14)에 있어서는 자동 헤드 전환 모드를 설정하여 기록 게이트 신호에 의해 기록을 실행하면, 도 1의 (c)와 같이, 기록 게이트 신호가 상승하는 타이밍이 되는 기록 동작의 실행 종료를 트리거로 하여 헤드(18)가 자동적으로 전환되고, 직렬 인터페이스에 의한 데이터 전송을 수반하지 않고서 헤드 전환이 가능함으로써, 헤드 전환 시간을 단축할 수 있다.

이 때문에, 직렬 전송 기능을 구비한 헤드 IC 회로만으로도, 1 서보 프레임 간격으로 모든 헤드를 전환하여 서보 정보를 다른 매체면에 겹치지 않도록 비켜 놓으면서 순차적으로 기록하는 고속 서보 기록 서보를 확실히 할 수 있고, 서보 기록 시간의 단축에 의한 비용 절감이 가능하다.

자동 헤드 전환 제어부(70)는 헤드 어드레스의 최소치를 초기치로 하여 기록 게이트 신호가 거짓(negate: H 레벨)이 되는 타이밍마다 헤드 어드레스를 1씩 증가시키고, 헤드 어드레스가 실장 가능한 헤드수에 대응한 최대치와 동일한 경우에 기록 게이트 신호가 거짓이 될 때에는 다음 헤드 어드레스를 최소치로 한다. 이것에 의해 1 서보 프레임 간격으로 헤드 어드레스의 최소치로부터 최대치로의 순차적 전환이 기록 게이트 신호에 동기하여 자동적으로 행해진다.

자동 헤드 전환 제어부(70)는 반대로, 실장 가능한 헤드수에 대응한 헤드 어드레스의 최대치를 초기치로 하여 기록 게이트 신호가 거짓이 되는 타이밍마다 헤드 어드레스를 1씩 감소시키고, 헤드 어드레스가 헤드 어드레스의 최소치와 동일한 경우에 기록 게이트 신호가 거짓이 될 때에는 다음 헤드 어드레스의 최대치로 하여도 좋다.

자동 헤드 전환 제어부(70)는 기록 동작을 지시하는 기록 게이트 신호가 참(assert: L 레벨)이 되는 타이밍에서, 기록 드라이버를 동작 상태로 하여 헤드 어드레스를 전환한 헤드에 대한 기록 전류를 공급한다. 이것에 의해 기록 게이트 신호가 참이 되고 있는 동안, 서보 정보를 매체에 기록한다.

자동 헤드 전환 제어부(70)는 자동 전환 모드 설정용 제어 레지스터를 가지며, 직렬 인터페이스 유닛(72)에서 수신한 외부로부터의 자동 전환 모드 설정용 제어 레지스터의 레지스터 어드레스를 지정한 제어 데이터의 격납 결과에 기초하여 자동 헤드 전환 모드의 설정과 설정 해제를 행한다.

또한 자동 헤드 전환 제어부(70)는 외부로부터 자동 헤드 전환 모드의 설정 신호의 입력을 수신하는 단자와 이 단자의 신호 극성에 기초하여 자동 헤드 전환 모드의 설정과 설정 해제를 행하는 모드 설정부를 설치하여도 좋다.

자동 헤드 전환 제어부(70)는 복수의 헤드의 실장과 미실장(未實裝)을 인식하고, 기록 게이트 신호에 의한 헤드 어드레스의 전환으로 미실장 헤드를 선택한 경우는 미실장 헤드에 대한 기록 동작을 금지한다.

또한 자동 헤드 전환 제어부(70)는 복수의 헤드의 실장과 미실장을 인식하고, 기록 게이트 신호에 의한 헤드 어드레스의 전환에 있어서, 미실장 헤드 어드레스는 스킵하여 미실장 헤드를 선택하지 않도록 하여도 좋다.

또한, 본 발명은 도 1의 (a)와 같이, 복수의 기록 매체면에 대응하여 배치된 복수의 헤드(18)를 전환하여 정보를 기록 재생하는 헤드 IC 회로(14)와, 헤드 IC 회로(14)를 통해 헤드에 의해 기록 매체에 대하여 정보를 기록 재생하는 제어 보드(12)를 구비한 자기 디스크 장치 등의 기록 장치를 제공한다.

이 기록 장치의 헤드 IC 회로(14)는 도 1의 (b)와 같이, 제어 보드(12)로부터 직렬 전송된 레지스터 어드레스와 제어 데이터를 수신하는 직렬 인터페이스 유닛(72), 직렬 인터페이스 유닛(72)에서 수신된 레지스터 어드레스에 의해 지정되어 수신한 제어 데이터를 격납하고, 이 제어 데이터에 기초하여 헤드 선택 신호를 출력하는 헤드 어드레스 제어 레지스터(78) 및 제어 보드(12)로부터 자동 헤드 전환 모드의 설정을 수신했을 때에, 기록 동작을 지시하는 제어 보드(12)로부터의 기록 게이트 신호에 동기하여 헤드 어드레스 제어 레지스터(78)를 자동적으로 전환하여 복수의 헤드에 대한 헤드 선택 신호를 차례로 출력하는 자동 헤드 전환 제어부(70)를 구비한다.

또한 제어 보드(12)는 헤드 IC 회로(14)에 자동 헤드 전환 모드를 설정하여 1 서보 샘플 주기내에 모든 헤드를 차례로 선택하여 대응하는 기록면의 각각에 서보 정보를 순차적으로 기록하는 서보 기록 처리부(48)를 구비한다. 제어 보드(12)의 서보 기록 처리부(48)는 미실장 헤드를 등록한 미실장 헤드 테이블(49)을 가지며, 미실장 헤드 테이블(49)에 등록되어 있는 헤드 어드레스에서 발생하는 기록 에러는 무시한다.

또, 제어 보드(12)의 서보 기록 처리부(48)는 모든 헤드의 순차적 선택에 의한 복수의 매체 기록면의 모든 실린더에 대한 서보 정보의 기록이 완료될 때까지, 직렬 인터페이스를 사용한 헤드 IC 회로(14)에 대한 헤드 어드레스의 전환을 금지한다. 이것에 의해 서보 기록중에는 자동 헤드 전환 모드에 의한 헤드 전환만이 유효하게 된다. 기록 장치에 있어서의 헤드 IC 회로(14)의 상세한 내용은 도 1의 (b) 및 (c)와 같다.

도 2는 본 발명이 적용되는 기록 장치의 실시 형태로서, 하드 디스크 드라이브(HDD)로서 알려진 자기 디스크 장치를 예로 들고 있다. 자기 디스크 장치는 디스크 인클로저(10)와 제어 보드(12)로 구성된다. 디스크 인클로저(10)에는 본 발명의 헤드 IC 회로(14), 헤드 어셈블리(16), 보이스 코일 모터(이하「VCM」이라 함)(24) 및 스핀들 모터(26)가 설치된다.

헤드 IC 회로(14)는 제어 보드(12)로부터의 직렬 전송에 의한 레지스터 어드레스와 제어 데이터의 설정을 수신하여 칩 선택, 기록과 판독의 동작 모드의 선택, 헤드 선택, 기록 전류 설정, 판독 헤드로서 사용하고 있는 MR 헤드의 센스 전류 설정 기능 등이 마련되어 있다.

또 본 발명의 헤드 IC 회로(14)에 있어서는 자동 헤드 전환 모드의 설정으로 제어 보드(12)로부터의 기록 게이트 신호에 동기하여 자동적으로 헤드 선택을 전환하는 기능이 마련되어 있다. 이 자동 헤드 선택의 제어 기능은 제어 보드(12)로부터의 직렬 전송에 상관없이 전용 신호선에 의한 기록 게이트 신호에 동기하여 고속으로 전환할 수 있다.

헤드 어셈블리(16)에는, 이 실시 형태에 있어서는 4개의 헤드(18-1∼18-4)를 설치하고 있다. 헤드(18-1∼18-4)에는 유도성(inductive) 헤드를 이용한 기록 헤드(20-1∼20-4)와, 판독 헤드로서의 MR 헤드(22-1∼22-4)가 설치되어 있다.

헤드(18-1∼18-4)는 도 3의 자기 디스크 매체에 대한 디스크 인클로저(10)의 개략 구조와 같이, 기록 매체면의 수에 대응하여 설치되어 있다. 즉, VCM(24)에 의해 회전 운동 자유롭게 설치된 헤드 아암의 선단에는 4개의 헤드(18-1∼18-4)가 각각 설치되고, 스핀들 모터(26)에 의해 회전되는 2장의 자기 디스크 매체(15-1, 15-2)의 기록면(25-1∼25-4)의 각각에 상대하여 정보의 기록 재생을 행한다.

다시 도 2를 참조하는데, 제어 보드(12)에는 마이크로 제어 유닛(이하 「MCU」라 함)(28), 하드 디스크 컨트롤러(HDC)(30), 판독 채널 회로(RDC)(32), 서보 복조 회로(36)를 구비한 제어 논리 회로(34), DSP를 이용한 서보 컨트롤러(38), 전력 증폭기(40), 불휘발성 메모리로서의 PEROM(42), DRAM을 이용한 버퍼 RAM(44) 및 호스트와의 교환을 행하는 호스트 인터페이스(46)가 설치되어 있다.

MPU(28)는 호스트로부터의 기록 액세스를 받으면, 기록 데이터를 버퍼 RAM(44)에 격납한 후, 하드 디스크 컨트롤러(30)로부터 판독 채널 회로(32)에 기록 게이트 신호를 출력하여 기록 동작 상태로 하고, 동시에 제어 논리 회로(34)를 경유하여 헤드 IC 회로(14)로 직렬 전송에 의해 칩 선택 기록 동작 모드 및 헤드 선택을 지시하여 같은 기록 동작 상태로 한다.

계속해서 버퍼 RAM(44)의 기록 데이터를 하드 디스크 컨트롤러(30)로 ECC 부호화한 후, 판독 채널 회로(32)에서 NRZ 기록 데이터의 8/9 변환, 1/(1-D)의 프리코드를 기록 보상을 행한 후, 헤드 IC 회로(14)에 공급하고, 기록 드라이버에 의해 기록 전류로 변환하며, 그 때 선택하고 있는 헤드 어셈블리(16)내의 기록 헤드(20-1∼20-4)중 어느 하나에 의해 디스크 매체에 대하여 기록을 행한다.

이 기록시에 있어서도, 헤드 IC 회로(14)에서 선택되고 있는 헤드(18-1∼18-4)중 어느 하나에 설치하고 있는 MR 헤드로부터의 독출 신호에 포함되는 서보 정보를 제어 논리 회로(34)에 설치한 서보 복조 회로(36)에서 복조하고, 서보 컨트롤러(38)에 의해 그 때의 실린더 어드레스에 헤드를 위치 결정하는 헤드 위치 결정 제어를 VCM(24)의 구동으로 행하고 있다.

한편, MPU(28)이 호스트로부터 판독 액세스를 받았을 때에는 하드 디스크 컨트롤러(30)를 기동하여 판독 채널 회로(32)에 대하여 판독 게이트 신호를 출력하고, 판독 동작 상태를 만들어 낸다. 동시에 제어 논리 회로(34)를 통해 직렬 전송에 의해 헤드 IC 회로(14)에 대하여, 칩 선택, 판독 동작 모드 선택, 헤드 선택을 지시하고, 판독 액세스로 지정된 판독 헤드, 즉 MR 헤드를 선택하여 판독 동작 상태로 한다.

이러한 헤드 IC 회로(14)의 판독 동작 상태로 헤드 어셈블리(16) 헤드(18-1∼18-4)의 선택된 MR 헤드로부터의 판독 신호는 헤드 IC 회로(14)내의 증폭기로 증폭된 후, 판독 채널 회로(32)에 부여된다.

판독 채널 회로(32)는 헤드 IC 회로(14)로부터 입력한 판독 신호에 대해서, 예컨대 부분 응답 클래스 4의 최대 검출을 위한 등화(等化)를 행한 후에 비터비 검출을 행하고, 기록시의 프리코드에 대응하는 (1-D)의 변환을 행한 후에, 8/9 역변환을 행하여 NRZ 데이터를 복조하며, 하드 디스크 컨트롤러(30)에 출력한다.

하드 디스크 컨트롤러(30)는 판독 채널 회로(32)로부터의 복조 데이터에 대해서 ECC 디코드 처리를 행하고, 에러 정정 가능한 데이터라면 에러 정정을 행한 후, 버퍼 RAM(44)을 경유하여 호스트 인터페이스(46)로부터 호스트에 대하여 판독 데이터를 전송한다.

이러한 통상의 기록 재생을 위한 동작에 더하여, 본 발명에 있어서는 제어 보드의 MCU(28)에 서보 기록 처리부(48)와 미실장 헤드 테이블(49)을 설치하고 있다. 서보 기록 처리부(48)는 도 2의 하드 디스크 드라이브의 제조 단계에서, 도 3에 도시한 자기 디스크 매체(15-1, 15-2)의 기록 매체면(25-1∼25-4)에 서보 정보를 기록하는 서보 기록을 실행한다.

이 서보 기록은 크린룸을 사용한 전용 설비로서 준비되어 있고, 호스트 인터페이스(46)에 대하여 서보 기록을 위한 장치를 세트하여 제어 명령을 제어 보드(12)에 부여함으로써, 서보 기록 처리부(48)가 기동하고, 동일한 호스트 인터페이스(46)를 경유하여 기록 데이터로서 부여되는 서보 데이터를 디스크 매체에 기록한다.

미실장 헤드 테이블(49)에는 디스크 인클로저(10)에 설치한 헤드 IC 회로(14)에 접속 가능한 헤드내에 미실장 헤드에 관한 정보가 미리 등록되어 있다. 예컨대 헤드 IC 회로(14)에 접속 가능한 헤드수가 8개였던 경우, 이 실시 형태에 있어서는 헤드(18-1∼18-4)의 4개밖에 실장하지 않기 때문에, 미실장 헤드 테이블(49)에는 헤드 번호 HH=01∼04에 대해서는 실장 플래그가 등록되고, 헤드 번호 HH=05∼08에 대해서는 미실장 플래그가 등록되어 있다.

미실장 헤드 테이블(49)은 서보 기록 처리부(48)에서 미실장 헤드를 선택하여 서보 정보의 기록을 행한 경우에 기록 에러를 받게 되지만, 이 기록 에러에 대하여 미실장 헤드 테이블(49)을 참조하여 미실장 플래그가 있으면 기록 에러를 무시하며, 처리를 중단하지 않고 다음 헤드 선택에 의한 서보 정보의 기록을 계속하기 위해서 사용한다.

MPU(28)의 서보 기록 처리부(48)에 의해 자기 디스크 매체의 기록 매체면에 기록되는 서보 정보의 기록 상태는 도 4와 같이 된다. 도 4는 도 3의 2장의 자기 디스크 매체(15-1, 15-2)의 4개의 기록 매체면(25-1∼25-4)을 위에서 보아 투과적으로 도시하고 있다. 우선 가장 위에 위치하는 기록 매체면(25-1)을 보면, 예컨대 원주 방향의 트랙에 대해서 45°간격으로 8개소로 분리되어 서보 정보 영역(35-11∼35-18)이 설치되어 있다.

이 서보 정보 영역(35-11∼35-18)을 기록하기 위한 주기를 1 서보 프레임 주기(간격) T0으로 한다. 본 발명의 서보 정보의 기록에 있어서는 기록 매체면(25-1, 25-2, 25-3, 25-4)의 차례로 순차적으로 헤드(18-1∼18-4)를 전환하여 서보를 기록한다. 즉, 기록 매체면(25-1)의 서보 정보 영역(35-11)내의 어떤 트랙에 대해서 서보 정보를 기록하였으면, 다음은 기록 매체면(25-2)의 헤드로 전환하여 회전각 θ만큼 벗어난 위치로부터 서보 정보 영역(35-21)에 서보 정보를 기록한다.

계속해서 기록 매체면(25-3)의 헤드로 전환하여, 회전각 2θ 벗어난 위치가 되는 서보 정보 영역(35-31)에 서보 정보를 기록한다. 또 기록 매체면(25-4)의 헤드로 전환하여, 회전각 3θ 벗어난 서보 정보 영역(35-41)에 서보 정보를 기록한다. 이 서보 정보 영역(35-41)에 대한 서보 정보의 기록이 끝나면, 다시 최초의 기록 매체면(25-1)의 헤드로 되돌아가서 다음 서보 정보 영역(35-12)의 서보 정보의 기록을 반복하며, 이하 이것을 1트랙분 반복한다.

1트랙의 서보 정보의 헤드 전환에 의한 기록이 끝나면, 실린더 어드레스를 전환하여 다음 트랙을 동일하게 하여 행한다. 이것을 최종 실린더까지 반복한다.

도 5는 도 2의 디스크 인클로저(10)측에 설치한 본 발명의 헤드 IC 회로(14)의 회로 블록도이다. 헤드 IC 회로(14)에는 제어 레지스터 회로(50), 헤드 선택 회로(52), 기록 드라이버(54), 전치 증폭기(56), 증폭기(58), 부스터(60), MR 헤드 바이어스 제어 회로(62), TA 오류 검출 회로(64)가 설치된다.

또한 제어 레지스터 회로(50)에는 자동 헤드 전환 제어부(70)와 직렬 인터페이스 유닛(72)이 설치된다. 제어 레지스터 회로(50)에 설치한 직렬 인터페이스 유닛(72)에 대해서는 도 2의 제어 보드(12)측으로부터, 3개의 신호선을 이용한 직렬 전송 라인(65)이 접속되어 있다. 이 직렬 전송 라인(65)은 직렬 클록 신호 E4, 직렬 데이터 인에이블 신호 E5 및 직렬 데이터 신호 E6을 공급한다.

직렬 인터페이스 유닛(72)에 대한 직렬 전송 동작은 도 6의 타이밍도와 같아진다. 도 6의 (a)의 직렬 데이터 인에이블 신호 E4는 직렬 전송 동작시에 하이 인에이블이 되고, 이것에 동기하여 도 6의 (b)와 같이 직렬 전송 클록 신호 E5가 출력된다. 또한 직렬 전송 클록 신호 E5에 동기하여, 도 6의 (c)와 같이 직렬 전송 데이터 신호 E6이 출력된다. 직렬 전송 데이터 신호 E6은 예컨대 어드레스 A0∼A7의 8비트와, 이것에 이어서 제어 데이터 D0∼D7의 8비트의 합계 16비트를 직렬 전송한다.

다시 도 5를 참조하는데, 직렬 인터페이스 유닛(72)은 제어 보드(12)측으로부터의 도 6의 (a)∼(c)와 같은 직렬 데이터 전송을 수신하면, 수신한 어드레스 A0∼A7에서 지정되는 제어 레지스터에 수신한 제어 데이터 D0∼D7을 격납하고, 레지스터 격납 내용에 기초하여 칩 선택, 판독 또는 기록의 동작 모드, 헤드 선택, MR 헤드에 대한 센스 전류의 설정 제어, TA의 발생에 대한 리커버리 제어 등을 가능하게 한다. 또한, 헤드 IC 회로(14)에 있어서의 판독 동작과 기록 동작 모드 선택은 판독/기록 전환 신호 E7로 행해진다.

자동 헤드 전환 제어부(70)는 예컨대 직렬 전송 라인(65)에 의한 직렬 전송에 의한 제어 레지스터의 설정으로, 자동 헤드 전환 모드가 설정되었을 때에 동작하고, 제어 보드(12)측으로부터 공급되어 있는 서보 정보의 기록 제어를 행하는 기록 게이트 신호 E8에 동기하여 자동적으로 헤드(18-1∼18-4)를 차례로 헤드 전환한다.

제어 레지스터 회로(50)에 대한 판독/기록 전환 신호 E7로 기록 동작을 설정하면, 기록 드라이버(54)가 동작 상태가 되고, 제어 보드(12)측으로부터 공급되는 기록 데이터 신호 E1에 의해 기록 드라이버(54)가, 그 때의 헤드 선택 신호 E10으로 선택되어 있는 기록 헤드(20-1∼20-4)중 어느 하나에 대하여 기록 전류를 공급하여 자기 디스크 매체에 대한 기록을 행한다.

또한 헤드 선택 회로(52)에 있어서의 판독 헤드와 기록 헤드의 선택은 제어 레지스터 회로(50)로부터의 판독/기록 선택 신호 E11에 의해 행해진다. 한편, 제어 레지스터 회로(50)에 대하여 판독/기록 전환 신호 E7에 의해 판독 동작을 설정한 경우에는 기록 드라이버(54)가 오프가 되고, 그 때의 헤드 선택 신호 E10 및 판독 기록 선택 신호 E11에 의해 선택되어 있는 MR 헤드로부터의 판독 신호가 전치 증폭기(56)와 증폭기(58)로 증폭되고, 부스터(60)를 통해 제어 보드측에 판독 신호 E2로서 출력된다. 이 판독시에 있어서는 제어 레지스터(50)에 대한 직렬 전송에 기초하여 MR 바이어스 제어 회로(62)가 MR 헤드에 흐르게 하는 센스 전류를 정하고 있다.

또 증폭기(58)의 출력은 TA 오류 검출 회로(64)에 입력되고 있다. TA 오류 검출 회로(64)는 판독 신호가 TA에 의해 순간적으로 변화할 때의 이상을 검출하고, 제어 레지스터 회로(50)에 TA 오류 검출 신호를 공급한다. 이 TA 오류 검출 신호를 수신한 제어 레지스터 회로(50)는 증폭기(58)에 대한 제어로 DC 레벨의 컷을 행하고, 동시에 부스터(60)에 대하여 차단 주파수를 예컨대 통상시의 200 kHz에서 2 MHz로 전환하는 제어를 행함으로써, TA에 의한 변동을 억압하여 신호의 이상 변동 구간을 작게 한다.

도 7은 도 5의 제어 레지스터 회로(50)에 설치한 자동 헤드 전환 제어부(70)의 기능 블록을 직렬 인터페이스 유닛(72) 및 헤드 선택 회로(52)측과 함께 도시하고 있다. 제어 레지스터 회로(50)에는 헤드 선택 회로(52)에 대하여 헤드 선택 신호 E10을 공급하는 헤드 어드레스 제어 레지스터(78)가 설치된다. 이 헤드 선택 신호 E10은 병렬 3비트의 정보로서, 예컨대 헤드 어드레스를 2진으로 「000」에서 「111」의 8단계로 설정할 수 있다.

헤드 어드레스 제어 레지스터(78)에 대해서는 직렬 인터페이스 유닛(72)으로부터의 출력이 셀렉터(74, 76)를 통해 로드된다. 셀렉터(74)는 통상 모드에 있어서는 직렬 인터페이스 유닛(72)의 출력을 선택하고, 셀렉터(76)를 통해 헤드 어드레스 제어 레지스터(78)에 직렬 전송된 헤드 어드레스를 격납한다.

자동 헤드 전환 제어부(70)는 헤드 어드레스 제어 레지스터(78)의 어드레스를 자동적으로 전환하는 것으로, 셀렉터(74, 76)를 포함하고, 또 개시 헤드 어드레스 레지스터(75), 어드레스 가산부(80), 자동 전환 모드 설정 레지스터(82), 어드레스 전환부(84), 어드레스 비교부(86), 최대치 레지스터(88)로 구성된다.

개시 헤드 어드레스 레지스터(75)에는 자동 헤드 전환시의 초기 어드레스, 이 실시 형태에 있어서는 헤드 어드레스의 최소치가 고정적으로 격납되어 있다. 이것에 대하여 최대치 레지스터(88)에는 헤드 어드레스의 최대치가 고정적으로 격납되어 있다.

자동 전환 모드 설정 레지스터(82)는 직렬 인터페이스 유닛(72)에 대한 제어 보드(12)측으로부터의 직렬 전송에 의한 자동 헤드 전환 모드의 설정 제어를 받아 제어 데이터가 격납되고, 격납한 제어 데이터에 기초하여 셀렉터(74)를 개시 헤드 어드레스 레지스터(75)측으로 전환한다.

이 때문에 자동 헤드 전환 모드의 설정시에 있어서는, 먼저 개시 헤드 어드레스 레지스터(75)의 최소치, 즉 개시 어드레스가 셀렉터(74, 76)를 통해 헤드 어드레스 제어 레지스터(78)에 격납되고, 헤드 선택 회로(52)에 대하여 헤드 선택 신호 E10으로 하여 예컨대 헤드 번호 HH=01의 선택을 지시한다.

헤드 어드레스 제어 레지스터(78)의 격납 어드레스는 어드레스 전환부(84)에 대한 제어 보드(12)측으로부터의 기록 게이트 신호 E8에 의해 전환된다. 즉, 기록 게이트 신호 E8의 서보 정보의 기록 종료로 어서트 상태(L 레벨)에서 니게이트 상태(H 레벨)로 전환하면, 어드레스 전환부(84)가 전환 출력을 어드레스 가산부(80)로 출력하고, 어드레스 가산부(80)는 현재의 헤드 어드레스에 1을 더한 어드레스를 셀렉터(76)를 경유하여 헤드 어드레스 제어 레지스터(78)에 격납함으로써 다음 헤드 어드레스로 전환한다.

이 결과, 기록 게이트 신호 E8이 어서트 상태에서 니게이트 상태로 전환될 때마다 헤드 어드레스가 1개씩 증가하고, 헤드 선택 회로(52)에서 예컨대 헤드 번호 01, 02, 03, 04의 순서에 따라 헤드 18-1, 18-2, 18-3, 18-4의 차례로 헤드 전환이 자동적으로 행해진다.

어드레스 비교부(86)는 최대치 레지스터(88)의 헤드 어드레스의 최대치, 예컨대 헤드 번호 HH=04와 헤드 어드레스 제어 레지스터(78)의 헤드 어드레스를 비교하고 있다. 헤드 어드레스가 최대치에 일치하면 셀렉터(76)를 셀렉터(74)를 통해 개시 헤드 어드레스 레지스터(75)측으로 전환하고, 다음 헤드 어드레스 전환시에는 개시 헤드 어드레스 레지스터(75)의 초기치, 즉 헤드 어드레스의 최소치를 헤드 어드레스 제어 레지스터(78)에 격납한다. 이 결과, 헤드 선택 회로(52)에서 최후의 헤드(18-4)가 선택되면, 다음에는 최초의 헤드(18-1)의 선택으로 되돌아간다.

도 8의 (a)∼(g)는 도 7의 제어 레지스터 회로(50)에 설치한 자동 헤드 전환 제어부(70)에 의한 서보 기록시의 헤드 전환 동작의 타이밍도이다. 도 8의 (a)의 기록 게이트 신호 E8은 4개의 헤드를 순차적으로 전환하여 4개의 기록 매체면에 차례로 서보 정보를 순차적으로 기록하기 때문에, 1 서보 프레임 주기 T0을 4개로 분할한 주기 T1에 1회 발생하고 있다.

이 주기 T1중, 기록 게이트 신호 E8이 논리 레벨 0(L 레벨)이 되는 어서트 기간 T2에 서보 정보의 기록 동작이 행해지고, 다음에 기록 게이트 신호 E8이 논리 레벨 1(H 레벨)이 되는 니게이트 기간 T3 동안에 헤드 전환이 행해진다. 여기서 서보 프레임 주기 T0을 T0=40 ㎲로 하면, 1헤드당의 할당 주기 T1은 T1=10 ㎲가 되고, 서보 프레임 길이 T2를 T2=9.5 ㎲로 하면, 헤드 전환을 위한 빈 시간 T3은 T3=0.5μ=500 ns가 된다.

여기서 본 발명의 헤드 전환은 도 7의 블록도에 도시한 바와 같이, 기록 게이트 신호 E8의 니게이트로의 전환, 즉 논리 레벨 0에서 1로의 상승에 동기한 헤드 어드레스의 카운트 업으로, 수나노 정도의 아주 단시간으로 끝나며, 빈 시간 T3 = 500 ns만으로도 충분한 여유가 있다.

이 때문에, 도 8의 (d)∼(g)와 같이, 기록 게이트 신호 E8의 논리 레벨 0에서 1로의 상승, 즉 어서트 상태에서 니게이트로의 전환에 동기하여 시각 t2, t3, t4, t5의 각각에서, 헤드 18-1에서 18-2, 헤드 18-2에서 18-3, 헤드 18-3에서 18-4, 또 헤드 18-4에서 최초의 18-1로의 전환이 행해진다.

이것에 대하여, 도 7에서 자동 헤드 전환 제어부(70)를 동작시키지 않고, 직렬 인터페이스 유닛(72)에 대한 직렬 전송으로 헤드 전환을 행한 경우에는, 도 9의 타이밍도와 같아진다. 즉, 도 9의 (a)의 기록 게이트 신호 E8의 논리 레벨 0의 어서트 상태로부터 논리 레벨 1의 니게이트 상태로 상승한 후에, 도 9의 (b)의 직렬 데이터 인에이블 신호 E5를 논리 레벨 1에서 0의 인에이블 상태로 하고, 이것에 동기하여 도 9의 (c)와 같이 직렬 데이터 신호 E6에 의해 16비트의 제어 레지스터의 어드레스와 제어 데이터를 전송한다.

이러한 직렬 전송에 기초하여 도 9의 (d)∼(g)와 같이 헤드(18-1∼18-4)를 순차적으로 전환한다. 여기서 1 서보 프레임 주기 T0를 도 8과 동일하게 T0=40 ㎲로 하고, 또한 서보 프레임 길이 T1=9.5 ㎲로 하면, 헤드 전환에 요하는 시간 T2는 T2=1 ㎲가 된다. 이 헤드 전환 시간 T2중에는 직렬 전송 시간이 포함되어 있다. 직렬 전송 시간은 직렬 클록을 20 MHz로 하면, 수학식 2가 된다.

이것에 실제의 헤드 어드레스에 필요한 전환 시간을 200 ns로 하면, T2=1 ㎲가 된다.

이 결과, 4헤드분의 서보 정보의 기록을 위한 헤드 전환에 필요한 시간 T는 T=42 ㎲가 된다. 그러나, 헤드 전환 시간 Th=42 ㎲는 1 서보 프레임 주기 T0=40 ㎲를 넘어 버리고, 도 4와 같이 다음 서보 정보 영역까지의 사이에 순차적으로, 다른 헤드 전환에 의해 모든 헤드분의 서보 정보의 기록을 할 수 없게 된다.

이것에 대하여 본 발명에 있어서는, 도 8의 타이밍도에 도시한 바와 같이, 자동 헤드 전환 제어에 의해 서보 프레임 주기 T0내에 모든 헤드를 전환하고, 연속적으로 서보 정보를 모든 기록 매체면에 순차적으로 기록할 수 있다.

도 10은 도 2의 제어 보드(12)의 MCU(28)에 설치하고 있는 서보 기록 처리부(48)에 의한 서보 정보 기록 처리, 즉 서보 기록 처리의 흐름도이다.

우선 단계 S1에서 전원 투입에 기초하여 스핀들 모터(26)가 기동하고, 단계 S2에서 모터 정상 회전인지 여부를 체크하여, 만약 정상 회전에 이르지 않으면, 단계 S3에서 모터 이상으로서 처리를 종료한다. 모터 정상 회전이 판별되면, 단계 S4로 진행하고, 헤드 IC 회로(14)를 초기화한 후, 단계 S5에서 자동 헤드 전환 모드의 설정을 한다.

계속해서 단계 S7에서 서보 프레임 기록 제어를 실행한다. 구체적으로는 도 8의 타이밍도와 같이, 기록 게이트 신호 E8을 어서트하여 서보 정보를 기록하고, 기록 종료로 기록 게이트 신호를 니게이트하면, 자동적으로 다음 헤드로 전환된다. 서보 정보의 기록이 끝나면, 단계 S8에서 정상 기록인지 여부를 체크한다.

정상 기록이면, 단계 S10으로 진행하여 모든 헤드의 전환에 의한 기록 종료 여부를 체크하고, 모든 헤드에 이를 때까지는 단계 S7로 되돌아가서 다음 헤드 전환에 의한 서보 프레임의 기록을 행한다. 단계 S8에서 만약 정상 기록이 판별되지 않고서 기록 에러가 되었을 경우에는 단계 S9에서 미실장 헤드인지 여부를 체크한다.

이 미실장 헤드의 체크시에는 미실장 헤드 테이블(49)을 참조하여, 미실장 플래그가 있는 헤드인지 여부를 체크한다. 만약 미실장 헤드이면 기록 에러는 무시하고, 단계 S11로 되돌아가서 다음 처리로 진행한다. 만약 미실장 헤드가 아니었을 경우에는 단계 S10으로 진행하며, 헤드 이상으로서 처리를 이상 종료한다.

단계 S11에서 모든 헤드의 기록이 종료하면, 단계 S12로 진행하고, 모든 실린더의 기록 종료인지 여부를 체크하여, 모든 실린더의 기록 종료가 아니면 다시 단계 S6으로 되돌아가며, 다음 실린더 위치로 헤드를 이동한 후, 단계 S7 내지 S11에 의한 헤드 전환에 의한 서보 정보의 기록을 반복한다. 단계 S12에서 모든 실린더의 기록 종료를 판별하면, 단계 S11에서 정상 종료로서, 일련의 서보 정보의 기록 처리 즉 서보 기록을 종료한다.

도 11은 도 5의 헤드 IC 회로(14)에 설치한 자동 헤드 전환 제어부(70)의 다른 실시 형태이다. 이 자동 헤드 전환 제어부(70)에 있어서는 헤드 어드레스 제어 레지스터(78)의 전환을 어드레스 감산부(90)에 의한 어드레스의 감산으로 행하고 있다. 이 때문에, 개시 헤드 어드레스 레지스터(80)에는 헤드 어드레스의 최대치가 고정적으로 격납되고, 한편, 어드레스 비교부(86)에 대한 기준으로서 최소치 레지스터(92)가 설치되며, 헤드 어드레스의 최소치가 격납되어 있다.

직렬 인터페이스 유닛(72)에 대한 직렬 전송으로 자동 전환 모드 설정 레지스터(82)에 레지스터 설정이 행해지면, 자동 헤드 전환 모드가 유효하게 되어, 먼저 개시 헤드 어드레스 레지스터(80)의 헤드 어드레스의 최대치가 셀렉터(74, 76)를 통해 헤드 어드레스 제어 레지스터(78)에 격납되고, 헤드 선택 회로(52)에 대하여 헤드(18-4)의 헤드 선택 신호 E10이 출력된다.

계속해서 기록 게이트 신호 E8의 어서트로부터 니게이트로의 전환에 동기하여 어드레스 전환부(84)가 어드레스 감산부(90)를 동작하여, 현재의 헤드 어드레스 제어 레지스터(78)의 헤드 어드레스를 1개 감산하여, 셀렉터(76)를 통해 재격납된다. 이 때문에, 헤드 어드레스가 1개 줄어 헤드(18-3)가 선택된다.

이하 동일하게 하여 헤드 어드레스가 순차적으로 감산되고, 어드레스 비교부(86)에서 최소치에 일치하면, 계속해서 셀렉터(76)에 의한 제어로 개시 헤드 어드레스 레지스터(80)의 최대치가 헤드 어드레스 제어 레지스터(78)에 격납되며, 다시 헤드(18-4)의 선택으로 되돌아간다. 이와 같이 헤드 어드레스를 최대치로부터 최소치로 순차적으로 전환하는 것 이외에는 도 7의 실시 형태와 같다.

도 12는 도 2의 자동 헤드 전환 제어부(70)의 다른 실시 형태로서, 자동 헤드 전환 모드의 설정을, 직렬 인터페이스 유닛(72)의 직렬 전송에 상관없이 제어 보드(12)로부터의 자동 헤드 전환 모드 설정 신호 E9에 의해 직접 행하도록 한 것을 특징으로 한다.

그 때문에, 헤드 IC 회로(14)측에는 외부로부터의 자동 헤드 전환 모드 설정 신호 E9를 입력하는 단자(96)가 새롭게 설치되고, 단자(96)로부터의 신호 E9를 자동 전환 모드 설정부(94)에 입력하고 있다. 자동 전환 모드 설정부(94)는 단자(96)에 대한 신호 E9의 극성을 판정하고 있고, 예컨대 통상시에는 플러스 극성이며, 이것이 마이너스 극성이 되면 자동 헤드 전환 모드를 설정한다.

이와 같이 하드웨어적으로 헤드 IC 회로(14)에 있어서의 자동 헤드 전환 모드의 설정을 가능하게 한 경우에는 정상 단계에서 서보 기록이 완료하였으면, 단자(96)에 대한 전기적인 접속을 물리적으로 분리해 둠으로써, 사용자가 장치를 사용하고 있는 상태에서 헤드 IC 회로(14)가 자동 헤드 전환 모드로 전환되어 잘못 헤드 자동 선택해 버리는 에러를 확실하게 방지할 수 있다.

물론, 서보 기록 종료후에 단자(96)에 대한 신호선 접속을 남겨 두고 있던 경우에는, 도 2의 MCU(28)의 서보 기록 처리부(48)에 의해 제어 논리 회로(34)를 통해 IC 헤드 회로(14)에 대한 자동 헤드 전환 모드의 직렬 전송에 의한 설정 제어를 금지시키고 있다.

도 13은 도 7의 자동 헤드 전환 제어부(70)의 다른 실시 형태로서, 이 실시 형태에 있어서는 미실장 헤드에 대한 처리를 헤드 IC 회로(14)측에서 행하도록 한 것을 특징으로 한다.

제어 레지스터 회로(50)에 설치한 자동 헤드 전환 제어부(70)는 기본적으로 도 7의 실시 형태와 같지만, 추가로 미실장 레지스터(98)와 마스크 레지스터 회로(100)를 설치하고 있다. 미실장 레지스터(98)는 전원 투입시에 헤드 선택 회로(52)에 접속하고 있는 헤드(18-1∼18-4)의 물리적인 접속 상태를 체크하고, 비트 대응으로 미실장을 나타내고 있다.

예컨대 헤드 IC 회로(14)에 실장 가능한 헤드수가 8개였던 경우, 미실장 레지스터(98)는 8비트 레지스터로서, 도시와 같이 4개의 헤드(18-1∼18-4)를 실장하고, 나머지 헤드(18-5∼18-8)를 실장하지 않았을 때에는 미실장 레지스터(98)는 「1110000」으로 세트된다.

마스크 레지스터 회로(100)는 어드레스 전환부(84)에 대한 기록 게이트 신호 E8의 어서트로부터 니게이트로의 전환을 검출하여 8비트에 대해서 비트 1의 위치를 시프트하고 있고, 비트 1의 시프트 위치에 대응한 미실장 레지스터(98)의 비트와의 논리곱을 취하고 있다.

이 때 미실장이면 마스크 레지스터 회로(100)의 논리곱 입력은 「10」이 되고, 마스크 레지스터 회로(100)의 논리곱 출력 「0」을 기록 드라이버(54)에 출력하여 기록 드라이버(54)의 기록 동작을 금지한다. 이 결과, 미실장 헤드로 헤드 선택 회로(52)를 전환했을 때에는 기록 드라이버(54)가 동작하고 있지 않기 때문에, 서보 정보를 위한 기록 데이터가 입력하여도 헤드 선택 회로(52)에 공급되지 않고, 기록 동작은 행해지지 않는다.

이것에 대하여 실장 헤드에 대해서는 미실장 레지스터(98)의 대응 비트가 비트 1이고, 마스크 레지스터 회로(100)의 논리곱 입력은 「11」이 되며, 마스크 레지스터 회로(100)의 기록 드라이버(54)에 대한 논리곱 출력이 「1」이 되고, 기록 드라이버(54)가 동작하여 기록 데이터에 따른 기록 전류를 그 때 선택하고 있는 실장 헤드로 흐르게 하여 서보 정보를 기록할 수 있다.

도 14는 미실장 레지스터에 대한 처리를 IC 헤드 회로(14)측에서 행하기 위한 자동 헤드 전환 제어부(70)의 다른 실시 형태이고, 도 13의 마스크 레지스터 회로(100)를 대신하여 스킵 제어부(102)를 설치하고 있다.

스킵 제어부(102)는 기록 게이트 신호 E8이 어서트로부터 니게이트로 전환되는 전환 타이밍마다 미실장 레지스터(98)를 참조하고, 만약 미실장이었던 경우에는 어드레스 가산부(80)를 다음 실장 헤드의 어드레스가 되도록 스킵시킨다. 이 때문에, 복수의 헤드중의 일부에 미실장이 있어도, 미실장 레지스터를 의식하지 않고 실장 레지스터에 대해서 연속적으로 헤드 전환을 행하여 서보 정보를 기록할 수 있다.

또한, 상기의 실시 형태에 있어서는 도 2와 같이 디스크 드라이브의 디스크 인클로저(10)에 헤드 IC 회로(14)를 실장한 상태를 예로 들고 있지만, 본 발명은 헤드 IC 회로(14) 그 자체를 제공하는 것이기도 하다.

또한 상기 실시 형태에 있어서의 자동 헤드 전환 제어는 서보 기록을 예를 든 것이었지만, 다른 기록 또는 독출에서 필요하면, 동일하게 하여 단시간에서의 헤드 자동 전환이 가능하다.

또 본 발명은 목적 및 그 이점을 손상시키지 않는 범위에서 적당한 변형이 포함된다. 또한 본 발명은 실시예에 나타낸 수치에 의한 제한은 받지 않는다.

이상 설명한 바와 같이, 본 발명의 헤드 IC 회로 및 기록 장치에 있어서는 자동 헤드 전환 모드를 설정하여 기록 게이트 신호에 의해 기록 동작을 실행하면, 기록 동작의 실행 종료를 트리거로 헤드 어드레스가 자동적으로 전환되고, 직렬 인터페이스에 의한 데이터 전송을 수반하지 않고서 헤드 전환이 가능함으로써, 헤드 전환 시간을 대폭 단축할 수 있다.

이 때문에, 직렬 전송 기능을 구비한 헤드 IC 회로만으로도, 1 서보 프레임 간격으로 모든 헤드를 전환하여 서보 정보를 다른 매체면에 겹치지 않도록 비켜 놓으면서 순차적으로 기록하는 고속 서보 기록을 확실히 할 수 있고, 크린룸을 필요로 하는 전용 기록 설비의 설치수를 적게 하여 비용 절감을 도모할 수 있다.

Claims

복수의 기록 매체면에 대응하여 배치된 복수의 헤드를 전환하여 정보를 기록 재생하는 헤드 IC 회로에 있어서,

외부로부터 직렬 전송된 레지스터 어드레스와 제어 데이터를 수신하는 직렬 인터페이스 유닛과,

상기 직렬 인터페이스 유닛에서 수신된 상기 레지스터 어드레스에 의해 지정되어 상기 제어 데이터를 격납하고, 상기 제어 데이터에 기초하여 헤드 선택 신호를 출력하는 헤드 어드레스 제어 레지스터와,

외부로부터 자동 헤드 전환 모드의 설정을 수신했을 때에, 기록 동작을 지시하는 외부로부터의 기록 게이트 신호에 동기하여 상기 헤드 어드레스 제어 레지스터를 자동적으로 전환하여 상기 복수의 헤드에 대한 헤드 선택 신호를 차례로 출력하는 자동 헤드 전환 제어부를 구비한 것을 특징으로 하는 헤드 IC 회로.
제1항에 있어서, 상기 자동 헤드 전환 제어부는 상기 복수의 기록 매체면에 서보 정보를 기록할 때에, 외부로부터 상기 자동 헤드 전환 모드의 설정을 수신하는 것을 특징으로 하는 헤드 IC 회로.
제1항에 있어서, 상기 자동 헤드 전환 제어부는 헤드 어드레스의 최소치를 초기치로 하여 상기 기록 게이트 신호가 거짓이 되는 타이밍마다 상기 헤드 어드레스를 1씩 증가시키고, 상기 헤드 어드레스가 실장 가능한 헤드수에 대응한 최대치와 동일한 경우에 기록 게이트 신호가 거짓이 되었을 때에는 다음 헤드 어드레스를 상기 최소치로 하는 것을 특징으로 하는 헤드 IC 회로.
제1항에 있어서, 상기 자동 헤드 전환 제어부는 실장 가능한 헤드수에 대응한 헤드 어드레스의 최대치를 초기치로 하여 상기 기록 게이트 신호가 거짓이 되는 타이밍마다 상기 헤드 어드레스를 1씩 감소시키고, 상기 헤드 어드레스가 헤드 어드레스의 최소치와 동일한 경우에 기록 게이트 신호가 거짓이 되었을 때에는 다음 헤드 어드레스의 상기 최대치로 하는 것을 특징으로 하는 헤드 IC 회로.
제1항에 있어서, 상기 자동 헤드 전환 제어부는 기록 동작을 지시하는 상기 기록 게이트 신호가 참이 되는 타이밍에서, 기록 드라이버를 동작 상태로 하여 헤드 어드레스를 전환한 헤드에 기록 전류를 공급하는 것을 특징으로 하는 헤드 IC 회로.
제1항에 있어서, 상기 자동 헤드 전환 제어부는 자동 전환 모드 설정용 제어 레지스터를 가지며, 상기 직렬 인터페이스에서 수신한 레지스터 어드레스에 의해 상기 자동 전환 모드 설정용 제어 레지스터를 지정하여 수신한 제어 데이터를 격납하고, 상기 제어 데이터에 기초하여 상기 자동 헤드 전환 모드의 설정과 설정 해제를 행하는 것을 특징으로 하는 헤드 IC 회로.
제1항에 있어서, 상기 자동 헤드 전환 제어부는,

외부로부터 상기 자동 헤드 전환 모드의 설정 신호의 입력을 수신하는 단자와,

상기 단자의 신호 극성에 기초하여 상기 자동 헤드 전환 모드의 설정과 설정 해제를 행하는 모드 설정부를 포함한 것을 특징으로 하는 헤드 IC 회로.
제1항에 있어서, 상기 자동 헤드 전환 제어부는 복수의 헤드의 실장과 미실장을 인식하고, 상기 기록 게이트 신호에 의한 헤드 어드레스의 전환으로 미실장 헤드를 선택한 경우에는 상기 미실장 헤드에 대한 기록 동작을 금지하는 것을 특징으로 하는 헤드 IC 회로.
제1항에 있어서, 상기 자동 헤드 전환 제어부는 복수의 헤드의 실장과 미실장을 인식하고, 상기 기록 게이트 신호에 의한 헤드 어드레스의 전환에 있어서, 미실장의 헤드 어드레스는 스킵하여 미실장 헤드를 선택하지 않도록 한 것을 특징으로 하는 헤드 IC 회로.
복수의 기록 매체면에 대응하여 배치된 복수의 헤드를 전환하여 정보를 기록 재생하는 헤드 IC 회로와, 상기 헤드 IC 회로를 통해 헤드에 의해 기록 매체에 대하여 정보를 기록 재생하는 제어 보드를 구비한 기록 장치에 있어서,

상기 헤드 IC 회로는,

상기 제어 보드로부터 직렬 전송된 레지스터 어드레스와 제어 데이터를 수신하는 직렬 인터페이스 유닛과,

상기 직렬 인터페이스 유닛에서 수신된 상기 레지스터 어드레스에 의해 지정되어 상기 제어 데이터를 격납하고, 상기 제어 데이터에 기초하여 헤드 선택 신호를 출력하는 헤드 어드레스 제어 레지스터와,

외부로부터 자동 헤드 전환 모드의 설정을 수신했을 때에, 기록 동작을 지시하는 상기 제어 보드로부터의 기록 게이트 신호에 동기하여 상기 헤드 어드레스 제어 레지스터를 자동적으로 전환하여 상기 복수의 헤드에 대한 헤드 선택 신호를 차례로 출력하는 자동 헤드 전환 제어부를 포함하며,

상기 제어 보드는 상기 헤드 IC 회로에 자동 헤드 전환 모드를 설정하여 1 서보 샘플 주기내에 모든 헤드를 차례로 선택하여 대응하는 기록 매체면의 각각에 서보 정보를 순차적으로 기록하는 서보 기록 처리부를 포함한 것을 특징으로 하는 기록 장치.
제10항에 있어서, 상기 제어 보드의 서보 기록 처리부는 미실장 헤드를 등록한 미실장 헤드 테이블을 가지며, 상기 미실장 헤드 테이블에 등록되어 있는 헤드 어드레스에서 발생하는 기록 에러는 무시하는 것을 특징으로 하는 기록 장치.
제10항에 있어서, 상기 제어 보드의 서보 기록 처리부는 모든 헤드의 순차적 선택에 의한 복수의 매체 기록면의 모든 실린더에 대한 서보 정보의 기록이 완료될 때까지, 상기 직렬 인터페이스를 사용한 상기 헤드 IC 회로에 대한 헤드 어드레스의 전환을 금지하는 것을 특징으로 하는 기록 장치.
제10항에 있어서, 상기 헤드 IC 회로의 자동 헤드 전환 제어부는 상기 복수의 기록 매체에 서보 정보를 기록할 때에 외부로부터 상기 자동 헤드 전환 모드의 설정을 수신하는 것을 특징으로 하는 기록 장치.
제10항에 있어서, 상기 헤드 IC 회로의 자동 헤드 전환 제어부는 헤드 어드레스의 최소치를 초기치로 하여 상기 기록 게이트 신호가 거짓이 되는 타이밍마다 상기 헤드 어드레스를 1씩 증가시키고, 상기 헤드 어드레스가 실장 가능한 헤드수에 대응한 최대치와 동일한 경우에 기록 게이트 신호가 거짓이 되었을 때에는 다음 헤드 어드레스를 상기 최소치로 하는 것을 특징으로 하는 기록 장치.
제10항에 있어서, 상기 헤드 IC 회로의 자동 헤드 전환 제어부는 실장 가능한 헤드수에 대응한 헤드 어드레스의 최대치를 초기치로 하여 상기 기록 게이트 신호가 거짓이 되는 타이밍마다 상기 헤드 어드레스를 1씩 감소시키고, 상기 헤드 어드레스가 헤드 어드레스의 최소치와 동일한 경우에 기록 게이트 신호가 거짓이 되었을 때에는 다음 헤드 어드레스의 상기 최대치로 하는 것을 특징으로 하는 기록 장치.
제10항에 있어서, 상기 헤드 IC 회로의 자동 헤드 전환 제어부는 기록 동작을 지시하는 상기 기록 게이트 신호가 참이 되는 타이밍에서, 기록 드라이버를 동작 상태로 하여 헤드 어드레스를 전환한 헤드에 대한 기록 전류를 공급하는 것을 특징으로 하는 기록 장치.
제10항에 있어서, 상기 헤드 IC 회로의 자동 헤드 전환 제어부는 자동 전환 모드 설정용 제어 레지스터를 가지며, 상기 직렬 인터페이스에서 수신한 레지스터 어드레스에 의해 상기 자동 전환 모드 설정용 제어 레지스터를 지정하여 수신한 제어 데이터를 격납하고, 상기 제어 데이터에 기초하여 상기 자동 헤드 전환 모드의 설정과 설정 해제를 행하는 것을 특징으로 하는 기록 장치.
제10항에 있어서, 상기 헤드 IC 회로의 자동 헤드 전환 제어부는,

외부로부터 상기 자동 헤드 전환 모드의 설정 신호의 입력을 수신하는 단자와,

상기 단자의 신호 극성에 기초하여 상기 자동 헤드 전환 모드의 설정과 설정 해제를 행하는 모드 설정부를 포함한 것을 특징으로 하는 기록 장치.
제10항에 있어서, 상기 헤드 IC 회로의 자동 헤드 전환 제어부는 복수의 헤드의 실장과 미실장을 인식하고, 상기 기록 게이트 신호에 의한 헤드 어드레스의 전환으로 미실장 헤드를 선택한 경우에는 상기 미실장 헤드에 대한 기록 동작을 금지하는 것을 특징으로 하는 기록 장치.
제10항에 있어서, 상기 헤드 IC 회로의 자동 헤드 전환 제어부는 복수의 헤드의 실장과 미실장을 인식하고, 상기 기록 게이트 신호에 의한 헤드 어드레스의 전환에 있어서, 미실장의 헤드 어드레스는 스킵하여 미실장 헤드를 선택하지 않도록 한 것을 특징으로 하는 기록 장치.