JP2021034080A - 磁気ディスク装置、および該磁気ディスク装置の動作モード規定方法 - Google Patents

Abstract

【課題】コントローラに対する外部端子からの動作モードの設定を防止可能な磁気ディスク装置、および動作モードの規定方法を提供する。【解決手段】磁気ディスク装置は、磁気ディスクと、磁気ディスクに対するデータのライトおよびリードを行うアクチュエータと、アクチュエータを制御するコントローラとを備える。コントローラは、コントローラの動作モードを規定するモード規定部と、モード規定部によって規定された動作モードでアクチュエータの制御を開始する制御部と、動作モードを外部から設定するための外部端子とを有する。モード規定部は、動作モードの情報を記憶するメモリと、メモリに記憶された動作モードの情報および外部端子から設定される動作モードの情報のいずれかを電源投入時に選択して制御部に与える選択回路とを含んで構成される。【選択図】 図４

Description

本発明の実施形態は、磁気ディスク装置、および該磁気ディスク装置における動作モードの規定方法に関する。

磁気ディスク装置には、大規模集積回路（ＬＳＩ）を用いたシステムコントローラが搭載されている。磁気ディスク装置の設計や製造過程においては、システムコントローラの動作モードが適宜切り換えられて作業が行われる。動作モードとしては、例えば通常動作モード、機能の一部を無効化させるような限定的な動作モード、内部回路テストもしくはデバッグのための動作モードなどが挙げられる。これらの動作モードは、システムコントローラに設けた管理用の外部端子から設定可能とされている。これにより、例えば製品出荷前などの作業性の向上が図られている。

その一方で、特段の防止措置を講じなければ、製品の出荷時以降にも外部端子から動作モードを設定することが可能な状態となる。したがって、製品の出荷時以降に外部端子から動作モードが不正に設定されることを防止する必要がある。

米国特許第７００９８７９号明細書 米国特許出願公開第２００５／００９９８３２号明細書 米国特許第５８２６００７号明細書

本発明の実施形態が解決しようとする課題は、出荷時以降に外部端子から動作モードが設定されることを防止可能な磁気ディスク装置、および動作モードの規定方法を提供することである。

実施形態の磁気ディスク装置は、磁気ディスクと、磁気ディスクに対するデータのライトおよびリードを行うアクチュエータと、アクチュエータを制御するコントローラとを備える。コントローラは、コントローラの動作モードを規定するモード規定部と、モード規定部によって規定された動作モードでアクチュエータの制御を開始する制御部と、動作モードを外部から設定するための外部端子とを有する。モード規定部は、動作モードの情報を記憶するメモリと、メモリに記憶された動作モードの情報および外部端子から設定される動作モードの情報のいずれかを電源投入時に選択して制御部に与える選択回路とを含んで構成される。

実施形態に係る磁気ディスク装置の概略的な構成の一例を示す図である。 実施形態に係る磁気ディスク装置のシステムコントローラの概略的な構成の一例を示す図である。 実施形態に係る磁気ディスク装置のシステムコントローラの動作モードを規定する際の一例を示すフローチャートである。 実施形態に係る磁気ディスク装置のシステムコントローラにおいて、一方がマスタ（メイン）ＳｏＣとして機能する動作モードに規定され、他方がスレーブ（サブ）ＳｏＣとして機能する動作モードに規定された場合の動作態様を示す図である。 実施形態に係る磁気ディスク装置のシステムコントローラにおいて、外部端子からの動作モードの設定が許容される場合の一例を示す図である。 実施形態とは別形態のデュアルアクチュエータの磁気ディスク装置の概略的な構成の一例を示す図である。

以下、実施形態に係る磁気ディスク装置について、図１から図６を参照して説明する。

図１は、実施形態に係る磁気ディスク装置１の概略的な構成の一例を示す図である。図１には、複数（一例として二つ）のアクチュエータを備えたデュアルアクチュエータ方式の磁気ディスク装置１を示す。

磁気ディスク装置１は、ヘッドディスクアセンブリ（以下、ＨＤＡという）２と、ドライバＩＣ１１，１２と、ヘッドアンプ集積回路（以下、ヘッドアンプＩＣという）２１，２２と、バッファ（バッファメモリ）３と、揮発性メモリ７０と、不揮発性メモリ８０と、システムコントローラ（第１コントローラ）１００Ａと、システムコントローラ（第２コントローラ）１００Ｂとを備える。また、磁気ディスク装置１は、ホスト４と通信可能に接続される。

ＨＤＡ２は、磁気ディスク（以下、単にディスクという）３０と、スピンドルモータ（以下、ＳＰＭという）３１と、アーム４１，４２と、ボイスコイルモータ（以下、ＶＣＭという）５１，５２とを有する。ディスク３０は、ＳＰＭ３１により回転する。アーム４１およびＶＣＭ５１は、アクチュエータ（以下、第１アクチュエータという）を構成する。アーム４１にはヘッド６１が搭載されている。第１アクチュエータは、ＶＣＭ５１の駆動により、ヘッド６１をディスク３０上の目標位置まで移動制御する。同様に、アーム４２およびＶＣＭ５２は、アクチュエータ（以下、第２アクチュエータという）を構成する。アーム４２にはヘッド６２が搭載されている。第２アクチュエータは、ＶＣＭ５２の駆動により、ヘッド６２をディスク３０上の目標位置まで移動制御する。

ディスク３０は、その記録領域に、ユーザから利用可能な記録領域３０ａと、システム管理に必要な情報をライトするシステムエリア３０ｂとが割り当てられている。

ヘッド６１は、スライダを本体として、該スライダに実装されたライトヘッド６１Ｗおよびリードヘッド６１Ｒを備える。ライトヘッド６１Ｗは、ディスク３０上にデータをライトする。リードヘッド６１Ｒは、ディスク３０上のデータトラックに記録されているデータをリードする。ヘッド６１は、少なくとも１つのセクタを含むブロック単位でデータをディスク３０上にライトし、ブロック単位でディスク３０からデータをリードする。セクタは、ディスク３０にライトするデータ、またはディスク３０からリードするデータの最小単位である。同様に、ヘッド６２は、スライダを本体として、該スライダに実装されたライトヘッド６２Ｗおよびリードヘッド６２Ｒを備える。ライトヘッド６２Ｗは、ディスク３０上にデータをライトする。リードヘッド６２Ｒは、ディスク３０上のデータトラックに記録されているデータをリードする。ヘッド６２は、少なくとも１つのセクタを含むブロック単位でデータをディスク３０上にライトし、ブロック単位でディスク３０からデータをリードする。

ドライバＩＣ１１は、システムコントローラ１００Ａ（詳細には、後述するＭＰＵ１３２Ａ）の制御に従って、ＳＰＭ３１およびＶＣＭ５１の駆動を制御する。また、ドライバＩＣ１２は、システムコントローラ１００Ｂ（詳細には、後述するＭＰＵ１３２Ｂ）の制御に従って、ＶＣＭ５２の駆動を制御する。

ヘッドアンプＩＣ２１は、リードアンプおよびライトドライバを備える。リードアンプは、ディスク３０からリードされたリード信号を増幅して、システムコントローラ１００Ａ（詳細には、後述するリード／ライト（Ｒ／Ｗ）チャネル１３１Ａ）に出力する。ライトドライバは、Ｒ／Ｗチャネル１３１Ａから出力されるライトデータに応じたライト電流をヘッド６１に出力する。同様に、ヘッドアンプＩＣ２２は、リードアンプおよびライトドライバを備える。リードアンプは、ディスク３０からリードされたリード信号を増幅して、システムコントローラ１００Ｂ（詳細には、後述するリード／ライト（Ｒ／Ｗ）チャネル１３１Ｂ）に出力する。ライトドライバは、Ｒ／Ｗチャネル１３１Ｂから出力されるライトデータに応じたライト電流をヘッド６２に出力する。

バッファ３は、磁気ディスク装置１とホスト４との間で送受信されるデータなどを一時的に記録する半導体メモリである。バッファ３は、例えば、ＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）、ＦｅＲＡＭ（Ferroelectric Random Access memory）、あるいはＭＲＡＭ（Magneto resistive Random Access Memory）などである。

揮発性メモリ７０は、電力供給が断たれると保存しているデータが失われる半導体メモリである。揮発性メモリ７０は、磁気ディスク装置１の各部での処理に必要なデータなどを格納する。揮発性メモリ７０は、例えばＤＲＡＭ、またはＳＤＲＡＭである。

不揮発性メモリ８０は、電力供給が断たれても保存しているデータを記録する半導体メモリである。不揮発性メモリ８０は、例えば、ＮＯＲ型またはＮＡＮＤ型のフラッシュＲＯＭ（Flash Read Only Memory :ＦＲＯＭ）である。

システムコントローラ１００Ａ，１００Ｂは、例えば、複数の素子が単一チップに集積されたSystem-on-a-Chip（ＳｏＣ）と称される大規模集積回路（ＬＳＩ）を用いて実現される。システムコントローラ１００Ａは、第１アクチュエータ（アーム４１およびＶＣＭ５１）を制御するコントローラである。システムコントローラ１００Ｂは、第２アクチュエータ（アーム４２およびＶＣＭ５２）を制御するコントローラである。

図２は、システムコントローラ１００Ａ，１００Ｂの概略的な構成の一例を示す図である。システムコントローラ１００Ａとシステムコントローラ１００Ｂは、同一構成になっている。システムコントローラ１００Ａは、デュアルアクチュエータ方式の磁気ディスク装置１のマスタ（メイン）ＳｏＣに相当する。システムコントローラ１００Ｂは、デュアルアクチュエータ方式の磁気ディスク装置１のスレーブ（サブ）Ｓｏｃに相当する。

図２に示すように、これらのシステムコントローラ１００Ａ，１００Ｂは、ＭＰＵ（制御部）１３２Ａ，１３２Ｂ、バッファ制御部１１０Ａ，１１０Ｂ、データ通信回路１２０Ａ，１２０Ｂ、ディスク制御部１３０Ａ，１３０Ｂ、モード規定部（第１モード規定部）１４０Ａおよびモード規定部（第２モード規定部）１４０Ｂを含んでそれぞれ構成される。

システムコントローラ１００Ａは、ドライバＩＣ１１、ヘッドアンプＩＣ２１、バッファ３、揮発性メモリ７０、不揮発性メモリ８０、およびシステムコントローラ１００Ｂと接続されている。これに対し、システムコントローラ１００Ｂは、ドライバＩＣ１２、ヘッドアンプＩＣ２２、システムコントローラ１００Ａと接続されている。システムコントローラ１００Ａとシステムコントローラ１００Ｂは、通信路Ｃにより接続されている。通信路Ｃは、高速でデータ転送が可能な通信路である。

ＭＰＵ（第１制御部）１３２ＡおよびＭＰＵ（第２制御部）１３２Ｂは、磁気ディスク装置１の各部を制御するメインコントローラである。ＭＰＵ１３２Ａ，１３２Ｂは、ドライバＩＣ１１，１２を介してＳＰＭ３１の回転数を制御するとともに、ＶＣＭ５１，５２を制御し、ヘッド６１，６２の位置決めを行なうサーボ制御を実行する。データのライト時、ＭＰＵ１３２Ａ，１３２Ｂは、ディスク３０へのデータのライト動作を制御するとともに、ホスト４から転送されるライトデータの保存先を選択する。また、データのリード時、ＭＰＵ１３２Ａ，１３２Ｂは、ディスク３０からのデータのリード動作を制御するとともに、リードデータの処理を制御する。ＭＰＵ１３２Ａ，１３２Ｂは、モード規定部１４０Ａ，１４０Ｂによって規定された動作モードでファームウェアを動作させ、処理を実行する。ＭＰＵ１３２Ａ，１３２Ｂは、Ｒ／Ｗチャネル１３１Ａ，１３１Ｂに接続されている。

バッファ制御部１１０Ａ，１１０Ｂは、バッファ３とシステムコントローラ１００Ａ，１００Ｂとのデータの受け渡しを制御する。

データ通信回路１２０Ａ，１２０Ｂは、通信路Ｃを介してシステムコントローラ１００Ａとシステムコントローラ１００Ｂとを相互に接続し、これらの間のデータの送受信を制御する。

ディスク制御部１３０Ａ，１３０Ｂは、Ｒ／Ｗチャネル１３１Ａ，１３１Ｂを有し、ＭＰＵ１３２Ａ，１３２Ｂからの指示に応じて、ホスト４とＲ／Ｗチャネル１３１Ａ，１３１Ｂとの間のデータ転送を制御する。

Ｒ／Ｗチャネル１３１Ａ，１３１Ｂは、ＭＰＵ１３２Ａ，１３２Ｂからの指示に応じて、リードデータおよびライトデータの信号処理を実行する。Ｒ／Ｗチャネル１３１Ａ，１３１Ｂは、リードデータの信号品質を測定する回路、または機能を有している。例えば、Ｒ／Ｗチャネル１３１Ａ，１３１Ｂは、ディスク３０からリードされたリードデータに対する誤り訂正（または、エラー訂正）処理（Error Checking and Correcting:ＥＣＣ）を実行する機能などを有している。Ｒ／Ｗチャネル１３１Ａ，１３１Ｂは、ヘッドアンプＩＣ２１，２２、ＭＰＵ１３２Ａ，１３２Ｂに接続されている。

モード規定部１４０Ａ，１４０Ｂは、システムコントローラ１００Ａ，１００Ｂに対する電源投入時に、システムコントローラ１００Ａ，１００Ｂの動作モード（以下、単に動作モードという）を規定する。動作モードは、ＭＰＵ１３２Ａ，１３２Ｂによって実行制御される動作の態様であり、設定可能な動作モードには、システムコントローラ１００Ａ，１００Ｂの一部の動作（機能）を禁止する（別の捉え方をすれば、一部の動作（機能）を許容する）動作モードが含まれる。例えば、ディスク３０に対する第１データのライト制御やリード制御、または第２データのライト制御やリード制御などは、システムコントローラ１００Ａ，１００Ｂの一部の動作に相当する。第１データはヘッド６１を使用して、第２データはヘッド６２を使用して、それぞれディスク３０に対してライトまたはリードされるデータである。この他、例えばＳＡＴＡ（Serial ATA）やＳＡＳ（Serial Attached SCSI）などに対応した各データ転送制御も、システムコントローラ１００Ａ，１００Ｂの一部の動作に相当する。

また、モード規定部１４０Ａ，１４０Ｂは、システムコントローラ１００Ａ，１００Ｂの外部端子１５０Ａ，１５０Ｂに接続されており、外部端子１５０Ａ，１５０Ｂからのシステムコントローラ１００Ａ，１００Ｂに対する動作モードの設定可否を規定する。接続される外部端子の数は、一つであっても複数であってもよく、例えば外部端子から設定可能とする動作モードの数（種類）に応じて決定すればよい。

モード規定部１４０Ａ，１４０Ｂは、メモリ１４１Ａ，１４１Ｂと選択回路１４２Ａ，１４２Ｂとを含んで構成される。メモリ１４１Ａ，１４１Ｂは、動作モードを記憶する不揮発性のメモリである。メモリ１４１Ａ，１４１Ｂは、記憶した動作モードを消去および上書き不能に構成される。したがって、所定の動作モードが記憶される（書き込まれる）と、記憶された動作モードの情報を別の動作モードの情報に書き換えることはできない。メモリ１４１Ａ，１４１Ｂは、選択回路１４２Ａ，１４２Ｂに接続されている。

メモリ１４１Ａ，１４１Ｂは、例えばＯＴＰＲＯＭ（One Time Programmable ROM）である。この場合、メモリ１４１Ａ，１４１Ｂは、動作モードを所定数のメモリセルに書き込んだ信号、つまり所定ビットの信号（以下、モード信号という）で規定する。モード信号は、動作モードを識別可能なビット数で規定される信号である。動作モードは、いずれかのビットがＯＮ（１）であるモード信号で規定される。すべてのビットがＯＦＦ（０）である状態は、メモリ１４１Ａ，１４１Ｂに動作モードが記憶されていない初期状態である。

メモリ１４１Ａ，１４１Ｂに対する動作モードの情報の書き込み、つまりモード信号の設定は、例えば磁気ディスク装置１（端的にはシステムコントローラ１００Ａ，１００Ｂ）の出荷時になされる。すなわち、出荷時に動作モードの情報が書き込まれ、書き込まれた動作モードの情報は出荷時以降もそのまま保持される。したがって、出荷時以降はモード信号の設定に応じて動作モードが一意に規定される。

モード信号で規定される動作モードは、例えば、システムコントローラ１００Ａ，１００Ｂをマスタ（メイン）ＳｏＣとして機能させる動作モードやスレーブ（サブ）ＳｏＣとして機能させる動作モードなどである。マスタ（メイン）ＳｏＣとして機能させる動作モードでは、ディスク３０に対する第１データのライト制御およびリード制御などが可能となる。スレーブ（サブ）ＳｏＣとして機能させる動作モードでは、ディスク３０に対する第２データのライト制御およびリード制御などが可能となる。また、モード信号で規定される動作モードは、例えば、ＳＡＴＡに対応したデータ転送制御が可能な動作モードやＳＡＳに対応したデータ転送制御が可能な動作モードなどである。これらは一例であって、その他の動作モードを規定することも可能である。

モード信号は、動作モードを示す情報に加えて、外部端子１５０Ａ，１５０Ｂからの動作モードの設定可否を規定する情報（以下、設定可否情報という）を含んでいてもよい。設定可否情報は、例えば、１ビットの信号（以下、設定可否信号という）の状態で規定される。設定可否信号がＯＮ（１）である状態は、外部端子１５０Ａ，１５０Ｂからの動作モードの設定を禁止することを規定し、設定可否信号がＯＦＦ（０）である状態（初期状態）は、外部端子１５０Ａ，１５０Ｂからの動作モードの設定を許容することを規定する。

例えば、動作モードが１ビットの信号で規定される場合、これとは別のビットで設定可否信号を規定し、モード信号を２ビット以上の信号とする。ただし、外部端子１５０Ａ，１５０Ｂからの動作モードの設定を許容する動作モードおよび禁止する動作モードのいずれかに規定すればよい場合、１ビットのモード信号で設定可否信号を兼ねてもよい。この場合、認定可否信号を兼ねるモード信号で外部端子１５０Ａ，１５０Ｂからの動作モードの設定可否を規定できる。また、動作モードが２ビット以上の信号で規定される場合、設定可否信号は省略可能である。この場合、設定可否信号を省略しても、モード信号のいずれかのビットをＯＮ（１）とすることでメモリ１４１Ａ，１４１Ｂは初期状態以外となり、外部端子１５０Ａ，１５０Ｂからの動作モードの設定禁止を規定できる。

選択回路１４２Ａ，１４２Ｂは、動作モードを選択する回路であり、メモリ１４１Ａ，１４１Ｂ、外部端子１５０Ａ，１５０Ｂ、およびＭＰＵ１３２Ａ，１３２Ｂに接続されている。選択回路１４２Ａ，１４２Ｂは、例えばマルチプレクサを含んで構成される。選択回路１４２Ａ，１４２Ｂには、メモリ１４１Ａ，１４１Ｂに記憶されたモード信号と、外部端子１５０Ａ，１５０Ｂから設定される動作モードを示す信号が入力される。

モード信号のいずれかのビットがＯＮ（１）である場合、選択回路１４２Ａ，１４２Ｂは、メモリ１４１Ａ，１４１Ｂに記憶されたモード信号をＭＰＵ１３２Ａ，１３２Ｂに出力する。一方、モード信号のすべてのビットがＯＦＦ（０）である場合、選択回路１４２Ａ，１４２Ｂは、メモリ１４１Ａ，１４１Ｂに記憶されたモード信号ではなく、外部端子１５０Ａ，１５０Ｂから設定される動作モードを示す信号をＭＰＵ１３２Ａ，１３２Ｂに出力する。すなわち、動作モードが外部端子１５０Ａ，１５０Ｂから設定されていれば、選択回路１４２Ａ，１４２Ｂは、設定された動作モードを示す信号をＭＰＵ１３２Ａ，１３２Ｂに出力する。動作モードが外部端子１５０Ａ，１５０Ｂから設定されていなければ、選択回路１４２Ａ，１４２Ｂは、例えば動作モードを示す信号が外部端子１５０Ａ，１５０Ｂから入力されるまで、動作モードの選択を中断する。

すなわち、動作モードの選択時、動作モードの情報がメモリ１４１Ａ，１４１Ｂに記憶されている場合、つまりメモリ１４１Ａ，１４１Ｂが初期状態でない場合、選択回路１４２Ａ，１４２Ｂは、外部端子１５０Ａ，１５０Ｂから設定される動作モードを無視して（参照せずに）、メモリ１４１Ａ，１４１Ｂに記憶されているモード信号で規定される動作モードを選択する。

これに対し、動作モードの選択時、動作モードの情報がメモリ１４１Ａ，１４１Ｂに記憶されていない場合、つまりメモリ１４１Ａ，１４１Ｂが初期状態である場合、選択回路１４２Ａ，１４２Ｂは、外部端子１５０Ａ，１５０Ｂから設定される動作モードを選択する。

このように実施形態によれば、モード規定部１４０で規定された動作モードに従ってシステムコントローラ１００Ａ，１００Ｂが動作する。モード信号および外部端子１５０Ａ，１５０Ｂから設定される動作モードを示す信号に対応する各動作モードの内容については、例えばこれらの信号と動作モードの内容とが紐付けられたテーブルなどにより管理すればよい。ＭＰＵ１３２Ａ，１３２Ｂは、かかるテーブルを参照して動作モードに従った具体的な処理を実行する。

次に、システムコントローラ１００Ａ，１００Ｂの動作モードを規定する際の制御について、フローチャートに従って説明する。図３は、動作モードを規定する際の一例を示すフローチャートである。

図３に示すように、動作モードの規定にあたっては、まず、磁気ディスク装置１のシステムコントローラ１００Ａ，１００Ｂに電源が投入される（Ｓ１０１）。動作モードの規定は、システムコントローラ１００Ａ，１００Ｂに対する電源投入時に、モード規定部１４０Ａ，１４０Ｂにより実行される。

電源投入されると、モード規定部１４０Ａはシステムコントローラ１００Ａの動作モードを規定し、モード規定部１４０Ｂはシステムコントローラ１００Ｂの動作モードを規定する。その際、選択回路１４２Ａ，１４２Ｂは、動作モードの情報を読み込む（Ｓ１０２）。具体的には、メモリ１４１Ａに記憶されたモード信号が選択回路１４２Ａに入力され、メモリ１４１Ｂに記憶されたモード信号が選択回路１４２Ｂに入力される。また、外部端子１５０Ａから設定された動作モードを示す信号が選択回路１４２Ａに入力され、外部端子１５０Ｂから設定された動作モードを示す信号が選択回路１４２Ｂに入力される。

これらの信号が入力されると、選択回路１４２Ａ，１４２Ｂは、入力されたモード信号に応じて動作モードを選択する（Ｓ１０３）。

メモリ１４１Ａ，１４１Ｂに動作モードの情報が記憶されている場合、具体的にはモード信号のいずれかのビットがＯＮ（１）である場合、選択回路１４２Ａ，１４２Ｂは、メモリ１４１Ａ，１４１Ｂに記憶されたモード信号をＭＰＵ１３２Ａ，１３２Ｂに出力する。これにより、モード信号に対応する所定の動作モードが選択される。この場合、外部端子１５０Ａ，１５０Ｂから設定された動作モードは選択されずに無視される。

一方、メモリ１４１Ａ，１４１Ｂに動作モードの情報が記憶されていない場合、具体的にはモード信号のすべてのビットがＯＦＦ（０）である場合、選択回路１４２Ａ，１４２Ｂは、外部端子１５０Ａ，１５０Ｂから設定された動作モードを示す信号をＭＰＵ１３２Ａ，１３２Ｂに出力する。これにより、外部端子１５０Ａ，１５０Ｂから設定された動作モードが選択される。

すなわち、メモリ１４１Ａ，１４１Ｂに記憶された動作モードおよび外部端子１５０Ａ，１５０Ｂから設定された動作モードのいずれかに動作モードが規定される。

動作モードが規定されると、システムコントローラ１００Ａ，１００Ｂは、規定された動作モードに従って動作を開始する（Ｓ１０４）。具体的には、ＭＰＵ１３２Ａ，１３２Ｂは、規定された動作モードに従ってファームウェアを動作させ、磁気ディスク装置１の各部を制御する処理を実行する。

このように実施形態において、システムコントローラ１００Ａ，１００Ｂは、電源投入される際に必ず動作モードが規定され、電源オフされるまで規定された動作モードに従って動作する。一例として、図４には、システムコントローラ１００Ａがマスタ（メイン）ＳｏＣとして機能する動作モードに規定され、システムコントローラ１００Ｂがスレーブ（サブ）ＳｏＣとして機能する動作モードに規定された場合の動作態様を示す。

図４に示す例では、システムコントローラ１００Ａのメモリ１４１Ａには、モード信号として“０１”が記憶されており、モード信号“０１”が選択回路１４２Ａに入力される。この時、外部端子１５０Ａから設定された動作モードを示す信号（“Ｘｎ”）に関わらず、選択回路１４２Ａではモード信号“０１”が選択され、ＭＰＵ１３２Ａに出力される。これにより、ＭＰＵ１３２Ａは、システムコントローラ１００Ａをマスタ（メイン）ＳｏＣとして機能させるための処理を実行する。なお、“Ｘｎ”は、任意のビット数の信号状態（ＯＮ／ＯＦＦ）で動作モードを規定する信号である。

また、システムコントローラ１００Ｂのメモリ１４１Ｂには、モード信号として“１１”が記憶されており、モード信号“１１”が選択回路１４２Ｂに入力される。この時、外部端子１５０Ｂから設定された動作モードを示す信号（“Ｘｎ”）に関わらず、選択回路１４２Ｂではモード信号“１１”が選択され、ＭＰＵ１３２Ｂに出力される。これにより、ＭＰＵ１３２Ｂは、システムコントローラ１００Ｂをスレーブ（サブ）ＳｏＣとして機能させるための処理を実行する。

これにより、システムコントローラ１００Ａは、バッファ制御部１１０Ａとデータ通信回路１２０Ａとが通信路１０１により通信可能となっており、バッファ制御部１１０Ａとディスク制御部１３０Ａとが通信路１０２により通信可能となっている。一方、データ通信回路１２０Ａとディスク制御部１３０Ａとは、通信路１０３による通信ができなくなっている。

これに対し、システムコントローラ１００Ｂは、データ通信回路１２０Ｂとディスク制御部１３０Ｂとが通信路１０３により通信可能となっている。一方、バッファ制御部１１０Ｂとデータ通信回路１２０Ｂとは通信路１０１による通信ができなくなっており、バッファ制御部１１０Ｂとディスク制御部１３０Ｂとは通信路１０２による通信ができなくなっている。

すなわち、図２に示すシステムコントローラ１００Ａ，１００Ｂのようにすべての機能が有効である状態と比べ、図４に示すシステムコントローラ１００Ａ，１００Ｂでは一部の機能が制限されている。マスタ（メイン）ＳｏＣとして機能する動作モードでは、通信路１０１，１０２による通信機能が有効となる一方で、通信路１０３による通信機能が無効となる。これに対し、スレーブ（サブ）ＳｏＣとして機能する動作モードでは、通信路１０３による通信機能が有効となる一方で、通信路１０１，１０２による通信機能が無効となる。換言すれば、バッファ制御部１１０Ａの機能は有効とされ、バッファ制御部１１０Ｂの機能は無効とされる。したがって、バッファ３とシステムコントローラ１００Ｂとのデータの受け渡しは、バッファ制御部１１０Ａとデータ通信回路１２０Ａ，１２０Ｂを介して実行される。

このように、システムコントローラ１００Ａ，１００Ｂは、一部の動作が禁止された動作モードでそれぞれ動作され、一部の機能が制限された状態で動作する。したがって、システムコントローラ１００Ａ，１００Ｂが同一構成であっても、システムコントローラ１００Ａをマスタ（メイン）ＳｏＣとして、システムコントローラ１００Ｂをスレーブ（サブ）Ｓｏｃとしてそれぞれ動作させるような使い分けが可能となる。このため、システムコントローラ１００Ａ，１００Ｂをそれぞれ個別（専用）に構成せずに済み、汎用的に構成できる。

システムコントローラ１００Ａは、ホスト４からライトコマンド（ライトデータ）を受信した場合、バッファ制御部１１０Ａを経由してライトデータをバッファ３に格納する。ＭＰＵ１３２Ａは、第１データと第１データ以外の第２データとにライトデータを分け、第２データに関する情報を通信路Ｃを介してＭＰＵ１３２Ｂに通知する。ＭＰＵ１３２Ａは、第１データをバッファ制御部１１０Ａ、ディスク制御部１３０Ａ、およびヘッドアンプＩＣ２１を介してディスク３０にライトする。これに対し、ＭＰＵ１３２Ｂは、バッファ制御部１１０Ａ、データ通信回路１２０Ａ、通信路Ｃ、データ通信回路１２０Ｂ、ディスク制御部１３０Ｂ、およびヘッドアンプＩＣ２２を介して第２データをディスク３０にライトする。

また、システムコントローラ１００Ａは、ホスト４からリードコマンドを受信した場合、ＭＰＵ１３２Ａの指示に基づいて、第１データと第１データ以外の第２データとにリードデータを分け、第２データに関する情報を通信路Ｃを介してＭＰＵ１３２Ｂに通知する。ＭＰＵ１３２Ａは、第１データをヘッドアンプＩＣ２１、ディスク制御部１３０Ａ、およびバッファ制御部１１０Ａを介してバッファ３に格納する。ＭＰＵ１３２Ｂは、ヘッドアンプＩＣ２２、ディスク制御部１３０Ｂ、データ通信回路１２０Ｂ、通信路Ｃ、データ通信回路１２０Ａ、およびバッファ制御部１１０Ａを介して第２データをバッファ３に格納する。そして、ＭＰＵ１３２Ａは、バッファ３に格納された第１データおよび第２データをホスト４に送信するように制御する。

なお、第１データと第２データとに分離する条件は、例えばデータをリードまたはライトするトラック単位で分離するようにしてもよいし、メインで処理するデータとバックグラウンドで処理するデータとで分離するようにしてもよい。

図５には、モード規定部１４０Ａ，１４０Ｂに対して外部端子１５０Ａ，１５０Ｂからの動作モードの設定が許容される場合の一例を示す。この場合、メモリ１４１Ａ，１４１Ｂは初期状態となっている。したがって、メモリ１４１Ａ，１４１Ｂからは、すべてのビットがＯＦＦである“００”がモード信号として選択回路１４２Ａ，１４２Ｂに入力される。この時、選択回路１４２Ａ，１４２Ｂには、動作モードを示す信号（“Ｘｎ”）が外部端子１５０Ａ，１５０Ｂから入力される。したがって、選択回路１４２Ａ，１４２Ｂでは、モード信号（“００”）ではなく動作モードを示す信号（“Ｘｎ”）が選択され、ＭＰＵ１３２Ａ，１３２Ｂに出力される。これにより、ＭＰＵ１３２Ａ，１３２Ｂは、外部端子１５０Ａ，１５０Ｂから設定された所定の動作モードに従ってシステムコントローラ１００Ａ，１００Ｂを機能させるための処理を実行する。

このように実施形態に係る磁気ディスク装置１によれば、システムコントローラ１００Ａ，１００Ｂに対する電源投入時に、モード規定部１４０Ａ，１４０Ｂでシステムコントローラ１００Ａ，１００Ｂの動作モードを規定することができる。

例えば、電源投入時に動作モードの情報（モード信号）がメモリ１４１Ａ，１４１Ｂに記憶されている場合、つまりメモリ１４１Ａ，１４１Ｂが初期状態でない場合、外部端子１５０Ａ，１５０Ｂから設定される動作モードを無視して（参照せずに）、メモリ１４１Ａ，１４１Ｂに記憶されているモード信号に従って動作モードを規定できる。これにより、規定された所定の動作モードでシステムコントローラ１００Ａ，１００Ｂを動作させることができる。またその際、外部端子１５０Ａ，１５０Ｂから動作モードを設定することを禁止できる。したがって、例えば磁気ディスク装置１の出荷時に動作モードの情報をメモリ１４１Ａ，１４１Ｂに記憶させること、具体的にはモード信号のいずれかのビットをＯＮ（１）にすることで、それ以降に外部端子１５０Ａ，１５０Ｂから動作モードが設定されることを防止できる。すなわち、外部端子１５０Ａ，１５０Ｂから動作モードが不正に設定されることを回避できるため、磁気ディスク装置１の保護を図り、安全性を高めることができる。

これに対し、電源投入時に動作モードの情報がメモリ１４１Ａ，１４１Ｂに記憶されていない場合、つまりメモリ１４１Ａ，１４１Ｂが初期状態である場合、外部端子１５０Ａ，１５０Ｂから動作モードを設定することが可能となる。このため、例えば磁気ディスク装置１の出荷前にテストやデバッグなどを行う際、外部端子１５０Ａ，１５０Ｂから動作モードを自由に設定でき、作業性を高めることができる。そして、テストやデバッグなどが完了して出荷する段階で動作モードの情報をメモリ１４１Ａ，１４１Ｂに記憶させることで、出荷時以降は外部端子１５０Ａ，１５０Ｂから設定される動作モードを無視して、メモリ１４１Ａ，１４１Ｂに記憶されているモード信号に従って動作モードを規定できる。

すなわち、磁気ディスク装置１の出荷前の作業性向上と、出荷時以降の安全性向上との両立を図ることができる。

以上、本発明の実施形態を説明したが、上述した実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。かかる新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

上述した実施形態では、デュアルアクチュエータを二つのアクチュエータが異なる軸でそれぞれ駆動する形態としたが、デュアルアクチュエータの形態はこれに限定されない。例えば、デュアルアクチュエータは、一つの軸で二つのアクチュエータの駆動を制御する形態でもよい。具体的には、図６に示すように、アーム４３とＶＣＭ５３を備えたアクチュエータ、およびアーム４４とＶＣＭ５４を備えたアクチュエータを一つの軸Ｓに設け、これらのアクチュエータによりヘッド６３（６３Ｗ，６３Ｒ），６４（６４Ｗ，６４Ｒ）をディスク３０上の目標位置までそれぞれ移動制御するように構成してもよい。

また、上述した実施形態では、二つのアクチュエータを備えるデュアルアクチュエータの形態としたが、アクチュエータの数はこれに限定されない。例えば、磁気ディスク装置は、三つ以上のアクチュエータを備えていてもよいし、アクチュエータを一つ有する通常タイプであってもよい。

１…磁気ディスク装置、３…バッファ、１１，１２…ドライバＩＣ、２１，２２…ヘッドアンプ集積回路（ヘッドアンプＩＣ）、３０…磁気ディスク、３１…スピンドルモータ（ＳＰＭ）、４１，４２，４３，４４…アーム、５１，５２，５３，５４…ボイスコイルモータ（ＶＣＭ）、６１，６２，６３，６４…ヘッド、１００Ａ…システムコントローラ（第１コントローラ）、１００Ｂ…システムコントローラ（第２コントローラ）、１１０Ａ，１１０Ｂ…バッファ制御部、１２０Ａ，１２０Ｂ…データ通信回路、１３０Ａ，１３０Ｂ…ディスク制御部、１３１Ａ，１３１Ｂ…リード／ライト（Ｒ／Ｗ）チャネル、１３２Ａ，１３２Ｂ…ＭＰＵ（第１制御部、第２制御部）、１４０Ａ…モード規定部（第１モード規定部）、１４０Ｂ…モード規定部（第２モード規定部）、１４１Ａ，１４１Ｂ…メモリ、１４２Ａ，１４２Ｂ…選択回路、１５０Ａ，１５０Ｂ…外部端子。

Claims (8)

1. 磁気ディスクと、
   前記磁気ディスクに対するデータのライトおよびリードを行うアクチュエータと、
   前記アクチュエータを制御するコントローラと、を備え、
   前記コントローラは、前記コントローラの動作モードを規定するモード規定部と、前記モード規定部によって規定された前記動作モードで前記アクチュエータの制御を開始する制御部と、前記動作モードを外部から設定するための外部端子と、を有し、
   前記モード規定部は、前記動作モードの情報を記憶するメモリと、前記メモリに記憶された前記動作モードの情報および前記外部端子から設定される前記動作モードの情報のいずれかを電源投入時に選択して前記制御部に与える選択回路と、を含んで構成される
   磁気ディスク装置。
2. 前記動作モードの情報には、前記外部端子からの前記動作モードの設定可否を規定する情報が含まれ、前記メモリは、前記動作モードの情報を消去および上書き不能に記憶し、
   前記選択回路は、前記メモリに前記動作モードの情報が記憶されている場合、前記メモリに記憶された前記動作モードの情報を前記制御部に与え、前記メモリに前記動作モードの情報が記憶されていない場合、前記外部端子から設定される前記動作モードの情報を前記制御部に与える
   請求項１に記載の磁気ディスク装置。
3. 前記動作モードの情報は、所定ビットのモード信号で規定され、
   前記選択回路は、前記メモリに記憶された前記モード信号のいずれかのビットがＯＮ（１）である場合、前記メモリに記憶された前記モード信号を前記制御部に出力し、前記メモリに記憶された前記モード信号のすべてのビットがＯＦＦ（０）である場合、前記外部端子から設定される前記モード信号を前記制御部に出力する
   請求項２に記載の磁気ディスク装置。
4. 前記アクチュエータは、前記磁気ディスクに対する第１データのライトおよびリードを行う第１アクチュエータと、前記磁気ディスクに対する第２データのライトおよびリードを行う第２アクチュエータと、有し、
   前記コントローラは、前記第１アクチュエータを制御する第１コントローラと、前記第２アクチュエータを制御する第２コントローラと、を有し、
   前記モード規定部により規定可能な前記動作モードには、前記第１コントローラとして機能させる前記動作モードおよび前記第２コントローラとして機能させる前記動作モードが含まれる
   請求項１に記載の磁気ディスク装置。
5. 前記第１コントローラは、前記第１コントローラの動作モードを規定する第１モード規定部と、前記第１モード規定部によって規定された前記動作モードで前記第１アクチュエータの制御を開始する第１制御部と、を有し
   前記第１コントローラとして機能させる前記動作モードにおいて、前記第１制御部は、前記第１コントローラとして機能させるのに不要な前記第１コントローラの一部の機能を無効とし、
   前記第２コントローラは、前記第２コントローラの動作モードを規定する第２モード規定部と、前記第２モード規定部によって規定された前記動作モードで前記第２アクチュエータの制御を開始する第２制御部と、を有し
   前記第２コントローラとして機能させる前記動作モードにおいて、前記第２制御部は、前記第２コントローラとして機能させるのに不要な前記第２コントローラの一部の機能を無効とする
   請求項４に記載の磁気ディスク装置。
6. 請求項１に記載の磁気ディスク装置における前記コントローラの前記動作モードを規定する方法であって、
   前記動作モードを消去および上書き不能に記憶し、
   記憶された前記動作モードおよび前記コントローラの前記外部端子から設定される前記動作モードのいずれかを前記コントローラに対する電源投入時に選択し、
   選択した前記動作モードを前記コントローラの前記制御部に付与し、
   付与された前記動作モードに従って、前記アクチュエータの制御を開始する
   コントローラの動作モード規定方法。
7. 前記動作モードが記憶されている場合、記憶された前記動作モードに従って前記アクチュエータの制御を開始し、
   前記動作モードが記憶されていない場合、前記外部端子から設定される前記動作モードに従って前記アクチュエータの制御を開始する
   請求項６に記載のコントローラの動作モード規定方法。
8. 前記動作モードに従って前記コントローラの一部の機能を無効とする
   請求項７に記載のコントローラの動作モード規定方法。

Images