KR100284240B1 - 박막트랜지스터 및 그 제조방법 - Google Patents
박막트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR100284240B1 KR100284240B1 KR1019980039887A KR19980039887A KR100284240B1 KR 100284240 B1 KR100284240 B1 KR 100284240B1 KR 1019980039887 A KR1019980039887 A KR 1019980039887A KR 19980039887 A KR19980039887 A KR 19980039887A KR 100284240 B1 KR100284240 B1 KR 100284240B1
- Authority
- KR
- South Korea
- Prior art keywords
- boron
- thin film
- film
- silicon
- region
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 107
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000010408 film Substances 0.000 claims abstract description 229
- 229910052796 boron Inorganic materials 0.000 claims abstract description 153
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 147
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 96
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 44
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 43
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 43
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000010030 laminating Methods 0.000 claims abstract description 7
- 230000001678 irradiating effect Effects 0.000 claims abstract description 5
- 230000007423 decrease Effects 0.000 claims abstract description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 claims abstract 4
- 239000012298 atmosphere Substances 0.000 claims description 26
- 239000011521 glass Substances 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 32
- 239000000377 silicon dioxide Substances 0.000 description 28
- 230000000052 comparative effect Effects 0.000 description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 description 12
- 150000001639 boron compounds Chemical class 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 9
- 238000001179 sorption measurement Methods 0.000 description 8
- -1 boron ions Chemical class 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 description 6
- 239000004327 boric acid Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- 229910052708 sodium Inorganic materials 0.000 description 4
- 239000011734 sodium Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 238000010348 incorporation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 241000270730 Alligator mississippiensis Species 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명의 박막트랜지스터는, 절연성 기판상에 질화실리콘막, 산화실리콘막, 채널영역과 채널영역을 사이에 두고 대향하는 소스영역 및 드레인영역을 갖춘 다결정 실리콘박막, 절연막 및, 게이트전극이 순차 적층된 구조를 갖추고, 산화실리콘막의, 채널영역과 질화실리콘막 사이에 위치하는 영역에 있어서 보론농도는 상기 채널영역측으로부터 상기 질화실리콘막측으로 향해서 감소하고, 산화실리콘막의, 채널영역과 질화실리콘막 사이에 위치하는 영역은, 채널영역과 접하여 질화실리콘측의 보론농도가 1×1016atoms/cm3이상인 제1영역과, 제1영역과 질화실리콘막 사이에 배치되고, 제1영역측의 보론농도가 1×1016atoms/cm3미만인 제2영역으로 이루어지고, 제1영역은 100Å 이하의 두께를 갖춘 것을 특징으로 한다.
또한, 본 발명의 박막트랜지스터의 제조방법은, 절연성 기판상에 질화실리콘막 및 산화실리콘막을 순차 적층하는 공정과, 산화실리콘막상에 비단결정 실리콘박막을 적층하는 공정, 산화실리콘막 및 비단결정 실리콘박막의 적어도 한쪽의 상표면에 보론을 부착시키는 공정 및, 비단결정 실리콘박막에 광조사하여 비단결정 실리콘박막을 용융·결정화함과 더불어 부착시킨 보론을 용융한 비단결정 실리콘박막중에 확산시켜 보론을 함유하는 다결정 실리콘박막을 형성하는 공정을 갖춘 것을 특징으로 한다.
Description
본 발명은 박막트랜지스터 및 그 제조방법에 관한 것으로, 특히 유리기판 등의 절연성 기판상에 형성되는 다결정 실리콘 박막트랜지스터 및 그 제조방법에 관한 것이다.
채널영역이 다결정 실리콘으로 구성되는 박막트랜지스터는 아몰퍼스 실리콘으로 구성되는 박막트랜지스터에 비해, 전계효과에 의한 전나자 정공의 이동도가 크다. 따라서, 다결정 실리콘 박막트랜지스터는 전류구동능력에 우수하여 액정표시장치 등에 널리 사용되어지고 있다.
그러나, 다결정 실리콘 박막트랜지스터는 이와 같은 우수한 특성을 갖고 있는 반면에 이하의 문제를 갖고 있다.
즉, 다결정 실리콘 박막트랜지스터에 있어서는 채널영역에 존재하는 결함이나 불순물 등이 트랜지스터의 특성, 특히 임계치 전압에 큰 영향을 미친다. 그 결과, 임계치 전압이 트랜지스터 회로의 동작에 요구되어지는 값으로부터 크게 벗어나 버린다. 예컨대, N채널형의 트랜지스터에 있어서 임계치 전압이 0V 보다도 부(負)측으로 이동한 경우에는 노멀리(normally)·온(on) 특성으로 되기 때문에, 정상 스위칭 동작을 행하는 것이 불가능해지는 것이다.
이와 같은 문제에 대해, 이온주입장치 또는 이온도핑장치를 이용하여 채널영역에 보론이온 등을 주입함으로써 임계치 전압을 제어하는 방법이 알려져 있다. 그러나, 이 방법에 의하면, 채널영역의 형성과는 별도로 이온주입 또는 도핑공정이 필요하게 된다. 그 때문에, 액정표시장치 등의 제조에 있어서 공정이 증가하여 단위시간당 생산성인 수율이 저하된다. 게다가, 새로운 장치를 필요로 하기 때문에, 생산비용이 증대한다는 문제가 발생한다.
또한, 임계치 전압을 제어하기 위해 채널영역에 주입하는 보론이온의 양은 상당히 미량이다. 그러나, 이온주입장치 또는 이온도핑장치를 이용한 경우, 보론의 도즈(dose)량을 정확히 제어하는 것은 곤란하기 때문에, 박막트랜지스터를 높은 재현성 및 안정성으로 제조할 수 없다.
예컨대, 유리기판상에 질화실리콘막, 산화실리콘막, 채널영역을 구성하는 다결정 실리콘 박막이 순차 적층된 구조를 갖춘 박막트랜지스터의 제조에 있어서, 이온주입장치 또는 이온도핑장치를 이용하여 채널영역에 보론을 주입한 경우, 통상 도 1에 나타낸 보론농도의 분포가 얻어진다.
도 1은 종래의 방법에 의해 박막트랜지스터를 형성한 경우에 얻어지는 보론농도분포를 나타낸 그래프이다. 도면중, 횡축은 보론농도를 나타내고, 종축은 유리기판으로부터의 거리를 나타낸다.
종래의 방법에서 자주 있는 일이지만, 산화실리콘막중(中)의 보론농도는 도 1에 나타낸 바와 같이, 다결정 실리콘 박막측으로부터 질화실리콘측으로 향해 완만하게 감소한다. 더욱이, 다결정 실리콘박막중 뿐만 아니라, 산화실리콘막과 질화실리콘막의 경계면영역중에 있어서도 높은 보론농도가 얻어지고 있다. 이는 실리콘 산화막을 형성하기 전에 실리콘질화막의 표면이 오염되기 때문이다.
산화실리콘 박막 및 질화실리콘 박막에 주입되는 보론이온의 양이 극히 미량이거나 또는 일정하면, 박막트랜지스터간 임계치 전압이 커서 오차가 생기지는 않는다.
그러나, 이온주입장치 또는 이온도핑장치를 이용한 경우, 산화실리콘 박막 및 질화실리콘 박막에 무시할 수 없는 양의 보론이온이 주입되는 것을 방지하는 것은 곤란하다. 또한, 산화실리콘막 및 질화실리콘막중에 주입되는 보론이온 양은 보론이온의 가속전압 등의 주입조건에 따라 크게 변동하는데, 그와 같은 주입조건을 일정하게 유지하는 것은 곤란하다. 그 때문에, 종래의 방법에 의하면, 박막트랜지스터간 임계치 전압이 크게 오차가 생긴다는 문제가 발생한다.
본 발명은 상기한 점을 감안하여 이루어진 것으로, 제조공정의 증가 및 임계치 전압의 오차를 발생하지 않고 제조할 수 있는 박막트랜지스터 및 그 제조방법을 제공하는 것에 그 목적이 있다.
도 1은 종래 방법에 의해 박막트랜지스터를 형성한 경우에 얻어지는 보론농도의 분포를 나타낸 그래프,
도 2a~2f는 각각 본 발명의 제1실시예에 따른 박막트랜지스터의 제조공정을 간략하게 나타낸 단면도,
도 3은 본 발명의 제1실시예에 따른 박막트랜지스터를 형성한 경우에 얻어지는 보론농도의 분포를 나타낸 그래프,
도 4는 본 발명의 일예에 따른 박막트랜지스터의 제조공정에 있어서의 방치시간과 보론의 부착량의 관계를 나타낸 그래프,
도 5a 및 도 5b는 각각 본 발명의 일예에 따른 박막트랜지스터의 제조공정에 있어서의 엑시머 레이저 조사전 및 조사후의 보론의 확산상태를 나타낸 그래프,
도 6은 본 발명의 일예 및 비교예에 따른 .박막트랜지스터에 있어서의 게이트전극과 드레인전류의 관계를 나타낸 그래프.
〈도면의 주요부분에 대한 부호의 설명〉
1 --- 박막트랜지스터, 2 --- 유리기판,
3 --- 질화막, 4 --- 산화막,
5 --- 에어필터, 6 --- 비단결정 실리콘막,
7 --- 다결정 실리콘막 8 --- 채널영역,
9 --- 소스영역, 10 --- 드레인영역,
11 --- 게이트절연막, 12 --- 게이트전극,
13 --- 층간절연막,
14 --- 콘택트홀(소스영역으로 연결),
15 --- 콘택트홀(드레인영역으로 연결), 16 --- 신호전극선,
17 --- 절연막, 18 --- 스루홀.
상기 목적을 달성하기 위한 본 발명은, 절연성 기판과, 이 절연성 기판상에 설치된 질화실리콘막, 이 질화실리콘막상에 설치된 산화실리콘막, 이 산화실리콘막상에 형성되고, 불순물로서 보론을 5×1016∼1.5×1018atoms/cm3의 농도로 함유하는 채널영역, 이 채널영역을 사이에 두고 대향하는 소스영역 및 드레인영역을 갖춘 다결정 실리콘박막, 이 다결정 실리콘박막상에 설치된 절연막 및, 이 절연막상에 설치된 게이트전극을 구비하고, 상기 산화실리콘막의, 상기 채널영역과 상기 질화실리콘막 사이에 위치하는 영역에 있어서 보론농도는 상기 채널영역측으로부터 상기 질화실리콘막측으로 향해서 감소하고, 상기 산화실리콘막의, 상기 채널영역과 상기 질화실리콘막 사이에 위치하는 영역은, 상기 채널영역과 접하고, 상기 질화실리콘측의 보론농도가 1×1016atoms/cm3이상인 제1영역과, 이 제1영역과 상기 질화실리콘막 사이에 배치되고, 상기 제1영역측의 보론농도가 1×1016atoms/cm3미만인 제2영역으로 이루어지고, 상기 제1영역은 100Å 이하의 두께를 갖는 박막트랜지스터를 제공한다.
또한 본 발명은, 절연성 기판상에 질화실리콘막 및 산화실리콘막을 순차 적층하는 공정과, 상기 산화실리콘막상에 비단결정 실리콘박막을 적층하는 공정, 상기 산화실리콘막 및 비단결정 실리콘박막의 적어도 한쪽의 상표면에 보론을 부착시키는 공정 및, 상기 비단결정 실리콘박막에 광조사하여 상기 비단결정 실리콘박막을 용융·결정화함과 더불어 상기 부착시킨 보론을 상기 용융한 비단결정 실리콘박막중에 확산시켜 보론을 함유하는 다결정 실리콘박막을 형성하는 공정을 구비하는 박막트랜지스터의 제조방법이 제공된다.
(실시예)
이하, 본 발명의 실시예를 도면을 참조하면서 상세히 설명한다.
도 2a~2f는 각각 본 발명의 제1실시예에 따른 박막트랜지스터의 제조공정을 개략적으로 나타낸 단면도이다. 도 2f에 나타낸 박막트랜지스터(1)는, 예컨대 이하에 나타낸 방법에 의해 제조할 수 있다.
우선, 도 2a에 나타낸 바와 같이, 절연성 기판인 유리기판(2)상에, 예컨대 플라즈마 CVD법 등에 의해 질화막(3) 및 산화막(4)을 순차 적층한다. 절연성 기판으로서는 유리기판(2) 등의 투명기판이나 광투과성을 갖지 않은 기판을 이용할 수 있다. 유리기판(2)으로서는 유리기판(2)으로부터의 불순물의 확산을 방지하기 위해 나트륨 등의 불순물 농도가 낮은 무알칼리 유리기판을 이용하는 것이 바람직하다.
질화막(3)으로서는 질화실리콘막을 이용하고, 산화막(4)으로서는 2산화실리콘막을 이용하는 것이 바람직하다. 또한, 원하지 않는 불순물의 혼입(混入)을 방지하기 위해 질화막(9)을 형성한 후, 진공파괴하지 않고 산화막(4)을 연속적으로 형성하는 것이 바람직하다. 이와 같이, 질화막(3) 및 산화막(4)을 형성함으로써, 기판(2)측으로부터 채널영역으로의 불순물의 혼입을 방지할 수 있다.
다음에, 도 2b에 나타낸 바와 같이, 질화막(3) 및 산화막(4)이 형성된 기판(2)을 보론을 함유하는 분위기하에 쪼인다. 이에 의해, 산화막(4)의 표면에 보론을 흡착시킨다.
더욱이, 보론을 함유하는 분위기는, 예컨대 클린룸 등에서 이용되는 HEPA필터로 불리는 에어필터(5)를 이용하여 얻을 수 있다. 이 HEPA필터는 주성분으로 보론을 함유하는 유리섬유로 구성된다. 그 때문에, HEPA필터에 공기 혹은 질소, 아르곤, 네온 등의 불활성 가스를 투과시킴으로써 보론을 함유하는 분위기를 얻을 수 있다. 따라서, 그 하류에 기판(2)을 설치함으로써 산화막(4)의 표면에 보론 또는 보론화합물을 흡착시킬 수 있는 것이다.
보론의 산화막(4)으로의 흡착량은 4×1010atoms/cm2이상인 것이 바람직하다. 이 경우, 최종적으로 제조되는 박막트랜지스터(1)의 임계치 전압을 충분히 제어할 수 있다. 또한, 보론의 산화막(4)으로의 흡착량은 5×1012atoms/cm2이하인 것이 바람직하다. 이 경우, 임계치 전압이 과도하게 높아질 염려가 없다.
보론의 산화막(4)으로의 흡착량은 기판(2)을 보론 분위기중에 쪼이는시간, 또는 상기 분위기중의 보론농도를 조절함으로써 제어할 수 있다. 일반적으로, 이와 같은 필터를 이용한 경우, 분위기중의 보론농도의 시간의 경과에 따른 변화는 적다. 따라서, 정기적으로 분위기중의 보론농도를 측정하고, 기판(2)을 보론 분위기중에 쪼이는 시간을 조절함으로써 산화막(4)으로의 흡착량을 원하는 값으로 제어할 수 있다. 즉, 채널영역(8)중에 함유되는 보론의 양을 원하는 값으로 제어할 수 있는 것이다.
상기 분위기중의 보론농도는 5×1012atoms/L 이상인 것이 바람직하다. 이 경우, 비교적 단시간에 충분한 양의 보론을 산화막(4)에 흡착시킬 수 있다. 또한, 상기 분위기중의 보론농도는 5×1015atoms/L 이하인 것이 바람직하다. 이 경우, 보론의 흡착양의 제어가 용이하다.
다음에, 도 2c에 나타낸 바와 같이 표면에 보론을 흡착시킨 산화막(4)상에 비단결정 실리콘막(6)을 형성하고, 이를 열처리한다. 비단결정 실리콘막(6)으로서는 아몰퍼스 실린콘막과, 미결정 실리콘막 및 다결정 실리콘막을 들 수 있다.
다음에, 도 2d에 나타낸 바와 같이 비단정 실리콘막(6)에 광조사하여 비단결정 실리콘막(6)만을 순간적으로 용융한다. 더욱이, 이 광조사는 엑시머 레이저 등의 레이저발생장치 및 램프등으로부터 가시광, 자외선광, 또는 적외선광등을 조사함으로써 행해진다.
상기 광조사에 의해 산화막(4)의 표면에 흡착되어 있던 보론의 대부분은 용융된 비단결정 실리콘막중에 확산되어 전기적으로도 활성화된다. 이 용융되어 보론이 확산된 비단결정 실리콘막(6)이 결정화 함으로써 보론을, 예컨대 5×1016~ 1.5×1018atoms/cm3의 농도로 함유하는 다결정 실리콘막(7)이 형성된다.
한편, 산화막(4)의 표면에 흡착된 보론의 나머지는 산화막(4)중으로 확산된다. 그러나, 비단결정 실리콘막(6)의 용융시에 산화막(4)은 비용융상태에 있다. 그 때문에, 보론은 산화막(4)중으로 균일하게는 확산되지 않고, 산화막(4)의 비단결정 실리콘막(6)에 접하는 영역중으로만 확산한다. 즉, 산화막(4)중에 보론은 다결정 실리콘(7)측에 고농도로 포함되고, 질화막(3)측에는 실질적으로 함유되지 않는다. 산화막(4)중의 보론농도에 있어서, 도 3을 참조하여 상세히 설명한다.
도 3에는 본 발명의 제1실시형태에 따른 방법에 의해 박막트랜지스터(1)을 형성한 경우에 얻어지는 보론농도분포의 일예를 그래프로 나타낸다. 도면중 횡축은 보론농도를 나타내고, 종축은 유리기판(2)으로부터의 거리를 나타낸다.
도 3에 나타낸 바와 같이, 다결정 실리콘막중에 보론농도는 균일하다. 산화실리콘막(4)의 다결정 실리콘막(7)과 접하는 영역에는 보론의 농도기울기가 발생하고, 보론농도는 다결정 실리콘막(7)으로부터 질화실리콘막(3)으로 향하여 감소하고 있다. 또한, 산화실리콘막(4)의 질화실리콘막(3)과 접하는 영역 및 질화실리콘막(3)중에서는 보론농도는 균일하다.
여기서, 보론농도가 1×1016atoms/cm3인 위치를 경계로 하여 산화실리콘막(4)의 산화실리콘막(4)의 다결정 실리콘막(7)과 접하는 영역을 제1영역, 질화실리콘막(3)과 접하는 영역을 제2영역으로 정의한다. 상술한 방법에 의하면, 제1영역은 산화실리콘막(4)의 질화실리콘막(3)과 접하면서 보론의 농도기울기를 발생시킨 영영에 상당하고, 통상 200Å 이하의 두께를 갖는다. 또한, 제2영역에 있어서는 보론의 농도는 실질적으로 균일하다. 더욱이, 제2영역 및 질화실리콘막(3)에 있어서의 보론농도는 1×1016atoms/cm3미만으로 극히 적다.
이와 같이 본 실시예의 발명에 의하면, 보론을 실질적으로 제2영역 및 질화실리콘막(3)중에 함유시키지 않고, 제1영역의 두께를 얇게 제어할 수 있다. 이와 같은 제어는, 이하에 나타낸 이유에 의해 가능해지는 것으로 생각된다. 즉, 상기 방법에 의하면 보론을 흡착시키는 공정에 있어서, 보론이 산화막(4)의 심부에 함유되는 것이 아니다. 또한, 흡착된 보론의 확산은 비용융상태에 있는 산화막(4)에 비해 용융상태에 있는 비단결정 실리콘막(6)중에 훨씬 생기기 쉽다.
그 때문에, 이온주입장치 또는 이온도핑장치를 이용한 경우와는 달리 보론을 실질적으로 다결정 실리콘막(7) 및 제1영역에만 함유시키고, 또 제1영역의 두께를 얇게 제어할 수 있게 된다. 따라서, 본 실시예의 방법에 의하면, 다결정 실리콘막(7) 이외의 막중에 함유되는 보론의 양을 다결정 실리콘막(7)중에 함유되는 보론의 양에 대해 무시할 수 있을 정도까지 저감할 수 있는 것이다.
또, 상술한 바와 같이 보론의 산화막(4)에서의 흡착량은, 기판(2)을 보론 분위기중에 쪼이는 시간, 또는 상기 분위기중의 보론농도를 조절함으로써 제어할 수 있고, 또 상기 방법에 의하면 분위기중의 보론농도의 시간의 경과에 따른 변화는 적다. 그 때문에 산화막(4)에서의 흡착량을 원하는 값으로 제어할 수 있다.
즉, 본 실시예의 방법에 의하면, 산화막(4)에서의 보론의 흡착량을 높은 제어로 제어하고, 또 흡착된 보론을 실질적으로 다결정 실리콘막(7) 및 제1영역에만 확산시키는 것이 가능하다. 따라서, 본 실시예의 방법에 의하면, 박막트랜지스터 사이에서 다결정 실리콘막(7)중의 보론농도가 균일하게 되고, 그 결과 임계치 전압의 오차를 저감할 수 있다.
다음에, 도 2e에 나타낸 바와 같이, 다결정 실리콘막(7)을 원하는 형상으로 패터닝하고, 패터닝된 다결정 실리콘막(7)상에 게이트절연막(11)을 성막하고, 또 이 게이트절연막(11)상에 게이트전극(12)을 소정의 형상으로 형성한다. 이 게이트전극(12)을 마스크로 하여 이온도핑법을 이용하여 다결정 실리콘막(7)에 인이나 붕소등을 주입함으로써 인이나 붕소 등이 주입된 소스·드레인영역(9, 10) 및 그들간의 채널영역(8)이 형성된다.
이어서, 도 2f에 나타낸 바와 같이, 게이트절연막(11) 및 게이트전극(12)상에 층간절연막(13)을 형성하고, 층간절연막(13)에는 각각 소스·드레인영역(9,10)으로 연결하는 콘택트홀(14,15)을 설치한다. 이들 콘택트홀(14,15)을 충진하도록 스퍼터링법 등을 이용하여 금속 등의 도전박막을 성막·패터닝함으로써 신호전극선(16)을 형성한다.
더욱이, 신호전극선(16)을 형성한 층간절연막(13)상에 절연막(17)을 성막하고, 신호전극선(16)의 단부로 연결하는 스루홀(18)을 설치함으로써, 박막트랜지스터(1)를 얻는다.
이상, 산화막(4)에 보론을 흡착시킨 후에 비단결정 실리콘막(6)을 형성하는 경우에 대해 설명했지만, 산화막(4)상에 비단결정 실리콘막(6)을 형성한 후에, 비단결정 실리콘막(6)상에 보론을 흡착시켜도 된다. 이 경우, 질화막(3), 산화막(4) 및 비단결정 실리콘막(6)을 진공파괴하지 않고 연속적으로 성막할 수 있기 때문에, 불순물의 혼입을 보다 저감할 수 있다.
또한, 산화막(4) 또는 비단결정 실리콘막(6)에 보론을 부착시키기 위해 보론을 함유하는 액체를 이용해도 좋다. 예컨대, 붕산 등의 보론을 함유하는 화합물의 수용액중에 산화막(4) 또는 비단결정 실리콘막(6)을 형성한 기판(2)을 침지(浸漬)하고, 이를 스핀건조 등에 의해 건조한다. 그에 의해, 산화막(4) 또는 비단결정 실리콘막(6)의 표면에는 보론을 함유하는 화합물이 부착한다.
이렇게 하여 보론을 함유하는 화합물이 부착된 기판(2)에, 상술한 바와 같이 하여 광조사하여 비단결정 실리콘막(6)을 용융하면, 보론 화합물은 분해하여 비단결정 실리콘막(6)중에 확산되고, 보론을 함유하는 다결정 실리콘막(7)이 형성된다. 이 때, 보론 화합물로서 붕산 등을 이용하면, 분해에 의해 생기는 부생성물에 금속이 함유되지 않기 때문에, 다결정 실리콘막(7)이 금속에 오염되지 않는다.
또한, 이와 같은 보론을 함유하는 액체를 이용한 경우, 보론 화합물을 부착시킨 후에 상기 액체중에 함유되는 불순물을 제거하기 위해 기판(2)을 순수 등에서 세정하는 것이 바람직하다. 이 경우, 산화막(4) 또는 비단결정 실리콘막(6)의 표면에 부착된 보론 화합물도 일부 제거되기 때문에, 상기 용액을 보다 고농도로 제조하는 것에 바람직하다.
더욱이, 이와 같이 보론을 함유하는 액체를 이용하는 것도 가능하지만, 보론 분위기를 이용하는 것이 보다 바람직하다. 보론 분위기를 이용한 경우, 보론을 함유하는 액체를 이용한 경우에 비해, 다결정 실리콘막(7)중의 보론농도를 보다 높은 정밀도로 제어할 수 있다.
이하, 본 발명의 실시예에 대해 설명한다.
(예1)
도 2f에 나타낸 박막트랜지스터를 이하에 나타낸 바와 같이 제작했다.
우선, 도 2a에 나타낸 바와 같이 하여, 플라즈마 CVD장치를 이용하여 무알칼리 유리기판(2)상에 두께 50nm의 질화실리콘막(3) 및 두께 100nm의 2산화실리콘막(4)을 순차적으로 적층했다. 또한, 질화실리콘막(3) 및 2산화실리콘막(4)은 진공파괴하지 않고 연속적으로 성막했다.
다음에, 소정의 용기내에 불화성 가스를 HEPA 필터(5)에 투과시켜 도입하고, 보론 및 보론화합물을 함유한 분위기를 형성했다. 또한, 이 용기내는 1입방미터당 먼지의 개수가 10개 이하인, 소위 클래스(class) 10의 클린 존(clean zone)이다.
도 4에, 이 분위기중에 상기 2산화실리콘막(4)을 성막한 기판(2)을 배치한 경우에 얻어진 방치시간과 보론의 부착량과의 관계를 그래프로서 나타낸다. 도 4에 있어서, 횡축은 기판(2)을 상기 용기내에 배치한 시간, 즉 방치시간(분)을 나타내고, 종축은 2산화실리콘막(4)의 표면에서의 보론의 부착량을 단위면적당 원자수로 나타내고 있다. 또, 참조번호 21로 나타낸 실선, 참조번호 22로 나타낸 파선, 및 참조번호 23으로 나타낸 점선은 각각 상기 분위기중의 보론농도를 5×1013atoms/L, 2×1013atoms/L, 및 5×1012atoms/L로 한 경우의 데이터를 나타내고 있다.
이 도면으로부터 명백해진 바와 같이, 분위기중의 보론농도를 높임으로써, 및 방치시간을 길게함으로써 2산화실리콘막(4)에 부착시키는 보론의 양을 증가시킬 수 있다.
다음에, 이 데이터를 기초로, 도 2에 나타낸 바와 같이 상기 2산화실리콘막(4)을 성막한 기판(2)을 2×1013atoms/L의 농도로 보론을 함유하는 분위기중에 90분간 방치하고, 2산화실리콘막(4)의 표면에 2.5×1011atoms/cm2의 농도로 보론 및 보론화합물을 흡착시켰다.
더욱이, 도 2c에 나타낸 바와 같이 이 2산화실리콘막(4)상에 두께 60nm의 아몰퍼스 실리콘막(6)을 성막하고, 이를 질소분위기 하에서 450℃의 온도로 1시간 열처리했다.
다음에, 도 2d에 나타낸 바와 같이 아몰퍼스 실리콘막(6)에 엑시머 레이저를 조사하여 아몰퍼스 실리콘막(6)을 용융시켰다. 이때, 2산화실리콘막(4)의 표면에 부착된 보론은 용융된 아몰퍼스 실리콘막(6)중에 확산되었다. 이 결과, 보론을 함유한 다결정 실리콘막(7)이 얻어졌다.
도 5a 및 5b에, 엑시머 레이저 조사전 및 조사후의 보론의 확산상태를 각각 그래프로 나타냈다. 도 5a 및 5b는 각각 SIMS 분석에 의한 아몰퍼스 실리콘막(6) 및 2산화실리콘막(4)중, 및 다결정 실리콘막(7) 및 2산화실리콘막(4)중의 나트륨 및 보론의 농도를 나타내고 있다. 도 5a 및 5b에 있어서, 횡축은 아몰퍼스 실리콘막(6) 또는 다결정 실리콘막(7)의 표면으로부터의 위치를 나타내고, 종축은 그 위치에서의 나트륨 혹은 보론의 농도를 나타내고 있다.
또한, 도면중 참조번호 31 및 32에 나타낸 곡선은, 나트륨 및 보론에 대한 데이터를 각각 나타내고 있다. 또한, 상기 데이터는 2산화실리콘막(4)의 대신에 석영기판을 이용하고, 이 석영기판상에 두께 40nm의 아몰퍼스 실리콘막(6)을 형성한 것에 대해 엑시머 레이저 조사전후에 SIMS 분석을 행함으로써 얻어진 것이다.
도 5a에 나타낸 바와 같이, 엑시머 레이저 조사전에 보론은 2산화실리콘막(석영기판; 4) 표면에 분포하고, 아몰퍼스 실리콘막(6)중에는 확산되어 있지 않다. 그것에 대해, 도 5b에 나타낸 바와 같이, 엑시머 레이저 조사후에 보론은 다결정 실리콘막(7)중에 균일하게 확산되어 있다. 또한, 2산화실리콘막(석영기판; 4)중에는 다결정 실리콘막(7)과의 경계면으로부터 20nm까지의 영역, 즉 200Å까지의 영역에 있어서 보론의 농도기울기가 형성되어 있고, 그 보다도 깊은 영역에 있어서는 보론은 검출되지 않았다.
다음에, 도 2e에 나타낸 바와 같이, 다결정 실리콘막(7)을 패터닝하고, 패터닝된 다결정 실리콘막(7)상에, 2산화실리콘으로 이루어진 게이트절연막(11)을 성막하고, 더욱이 이 게이트절연막(11)상에 소정의 형상으로 게이트전극(12)을 형성했다. 이 게이트전극(12)을 마스크로서 이용하고, 이온도핑법에 의해 다결정 실리콘막(7)에 인을 주입하고, 인이 주입된 소스·드레인영역(9, 10) 및 그들 사이의 채널영역(8)을 형성했다.
다음에, 도 2f에 나타낸 바와 같이, 질소분위기 하에서 500℃의 온도로 열처리를 행하고, 게이트전극(12)을 형성한 게이트절연막(11)상에 2산화실리콘을 이용해 층간절연막(13)을 형성했다. 층간절연막(13)에 콘택트홀(14, 15)을 설치한 후, 이들 콘택트홀(14, 15)을 Mo, Al, Mo의 순서로 스퍼터링법에 의해 성막·패터닝하여 신호전극선(16)을 형성했다.
더욱이, 신호전극선(16)을 형성한 층간절연막(13)상에 두께 450nm의 질화실리콘막(17)을 성막하고, 신호전극선(16)의 단부와 연결하는 스루홀(18)을 설치함으로써 도 2f에 나타낸 N채널형의 박막트랜지스터(1)를 얻었다.
또한, 이 N채널형 박막 트랜지스터(1)에 있어서, 채널영역(8)은 보론을 5×1016atoms/cm3정도의 농도로 함유하고 있다. 또한, 소스·드레인영역(9, 10)과 채널영역(8)과의 사이에는 LDD영역(도시하지 않음)을 형성했다. 더욱이, 상기 박막트랜지스터(1)를 형성한 기판(2)상에는 투명전극 및 보조용량 등(도시하지 않음)을 형성했다.
(비교예1)
2산화실리콘막(4)에 보론을 부착시키지 않은 점 이외에는 예1과 마찬가지로 하여 N채널형 박막트랜지스터를 제작했다.
예1 및 비교예1로 제작한 N채널형 박막트랜지스터에 대해, 각각 게이트전압과 드레인전류와의 관계를 조사했다. 그 결과를 도 6에 나타냈다.
도 6은 예1 및 비교예1에 관한 박막트랜지스터에서의 게이트전압과 드레인전류와의 관계를 나타낸 그래프이다. 도 6에 있어서, 횡축은 게이트전압을 나타내고, 종축은 드레인전류를 나타내고 있다.
또한, 도면중에서 참조번호 41, 42, 43으로 나타낸 실선은 예1에 따른 박막트랜지스터(1)의 드레인영역(10)에 0.05V, 5V, 10V의 전압을 인가한 경우에 얻어진 데이터를 각각 나타내고 있다. 또한, 참조번호 44, 45, 46으로 나타낸 파선은, 비교예1에 따른 박막트랜지스터의 드레인영역에 0.05V, 5V, 10V의 전압을 인가한 경우에 얻어진 데이터를 각각 나타내고 있다.
도 6에 나타낸 바와 같이, 비교예1의 박막트랜지스터에 있어서, 전계효과 이동도는 110cm2/Vs로 문제없지만, 임계치 전압이 0.7V로 낮고, 노멀리·온 형의 특성을 나타내고 있다. 즉, 비교예1의 박막트랜지스터에 있어서는, 오프(off)시, 즉 게이트전압이 0V인 경우에서도 드레인영역에 큰 전류가 흐르기 때문에 정상적인 스위칭동작을 행할 수 없는 것이다.
그에 대해, 예1의 박막트랜지스터에 있어서는, 전계효과 이동도는 95cm2/Vs로 충분한 값이었다. 또한, 임계치 전압에 관해서는 1.9V와 비교예1의 박막트랜지스터에 비해 훨씬 높은 값이 얻어졌다. 또한, 박막트랜지스터 사이에서의 임계치 전압의 오차는 거의 생기지 않았다. 더욱이, 게이트전압이 0V인 경우의 드레인영역(10)에서의 전류의 누설은 비교예1의 박막트랜지스터에 비해 훨씬 제어되고 있었다.
(예2)
2산화실리콘막(4)에서의 보론의 부착량을 4×1010atoms/cm2로 한 점 이외에는 예1과 마찬가지로 하여 N채널형 박막트랜지스터(1)를 제작했다.
이 박막트랜지스터(1)에 대해서도 게이트전압과 드레인전류와의 관계를 조사한 바, 임계치 전압은 0.9V이고, 비교예1의 박막트랜지스터에 비해 0.2V증가하고 있었다.
(예3)
2산화실리콘막(4)에 보론을 부착시키는 대신에, 아몰퍼스 실리콘막(6)에 보론을 부착시킨 점 이외에는 예1과 마찬가지로 하여 N채널형 박막트랜지스터(1)를 제작했다.
이 박막트랜지시터(1)에 대해서도 게이터전압과 드레인전류와의 관계를 조사한 바, 예1과 거의 마찬가지의 특성이 얻어졌다.
(예4)
2산화실리콘막(4)에서의 보론의 부착을 보론 분위기를 이용하여 행하는 대신에, 보론화합물의 수용액을 이용하여 행한 점 이외에는 예1과 마찬가지로 하여 N채널형 박막트랜지스터(1)를 제작했다.
즉, 0.1중량%의 붕산수용액중에 2산화실리콘막(4)을 형성한 기판(2)을 침지하여 순수한 물로 2회 세정한 후 스핀(spin)건조함으로써, 2산화실리콘막(4)의 표면에 붕산을 부착시켜, 박막트랜지스터(1)를 제작했다.
이 박막트랜지스터(1)에 대해서도 게이트전압과 드레인전류와의 관계를 조사한 바, 예1과 거의 마찬가지의 특성이 얻어졌다.
(예5)
2산화실리콘막(4)에 붕산을 부착시키는 대신, 아몰퍼스 실리콘막(6)에 붕산을 부착시킨 점 이외에는 예4와 마찬가지로 하여 N채널형 박막트랜지스터(1)를 제작하였다.
이 박막트랜지스터(1)에 대해서도 게이트전압과 드레인전압의 관계를 조사 한 바, 예1과 거의 마찬가지의 특성이 얻어졌다.
(비교예2)
2산화실리콘막(4)에 보론을 흡착시키지 않고서 이온주입장치를 이용하여 채널영역(8)에 보론을 5×1016atoms/cm3정도의 농도로 주입한 점 이외에는 예1과 마찬가지로 하여 N채널형 박막트랜지스터를 제작하였다.
이 박막트랜지스터에 대해서도 게이트전압과 드레인전류와의 관계를 조사한 바, 박막트랜지스터간에 임계치 전압의 오차를 발생시키고 있었다.
또한, 예1∼예5 및 비교예2의 박막트랜지스터에 대해 채널영역(8)의 아래에 위치하는 2산화실리콘막(4) 및 질화실리콘막(3)의 SIMS분석을 수행하였다. 그 결과, 예1∼예5의 박막트랜지스터(1)에 있어서는 질화실리콘막(3) 및 2산화실리콘막(4)의 채널영역(8)과의 경계면으로부터의 거리가 200Å의 영역중에 있어서는 보론은 검출되지 않았었다. 그에 대해, 비교예2의 박막트랜지스터에 있어서는 2산화실리콘막의 채널영역과의 경계면으로부터의 거리가 200Å을 넘는 영역중에 있어서도 1×1016atoms/cm3보다도 높은 농도로 보론이 검출되고, 더욱이 질화실리콘 막중에 있어서도 보론이 검출되었다.
이상 설명한 바와 같이 본 발명에 의하면, 보론 분위기 또는 보론화합물용액을 이용해서 비단결정 실리콘막에 접하도록 보론을 부착시키고, 비단결정 실리콘막으로부터 다결정 실리콘막을 형성하는 공정으로, 다결정 실리콘막중으로의 보론의 확산이 수행된다. 그 때문에, 채널영역을 구성하는 다결정 실리콘막중으로의 보론의 도입에 이온주입장치나 이온도핑장치등을 이용할 필요가 없다. 따라서, 제조공정을 증가시키지 않고 채널영역에 보론을 함유시킬 수 있게 된다.
또한, 보론 분위기 또는 보론화합물용액을 이용함으로써 보론 부착량의 제어가 용이하게 된다. 따라서, 채널영역중의 보론농도의 제어가 용이하게 되어, 원하는 임계치 전압을 갖는 박막트랜지스터를 높은 안정성으로 제조할 수 있게 된다.
Claims (12)
- 절연성 기판과,이 절연성 기판상에 설치된 질화실리콘막,이 질화실리콘막상에 설치된 산화실리콘막,이 산화실리콘막상에 형성되고, 불순물로서 보론을 5×1016∼1.5×1018atoms/cm3의 농도로 함유하는 채널영역,이 채널영역을 사이에 두고 대향하는 소스영역 및 드레인영역을 갖춘 다결정 실리콘박막,이 다결정 실리콘박막상에 설치된 절연막 및,이 절연막상에 설치된 게이트전극을 구비하고,상기 산화실리콘막의, 상기 채널영역과 상기 질화실리콘막 사이에 위치하는 영역에 있어서 보론농도는 상기 채널영역측으로부터 상기 질화실리콘막측으로 향해서 감소하고,상기 산화실리콘막의, 상기 채널영역과 상기 질화실리콘막 사이에 위치하는 영역은, 상기 채널영역과 접하고, 보론농도가 1×1016atoms/cm3이상인 제1영역과, 이 제1영역과 상기 질화실리콘막 사이에 배치되고, 상기 제1영역측의 보론농도가 1×1016atoms/cm3미만인 제2영역으로 이루어지고,상기 제1영역은 200Å 이하의 두께를 갖춘 것을 특징으로 하는 박막트랜지스터.
- 제1항에 있어서, 상기 채널영역과 상기 질화실리콘막 사이에 위치하는 상기 질화실리콘막과 상기 산화실리콘막의 경계면 영역에 있어서의 보론 농도가 1×1016atoms/cm3미만인 것을 특징으로 하는 박막트랜지스터.
- 제1항에 있어서, 상기 절연성 기판이 유리기판인 것을 특징으로 하는 박막트랜지스터.
- 절연성 기판상에 질화실리콘막 및 산화실리콘막을 순차 적층하는 공정과,상기 산화실리콘막상에 비단결정 실리콘박막을 적층하는 공정,상기 산화실리콘막 및 비단결정 실리콘박막의 적어도 한쪽의 상표면에 보론을 부착시키는 공정 및,상기 비단결정 실리콘박막에 광조사하여 상기 비단결정 실리콘박막을 용융·결정화함과 더불어 상기 부착시킨 보론을 상기 용융한 비단결정 실리콘박막중에 확산시켜 보론을 함유하는 다결정 실리콘박막을 형성하는 공정을 구비하여 이루어진 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제4항에 있어서, 상기 보론을 부착시키는 공정이 상기 산화실리콘막 및 비단결정 실리콘박막의 적어도 한쪽의 상표면에 4×1010atoms/cm2이상의 농도로 부착시키는 것을 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제4항에 있어서, 상기 보론을 부착시키는 공정이 상기 산화실리콘막 및 비단결정 실리콘박막의 적어도 한쪽의 상표면에 4×1010∼5×1012atoms/cm2의 농도로 부착시키는 것을 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제4항에 있어서, 상기 보론을 부착시키는 공정이 상기 절연성 기판을 보론을 함유하는 분위기중에 쪼이는 것에 의해 수행되는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제7항에 있어서, 상기 분위기중의 보론농도가 5×1012atoms/L 이상인 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제7항에 있어서, 상기 분위기중의 보론농도가 5×1012∼5×1015atoms/L인 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제4항에 있어서, 상기 보론을 부착시키는 공정을 상기 비단결정 실리콘박막을 적층하는 공정의 후에 수행하여 비단결정 실리콘박막의 상표면에 보론을 부착시키는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제4항에 있어서, 상기 보론을 부착시키는 공정을 상기 비단결정 실리콘박막을 적층하는 공정의 전에 수행하여 상기 산화실리콘막의 상표면에 보론을 부착시키는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제4항에 있어서, 상기 절연성 기판은 유리기판인 것을 특징으로 하는 박막트랜지스터의 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP97-259892 | 1997-09-25 | ||
| JP25989297 | 1997-09-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990030139A KR19990030139A (ko) | 1999-04-26 |
| KR100284240B1 true KR100284240B1 (ko) | 2001-04-02 |
Family
ID=17340396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980039887A KR100284240B1 (ko) | 1997-09-25 | 1998-09-25 | 박막트랜지스터 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6201260B1 (ko) |
| KR (1) | KR100284240B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100831881B1 (ko) * | 2000-08-10 | 2008-05-23 | 소니 가부시끼 가이샤 | 박막 반도체 장치 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3513592B2 (ja) * | 2000-09-25 | 2004-03-31 | 独立行政法人産業技術総合研究所 | 太陽電池の製造方法 |
| KR100803565B1 (ko) * | 2001-08-14 | 2008-02-15 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 |
| US20070137699A1 (en) * | 2005-12-16 | 2007-06-21 | General Electric Company | Solar cell and method for fabricating solar cell |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04315441A (ja) | 1991-04-15 | 1992-11-06 | Nec Corp | 薄膜トランジスタの製造方法 |
-
1998
- 1998-09-14 US US09/152,253 patent/US6201260B1/en not_active Expired - Fee Related
- 1998-09-25 KR KR1019980039887A patent/KR100284240B1/ko not_active IP Right Cessation
-
2001
- 2001-01-18 US US09/761,582 patent/US20010002047A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100831881B1 (ko) * | 2000-08-10 | 2008-05-23 | 소니 가부시끼 가이샤 | 박막 반도체 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010002047A1 (en) | 2001-05-31 |
| KR19990030139A (ko) | 1999-04-26 |
| US6201260B1 (en) | 2001-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5550070A (en) | Method for producing crystalline semiconductor film having reduced concentration of catalyst elements for crystallization and semiconductor device having the same | |
| US6211536B1 (en) | Semiconductor device having improved crystal orientation | |
| US5646424A (en) | Transistor device employing crystallization catalyst | |
| US6599783B2 (en) | Method of fabricating a thin film including a protective layer as a mask | |
| KR100539045B1 (ko) | 반도체박막의형성방법 | |
| US5977559A (en) | Thin-film transistor having a catalyst element in its active regions | |
| US6939749B2 (en) | Method of manufacturing a semiconductor device that includes heating the gate insulating film | |
| US5929527A (en) | Electronic device | |
| US20010053613A1 (en) | Transistor and method of forming the same | |
| KR20030061423A (ko) | 반도체층의 도핑방법, 박막 반도체 소자의 제조방법, 및박막 반도체 소자 | |
| JP3869189B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPS60245172A (ja) | 絶縁ゲイト型半導体装置 | |
| KR100284240B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JP3727387B2 (ja) | 結晶性珪素膜の作製方法、デバイス、液晶表示装置、薄膜トランジスタおよび電子機器 | |
| JP3204735B2 (ja) | 水素化アモルファスシリコン薄膜トランジスタの製造方法 | |
| US5770486A (en) | Method of forming a transistor with an LDD structure | |
| JPH11163367A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2002190604A (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置とエレクトロルミネッセンス表示装置 | |
| JPS63169767A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06104280A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH04302147A (ja) | Ｔｆｔとその製造方法 | |
| KR100243915B1 (ko) | 박막트랜지스터의 제조방법 | |
| JP4278857B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0831765A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0572749B2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101124 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |