KR100282380B1 - 집적 회로상의 외란 감소 장치 및 방법 - Google Patents
집적 회로상의 외란 감소 장치 및 방법 Download PDFInfo
- Publication number
- KR100282380B1 KR100282380B1 KR1019970042101A KR19970042101A KR100282380B1 KR 100282380 B1 KR100282380 B1 KR 100282380B1 KR 1019970042101 A KR1019970042101 A KR 1019970042101A KR 19970042101 A KR19970042101 A KR 19970042101A KR 100282380 B1 KR100282380 B1 KR 100282380B1
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- control element
- control
- response
- current flowing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims 12
- 239000003990 capacitor Substances 0.000 claims abstract description 85
- 230000004044 response Effects 0.000 claims abstract description 21
- 238000007599 discharging Methods 0.000 claims 1
- 230000001052 transient effect Effects 0.000 abstract description 14
- 230000008901 benefit Effects 0.000 description 4
- 230000004075 alteration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Abstract
전원 및 제어 회로에 캐패시터가 동작가능하게 결합되는데, 여기서 제어 회로는 캐패시터를 격리시키기 위한 것이다. 제어 회로는, 소정의 임계치를 초과하는 전류에 응답하여 캐패시터를 격리시키지만, 전류가 안정 상태로 될 경우 캐패시터를 동작가능하게 복구시킨다.
제어 회로는 제 1, 제 2, 제 3 제어 소자를 포함한다. 과도 전류에 의해 발생된 전압에 응답하는 제 2 제어 소자에 의해 제 1 제어 소자가 오프 상태로 스위칭되어서, 캐패시터를 격리시킬 수 있다. 전류가 안정 상태로 될 경우, 제 2 제어 소자가 제 1 소자를 턴 온시키도록, 제 3 제어 소자는 전압을 방전시킨다.
Description
본 발명은, 일반적으로 집적 회로상의 노이즈에 관한 것으로, 특히 집적 회로 전원에 발생하는 노이즈를 감소시키는데 적용될 수 있다.
집적 회로에 공급되는 전압의 변동을 감소시키는데 캐패시터가 이용될 수 있으며, 이는 전원에서 접지까지 하나 이상의 캐패시터를 결합시킴으로써 수행된다. 이러한 캐패시터는, 공급된 회로의 작동에 의해 유발된 외란(disturbance)으로부터 전원을 격리시키며 이에 따라 회로 그 자체의 부분도 격리된다.
통상, 회로가 제공되는 다이(die)상에 이들 디커플링 캐패시터를 제공하며, 산화물 손상 등으로 인해 발생될 수 있는 과도한 캐패시터 누설 전류를 제한하는 수단을 제공한다. 예를 들면, 이러한 캐패시터와 직렬로 퓨즈를 제공하여, 누설 전류가 허용 한계치를 초과할 경우 퓨즈가 끊어지게 해서, 이에 따라 캐패시터가 접지로부터 격리되어 실질적으로 누설 전류가 중단되게 한다. 그러나, 퓨즈를 끊는 데에는 열이 소모되므로 이는 바람직하지 못하다.
과도한 누설 전류를 제한하는 데에 제어 회로가 또한 사용되었다. 크로터(Krauter) 등의 미국 특허 제 5,506,457 호에는, 캐패시터와 직렬로 접속된 트랜지스터와, 캐패시터에서 과도한 누설 전류가 발생할 경우 직렬 접속된 트랜지스터를 턴 오프시키는 피드백 회로를 구비하는 제어 회로가 개시되어 있다. 피드백 회로는, 캐패시터 전극중 하나의 전극과, 직렬 접속된 트랜지스터 전도 전극중 하나의 전극에 결합되는 피드백 노드상의 전압에 응답한다.
이러한 종래 기술의 제어 회로가 갖고 있는 하나의 문제점은 과도 전류에 대한 감도에 관한 것이다. 즉, 제어 회로는, 전원에 의해 공급되는 회로의 작동에 의해 야기되어 캐패시터를 흐르는 단순한 과도 전류에 응답하기 쉽다. 과도 전류에 응답하여 종래 기술의 피드백 회로가 직렬 접속된 트랜지스터를 오프시킨다해도, 과도 기간이 끝난 후에도 직렬 접속된 트랜지스터가 오프 상태로 유지되는 경향이 있다. 물론, 이는 산화물 손상에 의해 발생되는 과도한 누설 전류에 대해서는 바람직한 응답이지만, 이상적으로는 과도 전류에 대해서는 다른 응답이 존재하여야 한다.
본 발명의 목적은 디커플링 캐패시터를 통해 과도 전류로부터의 보호를 위한 것이다.
본 발명의 다른 목적은 과도 전류로부터의 보호에 있어 과도 상태와 좀 더 안정된 상태를 구별하고자 하는 것이다.
도 1은 본 발명에 따라 디커플링 캐패시터를 제어하기 위한 회로를 도시한 도면
도면의 주요 부분에 대한 부호의 설명
102: 캐패시터 116 : 외부 신호
124 : 인버터
본 발명에 따르면, 전원에 동작가능하게 접속된 캐패시터와, 캐패시터를 격리시키기 위한 제어 회로를 구비하는 회로에 의해 본 발명의 전술한 목적 및 그 밖의 다른 목적이 달성된다. 제어 회로는, 소정의 임계치를 초과하는 전류에 응답하여 캐패시터를 격리시키지만, 전류가 안정 상태로 될 경우 캐패시터를 동작가능하도록 복구시킨다.
또다른 관점에서, 제어 회로는 제 1 , 제 2, 제 3 제어 소자를 구비한다. 이러한 제어 소자는 제 1 및 제 2 전도 전극과 제어(즉, 게이트) 전극을 갖는 트랜지스터일 수 있다. 과도 전류에 의해 발생되는 전압에 응답하는 제 2 제어 소자에 의해, 제 1 제어 소자가 오프 상태로 스위칭되어 캐패시터를 격리시킨다. 전류가 안정 상태로 될 경우 제 2 제어 소자가 제 1 소자를 턴 온시키도록, 제 3 제어 소자는 전압을 방전한다.
또다른 관점에서, 제 1 제어 소자가 캐패시터와 직렬로 연결된다. 캐패시터 전극중 하나와 제 1 제어 소자의 전도 전극중 하나가 노드에 동작가능하게 결합된다. 이 노드에는 제 2 제어 소자의 제어 전극도 또한 결합된다. 제 2 제어 소자의 전도 전극중 하나가 제 1 제어 소자의 제어 전극에 결합되어, (전술한 전류 임계치에 대응하는) 전압 임계치를 초과하는 노드상의 전압에 응답하는 제 2 제어 소자에 의해 제 1 제어 소자가 턴 오프되어, 캐패시터를 격리시킨다. 제 3 제어 소자는 상기 노드에 결합된 전도 전극과, 접지에 결합된 전도 전극을 가져서, 제 3 제어 소자가 턴 온될 경우, 노드를 방전시킨다.
본 발명의 이점은, 디커플링 캐패시터가 구비된 퓨즈의 사용시 야기될 수 있는 바람직하지 않은 결과를 수반하지 않고 전압 공급 변동 및 회로 외란을 감소시킨다는 점이다.
본 발명의 다른 이점은, 과도 전류( 및 이에 따른 전압) 상태에 응답하여 제어 회로가 캐패시터를 격리시킬 때, 이 상태가 과도 상태일 경우 캐패시터를 비(非)격리화(즉, 캐패시터를 동작 상태로 복구)시키기 위해 제어 회로가 또한 응답한다는 점이다.
부가적인 목적, 이점, 신규한 특징은 이하에 제시되거나, 혹은 본 기술 분야에 통상의 지식을 가진 자 또는 본 발명을 실행하는 자에게 명백할 것이다. 그 밖의 다른 실시예가 본 발명의 정신 및 범주내에 존재한다. 이들 목적 및 실시예는 첨부된 특허청구범위에서 지시된 조합에 의해 달성될 수 있다. 본 발명은 특허청구범위에서 정의된 바에 의해서만 제한되도록 의도된다.
본 발명의 신규한 특징을 명확하게 나타내기 위해, 이하의 설명에서는 본 기술 분야에 통상의 지식을 가진 자에게 명백한 디커플링 캐패시터의 전형적인 특성을 생략하거나 간단하게만 기술한다. 예를 들어, 본 기술 분야에 통상의 지식을 가진 자라면, 반도체 매체로 집적 회로의 캐패시터, 트랜지스터, 상호접속부 및 그 밖의 다른 것들을 형성하는 것에 대해, 또한 이러한 회로의 전기적 특성에 대해 잘 알고 있는 것으로 간주한다.
도 1을 참조하면, 집적 회로상의 외란을 감소시키기 위한 소자(100)가 도시되어 있다. 통상적으로 사용되는 용어에 따른 "Vdd"로 표시된 전원(101)이 캐패시터(102)에 동작가능하게 결합되어 있다. 캐패시터(102)는 두 개의 전극(104, 106)을 가지고 있는데, 전극(104)은 애노드로서 Vdd에 결합되며, 전극(106)은 캐소드로서 제어 소자(108)를 통해 접지(120)에 결합된다. 제어 소자(108)는 N형 전계 효과 트랜지스터("NFET")이며, 소스(112) 및 드레인(110)으로서 접속된 제 1 및 제 2 전도 전극(110, 112)을 갖는다. 소자(108)는 또한 제어 전극(혹은 게이트)(114)을 갖는다. 소스(112)는 접지(120)에 접속된다. 드레인(110)은 캐패시터(102)의 캐소드(106)에 접속되어서, 노드(126)를 형성한다.
노드(126)에는 제 2 제어 소자인 인버터(124)의 "게이트"와, 제 3 제어 소자(122)의 전도 전극도 또한 접속된다. 인버터(124)는 전도 전극이 직렬로 접속되며 게이트가 병렬로 접속된 NFET 및 PFET를 구비한다. 이들 병렬로 접속된 게이트는 본 명세서에서는 제 2 제어 소자의 제어 전극, 또는 게이트로 칭해진다. NFET 및 PFET의 접속된 드레인들은 인버터, 혹은 제 2 제어 소자(124)의 전도 전극중 하나로 칭해진다.
바람직한 실시예에서, 도 1의 점선(dashed lines)으로 나타낸 바와 같이, 제 3 제어 소자(122)는 PFET를 구비한다. PFET 및 NFET(122)는 제 2 인버터로서 접속된다.
인버터(124)의 전도 전극중 하나는 NFET(108)의 게이트(114)에 접속되어, 노드(115)를 형성한다. 인버터(124) 및 NFET(122)의 다른 전도 전극은 접지(120)에 접속된다. NFET(122)의 제어 전극은 외부 신호(116)에 접속된다.
회로(100)의 동작은 이하와 같다. 정상 동작에서는, 외부 신호(116)에 의해 NFET(122)가 턴 온되어(만약 존재한다면, PFET(122)는 턴 오프됨), NFET(122)는 노드(126)를 방전시킨다. (노드(126)를 방전시키기 위해서는, 제 3 제어 소자인 NFET(122)를 저항기 또는 그 밖의 다른 적절한 소자로 대체하는 것이 가능하다.) 전류 전송 용량면에서 NFET(122)가 가장 적은 반면에 NFET(108)는 실질적으로 더 크므로, 작은 RC 시상수와 같은 짧은 주기내에서, NFET(108, 122)가 온될 때, 캐패시터(102)를 통해 흐르는 전류에 의해 노드(126)에서 발생된 전압은 NFET(122)에 의해 그다지 영향을 받지 않는다. 예를 들면, NFET(108)는 100 내지 200 미크론의 채널폭을 가질 수 있고, NFET(122)는 1 내지 2 미크론의 채널폭을 가질 수 있으므로, 전도 상태에서 NFET(122)의 저항은 NFET(108)의 저항의 약 100배로 된다.
NFET(122)가 온될 때, 이로 인해 PFET(124)가 턴 온되며, NFET(124)가 턴 오프되어, 노드(115) 및 게이트(114)를 하이로 상승시킨다. 이로 인해 NFET(108)가 턴 온되어, 캐패시터(102)가 동작가능하게 된다( 즉, 접지로부터 격리되지 않는다). 그러나, 과도 상태 또는 더 긴 주기의 상태로 인해 캐패시터(102)에 충분한 전류가 흐를 경우, NFET(108, 122)를 흐르는 전류는 NFET(124) 및 PFET(124)의 스위칭 임계치를 초과하기에 충분한 전압을 노드(126)에 발생함으로써, 자동적으로 인버터(124)가 노드(115) 및 게이트(114)를 풀 다운시켜 NFET(108)를 스위치 오프시킨다. 이는 실질적으로 캐패시터(102)를 격리시키는데, 즉 NFET(122)를 통한 접지로의 비교적 고저항 경로를 제외하고는 캐패시터(102)를 격리시키게 된다.
과도 전류를 발생하는 상태의 시간이 길며, 통상 산화물 손상의 경우에 발생되는 바와 같이 전류가 클 경우, NFET(122)를 통한 접지로의 작은 경로는 FET(124)에 대한 스위칭 임계치 이하로 노드(126)를 방전시키는데 충분하지 못할 것이며, 캐패시터(102)는 실질적으로 접지로부터 격리된 채 유지될 것이다. 한편, 과도 스위칭 상태 등으로 인해 전류가 과도 상태로 될 경우, NFET(122)는 아마도 1 이상의 RC 시상수 만큼 경과된 후 마침내 노드(126)를 방전시킬 수 있을 것이다. 노드(126)에서의 전압이 FET(124)에 대한 스위칭 임계치 이하로 떨어질 때, 이로 인해 FET(108)가 다시 턴 온되고, 캐패시터(102)를 비격리화시키는데, 즉 캐패시터를 완전 동작 상태로 복구시킨다.
PFET(122)를 포함할 때, 디커플링 캐패시터에 의해 수행되는 집적 회로(도시되지 않음)의 테스트에 바람직할 수 있는 것과 같은 외부 제어 신호가 FET(108)를 턴 오프시키는데 사용될 수 있다. 즉, 외부 제어 신호가 로우일 경우, 이는 PFET(122)를 턴 온시키고, NFET(122)를 턴 오프시킨다. PFET(122)는 NFET(114)에 의한 방해에도 불구하고, NFET(124)를 온 시키고 PFET(124)를 오프시킬 수 있을 정도로 충분히 크다. PFET(124)가 온되고 NFET(124)가 오프되면, NFET(108)가 턴 오프된다.
본 발명 및 본 발명의 이점이 상세히 기술되었지만, 이하의 특허청구범위에서 정의된 바와 같은 본 발명의 정신 및 범주를 벗어나지 않고 여러 가지 변경, 대체, 교환이 가능함을 이해해야 한다.
본 발명에 따라, 디커플링 캐패시터를 통해 과도 전류로부터의 보호가 가능하다. 또한, 과도 전류로부터의 보호에 있어 과도 상태와 좀 더 안정된 상태의 구별이 가능하다.
Claims (12)
- 집적 회로상의 외란(disturbances)을 감소시키기 위한 장치에 있어서,상기 집적 회로에 대한 전원에 동작적으로(operatively) 결합된 캐패시터와,상기 캐패시터에 동작적으로 결합된 제어 회로를 포함하며,제 1 제어 소자는 소정의 임계치를 초과하여 상기 캐패시터를 흐르는 전류에 의해 생성된 전압(a voltage)에 응답하여, 상기 캐패시터를 실질적으로 격리시키기 위해 제 2 제어 소자에 의해 자동적으로 스위치 오프되며, 제 3 소자는 상기 캐패시터를 흐르는 전류가 상기 임계치 이하로 하강하는(subsiding) 것에 응답하여, 상기 전압을 방전시켜 상기 제 1 제어 소자를 자동적으로 다시 스위치 온시키도록 하며, 이로써 상기 제어 회로는 상기 캐패시터를 흐르는 전류가 소정의 임계치를 초과하는 것에 응답하여 상기 캐패시터를 격리시키게 되고 상기 캐패시터를 흐르는 전류가 상기 임계치 이하로 하강하는 것에 응답하여 상기 상기 캐패시터를 복구시키게 되는 집적 회로상의 외란 감소 장치.
- 제 1 항에 있어서,상기 제 3 소자의 도전 저항은 상기 캐패시터를 흐르는 전류에 의해 생성된 상기 전압을 적어도 부분적으로 결정하며,상기 도전 저항은, 상기 제 1 제어 소자가 오프되고 상기 캐패시터를 흐르는 전류가 적어도 상기 캐패시터의 실질적인 고장에 의해 야기되는 전류 만큼 큰 것에 응답하여, 상기 캐패시터를 흐르는 상기 전류가 상기 소정 임계치 보다 크게 유지되고 상기 제 1 제어 소자가 스위치 오프되게 유지되도록, 충분히 큰 집적 회로상의 외란 감소 장치.
- 제 1 항에 있어서,상기 제 1 및 2 제어 소자들 각각은 제어 전극과 제 1 및 2 도전 전극을 포함하고, 상기 캐패시터, 상기 제 1 제어 소자의 제 1 도전 전극 및 상기 제 2 제어 소자의 제어 전극은 소정 노드에서 동작적으로 결합되어 있고, 상기 제 2 제어 소자의 제 1 도전 전극은 상기 제 1 제어 소자의 제어 전극에 결합되어 있는 것에 의해, 상기 제 1 제어 소자는 상기 노드 상의 상기 전압에 응답하여 상기 제 2 제어 소자에 의해 턴오프되어 상기 캐패시터를 격리시키게 되는 집적 회로상의 외란 감소 장치.
- 제 1 항에 있어서,상기 제 2 제어 소자는 인버터를 포함하는 집적 회로상의 외란 감소 장치.
- 제 2 항에 있어서,상기 제 3 소자는 저항기를 포함하는 집적 회로상의 외란 감소 장치.
- 집적 회로에 대한 전원에 결합되어 있고 제어 회로에 결합되어 있는 디커플링 캐패시터를 구비하는 장치에서, 상기 집적 회로상의 외란을 감소시키는 방법에 있어서,상기 캐패시터를 흐르는 전류가 소정의 임계치를 초과하는 것에 응답하는 상기 제어 회로에 의해 실질적으로 상기 캐패시터를 격리시키는 단계 ― 상기 격리 단계는 상기 소정의 임계치를 초과하여 상기 캐패시터를 흐르는 상기 전류에 의해 생성되는 전압(a voltage)에 응답하는 제 2 제어 소자에 의해 상기 캐패시터를 실질적으로 격리시키기 위해 제 1 제어 소자를 스위치 오프하는 단계를 포함함 ― 와,상기 캐패시터를 흐르는 전류가 상기 임계치 이하로 하강하는 것에 응답하여 상기 제어 회로에 의해 상기 캐패시터를 동작 상태로 복원시키는 단계 ― 상기 복원 단계는 상기 캐패시터를 흐르는 상기 전류가 상기 임계치 이하로 하강하는 것에 응답하여, 상기 제 1 제어 소자가 다시 스위치 온 되도록 제 3 소자에 의해 상기 전압을 방전시키는 단계를 포함함 ― 을 포함하는 집적 회로상의 외란 감소 방법.
- 제 6 항에 있어서,상기 제 1 제어 소자가 오프되고 상기 캐패시터를 흐르는 전류가 적어도 상기 캐패시터의 실질적인 고장에 의해 야기되는 전류 만큼 큰 것에 응답하여, 상기 전압을 상기 소정의 임계치 보다 크도록 유지하여 상기 제 1 제어 소자가 스위치 오프된 상태로 유지되도록 하는 단계를 포함하는 집적 회로상의 외란 감소 방법.
- 제 7 항에 있어서,상기 제어 회로에 의해 상기 캐패시터를 동작 상태로 복귀시키는 상기 단계에서, 상기 제 1 제어 소자는 상기 캐패시터를 흐르는 상기 전류가 상기 캐패시터의 실질적인 고장에 의해 야기되는 전류의 양 이하로 하강하는 것에 응답하여, 다시 스위치 온 되는 집적 회로 상의 외란 감소 방법.
- 제 2 항에 있어서,상기 제 3 소자의 상기 도전 저항은, 상기 캐패시터를 흐르는 상기 전류가 상기 캐패시터의 실질적인 고장에 의해 야기되는 전류보다 작은 것에 응답하여, 상기 전압을 상기 소정의 임계치 보다 작은 값으로 방전시켜 상기 제 1 제어 소자가 스위치 온되도록 충분히 작은 집적 회로 상의 외란 감소 장치.
- 제 1 항에 있어서,상기 제 3 소자는 외부 제어 신호에 응답하여, 상기 제 1 제어 소자를 스위치 온/오프시키는 제 3 제어 소자를 포함하는 집적 회로 상의 외란 감소 장치.
- 집적 회로 상의 외란을 감소시키는 장치에 있어서,상기 집적 회로에 대한 전원에 동작적으로 결합되어 있고 소정 노드(a node)에서 제 1 제어 소자에 동작적으로 결합되어 있는 캐패시터와,상기 노드에 결합되어 상기 노드로부터 전류를 방전시키는 방전 소자와,상기 노드 및 상기 제 1 제어 소자에 동작적으로 결합되어 있고, 상기 노드의 전압이 소정의 임계치를 초과하는 것에 응답하여 실질적으로 상기 캐패시터를 격리시키기 위해 상기 제 1 제어 소자를 스위치 오프시키는 제 2 제어 소자 ― 상기 전압은 상기 캐패시터를 통해 상기 제 1 제어 소자 및 상기 방전 소자로 공급되는 전류에 의해 생성됨 ― 를 포함하며,상기 방전 소자는, 상기 전압이 상기 소정의 임계치를 초과하는 것에 응답하여 상기 제 1 제어 소자가 스위치 오프된 이후에, 상기 캐패시터를 흐르는 상기 전류가 상기 캐패시터의 실질적인 고장에 의해 야기되는 전류 만큼 적어도 큰 동안, 상기 캐패시터를 흐르는 상기 전류가 상기 노드의 전압을 상기 소정의 임계치 이하로 유지하도록 하여 상기 제 1 제어 소자가 스위치 온 상태로 되도록 충분히 큰 도전 저항을 갖는 집적 회로 상의 외란 감소 장치.
- 제 11 항에 있어서,상기 방전 소자의 상기 도전 저항은, 상기 캐패시터를 흐르는 상기 전류가 상기 캐패시터의 실질적인 고장에 의해 야기되는 전류보다 작게 되는 것에 응답하여, 상기 제 1 제어 소자가 다시 스위치 온 되어 상기 캐패시터가 동작 상태로 복원되도록 상기 노드 전압을 방전시키게 충분히 작은 집적 회로 상의 외란 감소 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US8/746,950 | 1996-11-18 | ||
| US08/746,950 US5828259A (en) | 1996-11-18 | 1996-11-18 | Method and apparatus for reducing disturbances on an integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980041839A KR19980041839A (ko) | 1998-08-17 |
| KR100282380B1 true KR100282380B1 (ko) | 2001-03-02 |
Family
ID=25003028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970042101A KR100282380B1 (ko) | 1996-11-18 | 1997-08-28 | 집적 회로상의 외란 감소 장치 및 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5828259A (ko) |
| KR (1) | KR100282380B1 (ko) |
| MY (1) | MY115559A (ko) |
| SG (1) | SG53109A1 (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6084464A (en) * | 1999-10-29 | 2000-07-04 | Vlsi Technology, Inc | On-chip decoupling capacitor system with parallel fuse |
| US6437594B1 (en) | 2000-03-17 | 2002-08-20 | International Business Machines Corporation | SOI pass gate leakage monitor |
| US6510033B1 (en) * | 2000-06-30 | 2003-01-21 | Intel Corporation | RC-timer circuit to reduce current leakage in future semiconductor processes |
| US20030103301A1 (en) * | 2001-12-03 | 2003-06-05 | Fechner Paul S. | On chip smart capacitors |
| US20030140411A1 (en) * | 2002-01-30 | 2003-07-31 | Belford Gary P. | Arm rest massage feature for whirlpool tubs |
| FR2841058A1 (fr) * | 2002-06-14 | 2003-12-19 | St Microelectronics Sa | Dispositif electrique comprenant deux supports et une borne de connexion reliee a un condensateur serie et a un limiteur de tension |
| US6844771B1 (en) * | 2003-09-25 | 2005-01-18 | Taiwan Semiconductor Manufacturing Co. | Self-leakage detection circuit of decoupling capacitor in MOS technology |
| US7495878B2 (en) * | 2007-03-22 | 2009-02-24 | Bae Systems Information And Electronic Systems Integration Inc. | Decoupling capacitor control circuit and method for enhanced ESD performance |
| US7750511B2 (en) * | 2007-04-10 | 2010-07-06 | International Business Machines Corporation | Method and apparatus for self-contained automatic decoupling capacitor switch-out in integrated circuits |
| US20090040857A1 (en) * | 2007-08-08 | 2009-02-12 | Mcneil Grant | Integrated circuit including decoupling capacitors that can be disabled |
| JP5812103B2 (ja) * | 2011-11-14 | 2015-11-11 | 日本電気株式会社 | デカップリング回路及び半導体集積回路 |
| TWI757020B (zh) * | 2020-12-31 | 2022-03-01 | 瑞昱半導體股份有限公司 | 去耦合電容的漏電流阻擋電路和漏電流阻擋方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3772097A (en) * | 1967-05-09 | 1973-11-13 | Motorola Inc | Epitaxial method for the fabrication of a distributed semiconductor power supply containing a decoupling capacitor |
| NL6808352A (ko) * | 1968-06-14 | 1969-12-16 | ||
| US3657602A (en) * | 1971-04-05 | 1972-04-18 | Inductotherm Corp | Method and means for detecting incipient capacitor failure |
| US4427457A (en) * | 1981-04-07 | 1984-01-24 | Oregon Graduate Center | Method of making depthwise-oriented integrated circuit capacitors |
| US4825106A (en) * | 1987-04-08 | 1989-04-25 | Ncr Corporation | MOS no-leak circuit |
| JPH0810744B2 (ja) * | 1989-08-28 | 1996-01-31 | 三菱電機株式会社 | 半導体装置 |
| US4972101A (en) * | 1989-09-19 | 1990-11-20 | Digital Equipment Corporation | Noise reduction in CMOS driver using capacitor discharge to generate a control voltage |
| JPH03153119A (ja) * | 1989-11-09 | 1991-07-01 | Seiko Epson Corp | 電源起動検出回路 |
| JP2563215B2 (ja) * | 1990-06-20 | 1996-12-11 | セイコー電子工業株式会社 | 半導体集積回路装置 |
| US5101314A (en) * | 1990-06-21 | 1992-03-31 | Mitsubishi Denki Kabushiki Kaisha | Protection system for capacitor bank |
| JPH04205994A (ja) * | 1990-11-30 | 1992-07-28 | Toshiba Corp | プリチャージ回路 |
| US5148391A (en) * | 1992-02-14 | 1992-09-15 | Micron Technology, Inc. | Nonvolatile, zero-power memory cell constructed with capacitor-like antifuses operable at less than power supply voltage |
| US5212402A (en) * | 1992-02-14 | 1993-05-18 | Motorola, Inc. | Semiconductor device with integral decoupling capacitor |
| KR960012789B1 (ko) * | 1993-12-01 | 1996-09-24 | 현대전자산업 주식회사 | 부트스트랩 회로 |
| US5506457A (en) * | 1995-04-07 | 1996-04-09 | International Business Machines Corporation | Electronic switch for decoupling capacitor |
-
1996
- 1996-11-18 US US08/746,950 patent/US5828259A/en not_active Expired - Fee Related
-
1997
- 1997-08-28 KR KR1019970042101A patent/KR100282380B1/ko not_active IP Right Cessation
- 1997-10-16 MY MYPI97004867A patent/MY115559A/en unknown
- 1997-10-17 SG SG1997003781A patent/SG53109A1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980041839A (ko) | 1998-08-17 |
| MY115559A (en) | 2003-07-31 |
| US5828259A (en) | 1998-10-27 |
| SG53109A1 (en) | 1998-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0157905B1 (en) | Semiconductor device | |
| KR100336953B1 (ko) | 용장 회로를 갖는 반도체 메모리 장치 | |
| US6049245A (en) | Power reduction circuit | |
| US5323067A (en) | Self-disabling power-up detection circuit | |
| US7525332B2 (en) | On-chip substrate regulator test mode | |
| US5973552A (en) | Power savings technique in solid state integrated circuits | |
| US7924084B2 (en) | Semiconductor device | |
| US6768370B2 (en) | Internal voltage step-down circuit | |
| KR100282380B1 (ko) | 집적 회로상의 외란 감소 장치 및 방법 | |
| US5767710A (en) | Power-up reset signal generating circuit for an integrated circuit | |
| KR100206870B1 (ko) | 정전 방전 및 래치 업 방지회로 | |
| KR19990043981A (ko) | 파워-다운 리셋회로 | |
| KR20070003656A (ko) | 온도 조절 방법 및 회로 | |
| US4621346A (en) | Low power CMOS fuse circuit | |
| US6844771B1 (en) | Self-leakage detection circuit of decoupling capacitor in MOS technology | |
| US5844429A (en) | Burn-in sensing circuit | |
| EP0704974B1 (en) | Off-chip driver circuit | |
| US7292076B2 (en) | Low voltage pull-down circuit | |
| US5828251A (en) | Power-up detector circuit | |
| KR100560343B1 (ko) | 퓨즈가 부분적으로 단선된 상태에서 전력을 소비하지 않는 퓨즈 회로 | |
| US20030103301A1 (en) | On chip smart capacitors | |
| US7688121B2 (en) | Power supply voltage detection circuit | |
| US6194943B1 (en) | Input circuit protection | |
| JP6847997B2 (ja) | 低自己消費電流パワーオンリセット回路 | |
| KR100718965B1 (ko) | 긴 활성화 시간을 갖는 정전기 방전 보호 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |