KR100280083B1 - Printed Circuit Board and Manufacturing Method of Printed Circuit Board and Semiconductor Package Using the Same - Google Patents
Printed Circuit Board and Manufacturing Method of Printed Circuit Board and Semiconductor Package Using the Same Download PDFInfo
- Publication number
- KR100280083B1 KR100280083B1 KR1019980048048A KR19980048048A KR100280083B1 KR 100280083 B1 KR100280083 B1 KR 100280083B1 KR 1019980048048 A KR1019980048048 A KR 1019980048048A KR 19980048048 A KR19980048048 A KR 19980048048A KR 100280083 B1 KR100280083 B1 KR 100280083B1
- Authority
- KR
- South Korea
- Prior art keywords
- heat sink
- printed circuit
- circuit board
- semiconductor chip
- solder
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
이 발명은 인쇄회로기판 및 인쇄회로기판의 제조 방법과 이를 이용한 반도체패키지에 관한 것으로,The present invention relates to a printed circuit board and a method for manufacturing the printed circuit board and a semiconductor package using the same,
솔더볼을 입출력단자로 사용하는 볼그리드어레이형 반도체패키지에서 인쇄회로기판과 히트싱크가 일체화되어 열방출 성능을 대폭 향상시키기 위해, 다수의 입출력패드가 형성된 반도체칩과; 상기 반도체칩의 저면에 접착제로 접착되어 있으며, 그 반도체칩의 접착된 영역의 외주연으로는 다수의 도전성 비아홀이 형성되어 있는 대략 판상의 히트싱크와; 상기 반도체칩이 접착된 영역의 외주연인 상기 히트싱크에 수지기판이 접착제로 접착되어 있고, 그 수지기판상에는 본드핑거, 연결부 등의 회로패턴이 형성되어 있으며, 상기 본드핑거를 제외한 수지기판 표면에는 솔더마스크가 코팅되어 있으며, 상기 히트싱크의 도전성 비아홀이 수지기판을 관통한채 연장되어 상기 연결부에 연결되어 있는 제1인쇄회로기판과; 상기 히트싱크의 저면에 수지기판이 접착제로 접착되어 있고, 그 수지기판의 저면에는 솔더볼랜드 등의 회로패턴이 형성되어 있으며, 상기 솔더볼랜드를 제외한 표면에는 솔더마스크가 코팅되어 있으며, 상기 히트싱크의 도전성 비아홀이 수지기판을 관통한채 연장되어 상기 솔더볼랜드에 연결되어 있는 제2인쇄회로기판과; 상기 반도체칩의 입출력패드와 제1인쇄회로기판의 본드핑거를 전기적으로 접속시키는 도전성와이어와; 상기 반도체칩, 도전성와이어 등을 외부 환경으로부터 보호하기 위해 상기 제1인쇄회로기판 상면을 봉지하는 봉지재와; 상기 제2인쇄회로기판의 솔더볼랜드에 융착된 다수의 솔더볼을 포함하여 이루어진 인쇄회로기판과 히트싱크가 일체화된 반도체패키지.A semiconductor chip having a plurality of input / output pads formed thereon in a ball grid array type semiconductor package using a solder ball as an input / output terminal so as to integrate a printed circuit board and a heat sink to greatly improve heat dissipation performance; A substantially plate-shaped heat sink that is adhered to the bottom of the semiconductor chip with an adhesive and has a plurality of conductive via holes formed on the outer circumference of the bonded region of the semiconductor chip; A resin substrate is adhered to the heat sink, which is the outer circumference of the region where the semiconductor chip is bonded, by an adhesive. A circuit pattern such as a bond finger and a connecting portion is formed on the resin substrate, and solder is formed on the surface of the resin substrate except for the bond finger. A first printed circuit board having a mask coated thereon, the conductive via hole of the heat sink extending through the resin substrate and connected to the connection part; A resin substrate is adhered to the bottom of the heat sink with an adhesive, and a circuit pattern such as solder borland is formed on the bottom of the heat sink, and a solder mask is coated on the surface except the solder borland. A second printed circuit board having conductive via holes extending through the resin substrate and connected to the solder ball lands; Conductive wires electrically connecting the input / output pads of the semiconductor chip to the bond fingers of the first printed circuit board; An encapsulant for encapsulating an upper surface of the first printed circuit board to protect the semiconductor chip, the conductive wire, and the like from an external environment; A semiconductor package incorporating a printed circuit board and a heat sink comprising a plurality of solder balls fused to solder balls of the second printed circuit board.
Description
본 발명은 인쇄회로기판 및 인쇄회로기판의 제조 방법과 이를 이용한 반도체패키지에 관한 것으로, 보다 상세하게 설명하면 솔더볼을 입출력단자로 사용하는 볼그리드어레이형 반도체패키지에서 인쇄회로기판과 히트싱크가 일체화되어 열방출 성능을 대폭 향상시킬 수 있는 인쇄회로기판 및 그 제조 방법과 이 인쇄회로기판을 이용한 반도체패키지에 관한 것이다.The present invention relates to a printed circuit board and a method for manufacturing a printed circuit board and a semiconductor package using the same, and more specifically, the printed circuit board and the heat sink are integrated in a ball grid array type semiconductor package using solder balls as input / output terminals. The present invention relates to a printed circuit board capable of significantly improving heat dissipation performance, a method of manufacturing the same, and a semiconductor package using the printed circuit board.
통상 볼그리드어레이형 반도체패키지는 인쇄회로기판을 중심으로 일면에는 반도체칩을 접착하고 타면에는 마더보드(Mother board)에 실장되는 솔더볼을 융착함으로써 다수의 입출력단자를 확보할 수 있는 반도체패키지를 말한다.In general, a ball grid array type semiconductor package refers to a semiconductor package that can secure a plurality of input / output terminals by gluing a solder chip mounted on a surface of a printed circuit board and bonding a semiconductor chip on a surface thereof.
이러한 반도체패키지에 사용되는 반도체칩은 최근 집적기술 및 제조장비의 발달로 인해 전력회로의 고성능화, 클럭(Clock) 주파수의 증가 및 회로기능이 확대됨으로써 점차 그 반도체칩의 작동중 발생하는 열이 증가하고 있는 추세 있다.The semiconductor chip used in such a semiconductor package has been recently developed due to the development of integrated technology and manufacturing equipment. As a result, the high performance of the power circuit, the increase of the clock frequency, and the expansion of the circuit function increase the heat generated during the operation of the semiconductor chip. There is a trend.
상기와 같이 반도체칩의 작동중 발생하는 열이 증가하게 되면 반도체칩의 전기적 성능의 저하는 물론 반도체칩의 기능이 마비됨으로서 결국 상기 반도체칩을 채용한 반도체패키지 또는 전자부품의 기능이 정지되는 문제가 발생하게 된다.As the heat generated during the operation of the semiconductor chip increases as described above, the electrical performance of the semiconductor chip as well as the function of the semiconductor chip is paralyzed, so that the function of the semiconductor package or the electronic component employing the semiconductor chip is stopped. Will occur.
따라서 상기와 같이 반도체칩에서 발생하는 열을 외부로 신속히 방출하기 위해 통상 그 반도체칩의 저면이나 상면에 히트싱크 또는 히트스프레더(Heat spreader) 등의 열방출 수단이 부착된 반도체패키지가 개발되고 있다.Accordingly, in order to rapidly discharge heat generated in a semiconductor chip to the outside as described above, a semiconductor package having a heat dissipating means such as a heat sink or a heat spreader is usually developed on the bottom or top of the semiconductor chip.
도1은 상기와 같이 열방출 수단으로서 히트싱크(30')가 인쇄회로기판(10')의 관통부(17')에 삽입된 반도체패키지(100')의 일례를 도시한 단면도이며, 이를 참조하여 그 구조 및 작용을 간단히 설명하면 다음과 같다.1 is a cross-sectional view showing an example of a semiconductor package 100 'in which a heat sink 30' is inserted into a through portion 17 'of a printed circuit board 10' as heat dissipation means as described above. By briefly explaining the structure and operation as follows.
다수의 전자회로가 집적되어 있고 표면에는 입출력패드(2')가 형성되어 있는 반도체칩(1')이 중앙에 위치되어 있고, 상기 반도체칩(1')의 저면에는 접착제(3')가 개재되어 히트싱크(30')가 접착되어 있다. 상기 히트싱크(30')는 통상 열도전성이 양호한 구리(Cu), 텅스텐(W), 니켈(Ni) 또는 이들의 합금을 이용하여 제조되고 있으며, 상기 히트싱크(30')의 하단부에는 외부로 더 연장되어 돌출된 돌출턱(31')이 형성되어 있으며, 이 히트싱크(30') 전체는 인쇄회로기판(10')의 관통부(17')에 삽입되어 있는 형태를 한다.A plurality of electronic circuits are integrated and a semiconductor chip 1 'having an input / output pad 2' formed on the surface thereof is located at the center thereof, and an adhesive 3 'is interposed on a bottom surface of the semiconductor chip 1'. Thus, the heat sink 30 'is bonded. The heat sink 30 'is usually manufactured using copper (Cu), tungsten (W), nickel (Ni), or an alloy thereof having good thermal conductivity, and the heat sink 30' is provided at the lower end of the heat sink 30 '. An extended protruding jaw 31 'is formed, and the entire heat sink 30' is inserted into the penetrating portion 17 'of the printed circuit board 10'.
상기 인쇄회로기판(10')은 중앙의 수지기판(15')을 중심으로 그 상부에 상기 히트싱크(30')의 상부면(즉 반도체칩(1')이 접착된 면)을 중심으로 그 외곽을 향하여 본드핑거(11'), 연결부(12') 등의 회로패턴이 형성되어 있고, 하부에는 상기 히트싱크(30')의 하부면을 중심으로 그 외곽에 솔더볼랜드(13')가 방사상으로 형성되어 있다. 물론 상기 회로패턴을 이루는 본드핑거(11'), 연결부(12') 및 솔더볼랜드(13')는 구리 등의 도전성 계열이며, 상기 수지기판(15') 상부의 연결부(12')와 하부의 솔더볼랜드(13')는 도전성비아홀(14')로 연결되어 있다. 그리고, 상기 히트싱크(30')의 상하면, 본드핑거(11') 및 솔더볼랜드(13')를 제외한 수지기판(15')의 상,하부 표면은 솔더마스크(16')로 코팅되어 외부 환경으로부터 상기 회로패턴 등이 보호될 수 있도록 되어 있다.The printed circuit board 10 'is centered on an upper surface of the heat sink 30' (i.e., the surface on which the semiconductor chip 1 'is bonded) on the center of the resin substrate 15'. Circuit patterns such as the bond finger 11 'and the connection part 12' are formed toward the outer side, and the solder ball land 13 'is radially formed on the outer side of the lower surface of the heat sink 30'. It is formed. Of course, the bond finger 11 ', the connection part 12' and the solder ballland 13 'constituting the circuit pattern are conductive series such as copper, and the connection part 12' and the lower part of the upper part of the resin substrate 15 ' The solder bores 13 'are connected to the conductive via holes 14'. In addition, upper and lower surfaces of the heat sink 30 ', except for the bond finger 11' and the solder ball land 13 ', the upper and lower surfaces of the resin substrate 15' are coated with a solder mask 16 'to external environment. The circuit pattern and the like can be protected from.
한편, 상기 반도체칩(1')의 입출력패드(2')는 인쇄회로기판(10')의 상면에 형성된 본드핑거(11')와 도전성와이어(4')로 연결되어 있으며, 상기 반도체칩(1') 및 도전성와이어(4')를 외부 환경으로부터 보호하기 위해 인쇄회로기판(10') 상면이 봉지재(20')로 봉지되어 있다.Meanwhile, the input / output pad 2 'of the semiconductor chip 1' is connected to the bond finger 11 'formed on the upper surface of the printed circuit board 10' and the conductive wire 4 '. 1 ') and the conductive wire 4' are encapsulated with an encapsulant 20 'in order to protect the printed circuit board 10' from the external environment.
또한 상기 인쇄회로기판(10') 하면에 형성된 솔더볼랜드(13')에는 솔더볼(40')이 융착되어 마더보드(도시되지 않음)에 실장되어 반도체칩(1') 및 마더보드간에 소정의 전기적 신호를 매개할 수 있도록 되어 있다.In addition, a solder ball 40 'is fused to the solder ball land 13' formed on the bottom surface of the printed circuit board 10 'and mounted on a motherboard (not shown) to provide a predetermined electrical space between the semiconductor chip 1' and the motherboard. The signal can be mediated.
이러한 구성의 종래 반도체패키지(100')에서 반도체칩(1')의 작동중 발생되는 열은 히트싱크(30')를 통하여 저면의 대기로 발산되거나, 또는 상기 히트싱크(30'), 인쇄회로기판(10'), 솔더볼(40') 등을 통하여 외부로 방출될 수 있도록 도모하고 있다.Heat generated during operation of the semiconductor chip 1 'in the conventional semiconductor package 100' having such a configuration is dissipated to the atmosphere of the bottom surface through the heat sink 30 ', or the heat sink 30', the printed circuit. It is intended to be discharged to the outside through the substrate 10 ', the solder ball 40'.
그러나 전술한 바와 같이 최근의 반도체칩은 그 성능의 향상으로 인해 반도체칩의 작동중 발생하는 열이 더욱 증가하는 추세에 있으나, 그 반도체칩으로부터 열을 흡수하여 외부로 방출하는 히트싱크의 부피 및 용량은 한정되어 있음으로써 열방출 성능의 한계점을 드러내고 있다. 즉, 인쇄회로기판의 일정 영역에 소정의 관통부가 형성되고, 그 관통부 내측에만 한정된 크기의 히트싱크가 결합되어 있기 때문이다.However, as described above, in recent years, the heat generated during the operation of the semiconductor chip is increasing due to the improvement of its performance, but the volume and capacity of the heat sink absorbing heat from the semiconductor chip and dissipating it to the outside Is limited, revealing the limitations of heat dissipation performance. That is, a predetermined through portion is formed in a predetermined region of the printed circuit board, and a heat sink having a limited size is coupled only to the inside of the through portion.
한편, 상기 히트싱크의 크기를 무조건적으로 크게 할 경우 인쇄회로기판의 표면적이 적어짐으로써 그만큼 회로패턴의 설계 여유도가 적어지게 되며 또한 최종 입출력단자인 솔더볼의 갯수도 감소되는 문제점이 있다.On the other hand, when the size of the heat sink is unconditionally increased, the surface area of the printed circuit board is reduced, thereby reducing the design margin of the circuit pattern, and also reducing the number of solder balls as the final input / output terminals.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 솔더볼을 입출력단자로 사용하는 볼그리드어레이형 반도체패키지에서 인쇄회로기판과 히트싱크를 일체화함과 동시에 그 히트싱크의 넓이가 대략 인쇄회로기판의 넓이와 비슷하게 되도록 함으로써 열방출 성능을 대폭 향상시킴은 물론 회로패턴의 설계 여유도를 전혀 저하시키지 않는 인쇄회로기판 및 그 인쇄회로기판의 제조 방법과 이를 이용한 반도체패키지를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems. In the ball grid array type semiconductor package using solder balls as input / output terminals, the printed circuit board and the heat sink are integrated and the width of the heat sink is approximately printed. The present invention provides a printed circuit board, a method of manufacturing the printed circuit board and a semiconductor package using the printed circuit board, which not only significantly improve heat dissipation performance but also reduce the design margin of the circuit pattern at all by making the circuit board similar to the width of the circuit board.
도1은 종래의 반도체패키지를 도시한 단면도이다.1 is a cross-sectional view showing a conventional semiconductor package.
도2a 및 도2b는 본 발명의 인쇄회로기판과 히트싱크가 일체로 된 반도체패키지를 도시한 단면도이다.2A and 2B are cross-sectional views showing a semiconductor package in which a printed circuit board and a heat sink are integrated in the present invention.
도3a 및 도3c는 본 발명의 반도체패키지에서 인쇄회로기판에 일체로 형성될 수 있는 여러 히트싱크의 예를 도시한 단면도이다.3A and 3C are cross-sectional views showing examples of various heat sinks that can be integrally formed on a printed circuit board in the semiconductor package of the present invention.
도4a 내지 도4g는 본 발명의 반도체패키지에서 인쇄회로기판과 히트싱크를 일체화 시키는 방법을 도시한 순차 설명도이다.4A to 4G are sequential explanatory views showing a method of integrating a printed circuit board and a heat sink in a semiconductor package of the present invention.
- 도면중 주요 부호에 대한 설명 --Description of the main symbols in the drawings-
100, 101 ; 본 발명에 의한 반도체패키지100, 101; Semiconductor package according to the present invention
100' ; 종래의 반도체패키지100 '; Conventional Semiconductor Package
1 ; 반도체칩 2 ; 입출력패드One ; Semiconductor chip 2; I / O pad
3 ; 접착제 10 ; 제1인쇄회로기판3; Adhesive 10; First printed circuit board
11 ; 수지기판 12 ; 본드핑거(Bond finger)11; Resin substrate 12; Bond finger
13 ; 연결부 20 ; 제2인쇄회로기판13; Connector 20; Second printed circuit board
21 ; 수지기판 22 ; 솔더볼랜드(Solder ball land)21; Resin substrate 22; Solder ball land
30 ; 비아홀(Via hole) 40 ; 솔더마스크(Solder mask)30; Via hole 40; Solder mask
50 ; 히트싱크(Heat sink) 51 ; 하부 돌출부50; Heat sink 51; Lower protrusion
52 ; 상부 돌출부 53 ; 제1천공부52; Upper projection 53; First Department
54 ; 제2천공부 55 ; 폐색부54; Second drilling part 55; Occlusion
56 ; 수지 60 ; 봉지재56; Resin 60; Encapsulant
70 ; 솔더볼 80 ; 도전성와이어70; Solder ball 80; Conductive Wire
90 ; 원시 인쇄회로기판 91 ; 구리박막90; Raw printed circuit board 91; Copper thin film
상기한 목적을 달성하기 위해 본 발명에 의한 인쇄회로기판은 다수의 도전성 비아홀이 형성되어 있는 판상의 히트싱크와; 상기 히트싱크에 수지기판이 접착제로 접착되어 있고, 그 수지기판상에는 본드핑거, 연결부 등의 회로패턴이 형성되어 있으며, 상기 본드핑거를 제외한 수지기판 표면에는 솔더마스크가 코팅되어 있으며, 상기 히트싱크의 도전성 비아홀이 수지기판을 관통한채 연장되어 상기 연결부에 연결되어 있는 제1인쇄회로기판과; 상기 히트싱크의 저면에 수지기판이 접착제로 접착되어 있고, 그 수지기판의 저면에는 솔더볼랜드 등의 회로패턴이 형성되어 있으며, 상기 솔더볼랜드를 제외한 표면에는 솔더마스크가 코팅되어 있으며, 상기 히트싱크의 도전성 비아홀이 수지기판을 관통한채 연장되어 상기 솔더볼랜드에 연결되어 있는 제2인쇄회로기판을 포함하여 이루어진 것을 특징으로 한다.In order to achieve the above object, a printed circuit board according to the present invention includes a plate-shaped heat sink in which a plurality of conductive via holes are formed; A resin substrate is bonded to the heat sink with an adhesive, and a circuit pattern such as a bond finger and a connection part is formed on the heat sink, and a solder mask is coated on the surface of the resin substrate except for the bond finger, A first printed circuit board having conductive via holes extending through the resin substrate and connected to the connection portion; A resin substrate is adhered to the bottom of the heat sink with an adhesive, and a circuit pattern such as solder borland is formed on the bottom of the heat sink, and a solder mask is coated on the surface except the solder borland. The conductive via hole extends through the resin substrate and includes a second printed circuit board connected to the solder ball land.
여기서, 상기 히트싱크에 형성된 도전성 비아홀의 외주연으로는 그 비아홀이 히트싱크와 전기적으로 도전되지 않토록 수지가 비아홀의 외주연을 감싸고 있는 것을 특징으로 한다.Here, the outer periphery of the conductive via hole formed in the heat sink is characterized in that the resin surrounds the outer periphery of the via hole so that the via hole is not electrically conductive with the heat sink.
또한 상기한 목적을 달성하기 위해 본 발명에 의한 인쇄회로기판의 제조 방법은 금속성 재질의 히트싱크에 다수의 제1천공부를 형성하는 천공 단계와; 상기 히트싱크의 제1천공부를 수지로 폐색하여 폐색부를 형성하는 수지폐색 단계와; 상기 히트싱크의 상하부에 구리박막이 입혀진 원시 인쇄회로기판을 각각 접착제로 접착하는 원시 인쇄회로기판 접착 단계와; 상기 히트싱크 및 상하면에 접착된 원시 인쇄회로기판을 천공하되, 상기 히트싱크에 형성된 폐색부를 관통하여 형성하고, 또한 상기 폐색부의 구경보다 작은 구경을 갖도록 제2천공부를 형성하는 제2천공 단계와; 상기 제2천공부에 무전해도금 및 전해도금 방법을 통하여 상하의 인쇄회로기판이 서로 전기적으로 통전가능하게 하는 비아홀 형성 단계를 포함하여 이루어진 것을 특징으로 한다.In addition, the method for manufacturing a printed circuit board according to the present invention for achieving the above object comprises a drilling step of forming a plurality of first perforations in the heat sink of the metallic material; A resin blocking step of closing the first perforated part of the heat sink with a resin to form a blocking part; A raw printed circuit board bonding step of bonding the raw printed circuit board coated with a copper thin film to upper and lower portions of the heat sink with an adhesive; A second drilling step of drilling a raw printed circuit board bonded to the heat sink and the upper and lower surfaces, and penetrating through the blocking portion formed in the heat sink, and forming a second drilling portion to have a diameter smaller than that of the blocking portion; ; And a via hole forming step in which the upper and lower printed circuit boards are electrically connected to each other through the electroless plating and the electroplating method.
마지막으로 상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 다수의 입출력패드가 형성된 반도체칩과; 상기 반도체칩의 저면에 접착제로 접착되어 있으며, 그 반도체칩의 접착된 영역의 외주연으로는 다수의 도전성 비아홀이 형성되어 있는 대략 판상의 히트싱크와; 상기 반도체칩이 접착된 영역의 외주연인 상기 히트싱크에 수지기판이 접착제로 접착되어 있고, 그 수지기판상에는 본드핑거, 연결부 등의 회로패턴이 형성되어 있으며, 상기 본드핑거를 제외한 수지기판 표면에는 솔더마스크가 코팅되어 있으며, 상기 히트싱크의 도전성 비아홀이 수지기판을 관통한채 연장되어 상기 연결부에 연결되어 있는 제1인쇄회로기판과; 상기 히트싱크의 저면에 수지기판이 접착제로 접착되어 있고, 그 수지기판의 저면에는 솔더볼랜드 등의 회로패턴이 형성되어 있으며, 상기 솔더볼랜드를 제외한 표면에는 솔더마스크가 코팅되어 있으며, 상기 히트싱크의 도전성 비아홀이 수지기판을 관통한채 연장되어 상기 솔더볼랜드에 연결되어 있는 제2인쇄회로기판과; 상기 반도체칩의 입출력패드와 제1인쇄회로기판의 본드핑거를 전기적으로 접속시키는 도전성와이어와; 상기 반도체칩, 도전성와이어 등을 외부 환경으로부터 보호하기 위해 상기 제1인쇄회로기판 상면을 봉지하는 봉지재와; 상기 제2인쇄회로기판의 솔더볼랜드에 융착된 다수의 솔더볼을 포함하여 이루어진 것을 특징으로 한다.Finally, in order to achieve the above object, the semiconductor package according to the present invention comprises a semiconductor chip having a plurality of input and output pads; A substantially plate-shaped heat sink that is adhered to the bottom of the semiconductor chip with an adhesive and has a plurality of conductive via holes formed on the outer circumference of the bonded region of the semiconductor chip; A resin substrate is adhered to the heat sink, which is the outer circumference of the region where the semiconductor chip is bonded, by an adhesive. A circuit pattern such as a bond finger and a connecting portion is formed on the resin substrate, and solder is formed on the surface of the resin substrate except for the bond finger. A first printed circuit board having a mask coated thereon, the conductive via hole of the heat sink extending through the resin substrate and connected to the connection part; A resin substrate is adhered to the bottom of the heat sink with an adhesive, and a circuit pattern such as solder borland is formed on the bottom of the heat sink, and a solder mask is coated on the surface except the solder borland. A second printed circuit board having conductive via holes extending through the resin substrate and connected to the solder ball lands; Conductive wires electrically connecting the input / output pads of the semiconductor chip to the bond fingers of the first printed circuit board; An encapsulant for encapsulating an upper surface of the first printed circuit board to protect the semiconductor chip, the conductive wire, and the like from an external environment; It characterized in that it comprises a plurality of solder balls fused to the solder ball land of the second printed circuit board.
이와 같이 하여 본 발명에 의한 인쇄회로기판 및 인쇄회로기판의 제조 방법과 이를 이용한 반도체패키지는 반도체칩으로부터 열을 흡수하여 외부로 방출하는 히트싱크의 부피 및 크기가 인쇄회로기판의 부피 및 크기와 유사해짐으로써 열방출 성능이 극대화된다.As such, the printed circuit board and the method of manufacturing the printed circuit board and the semiconductor package using the same according to the present invention have the volume and size of the heat sink absorbing heat from the semiconductor chip and dissipating it to the outside, similar to the volume and size of the printed circuit board. By maximizing heat dissipation performance.
또한 상기 히트싱크의 크기가 인쇄회로기판의 크기와 유사함에도 불구하고 종래와 같이 인쇄회로기판의 표면적은 동일하거나 더 커짐으로써 회로패턴의 설계 여유도가 더 커짐과 동시에 최종 입출력단자인 솔더볼의 갯수도 증가된다.In addition, although the size of the heat sink is similar to that of the printed circuit board, the surface area of the printed circuit board is the same or larger as in the prior art, thereby increasing the design margin of the circuit pattern and the number of solder balls as the final input / output terminals. Is increased.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art may easily implement the present invention.
먼저 도2a 및 도2b는 본 발명의 인쇄회로기판을 이용한 반도체패키지(100,101)를 도시한 단면도로서, 반도체패키지 및 인쇄회로기판의 구조를 동시에 설명한다.First, FIGS. 2A and 2B are cross-sectional views illustrating semiconductor packages 100 and 101 using a printed circuit board of the present invention. The structures of the semiconductor package and the printed circuit board will be described simultaneously.
도시된 바와 같이 상부 표면에는 다수의 입출력패드(2)가 형성된 반도체칩(1)이 중앙부에 위치되어 있으며, 상기 반도체칩(1)의 저면에는 접착제(3)로 히트싱크(50)가 접착되어 있되, 상기 반도체칩(1)의 접착된 영역의 외주연으로는 다수의 도전성 비아홀(30)이 형성되어 있다.As illustrated, a semiconductor chip 1 having a plurality of input / output pads 2 formed thereon is positioned at a central portion thereof, and a heat sink 50 is adhered to the bottom surface of the semiconductor chip 1 with an adhesive 3. However, a plurality of conductive via holes 30 are formed at the outer circumference of the bonded region of the semiconductor chip 1.
상기 히트싱크(50)는 열도전성이 뛰어난 구리(Cu), 텅스텐(W), 니켈(Ni) 또는 이들의 합금인 금속 분말을 열압착하여 소정 형상으로 제조하는 소결(燒結) 방법, 금속 원판에 화학 용액을 가하여 소정 형상으로 만드는 에칭(Etching) 또는 금속 원판을 프레스에 넣어서 일정 형상으로 가공하는 스템핑(Stemping) 방법 등을 이용하여 제조한다.The heat sink 50 is a sintering method for producing a predetermined shape by thermally compressing a metal powder of copper (Cu), tungsten (W), nickel (Ni) or an alloy thereof having excellent thermal conductivity, and a metal disc. It is manufactured using an etching or a stamping method in which a metal disc is put into a press and processed into a predetermined shape by adding a chemical solution.
또한 상기 히트싱크(50)의 형태는 여러가지로 가능한데, 예를 들면 도2a에 도시된 바와 같이 반도체칩(1)이 접착된 영역의 반대면인 히트싱크(50) 저면에 하부로 연장되어 돌출된 하부돌출부(51)를 형성하고, 상기 하부돌출부(51)의 단부는 공기중으로 노출되도록 할 수 있다. 또한 도2b에 도시된 바와 같이 상기 히트싱크(50)의 하부돌출부(51)는 그 단부가 아직 설명하지 않은 제2인쇄회로기판(20)의 표면보다 더 하부로 돌출되도록 함으로써 차후 마더보드(Mother board)에 솔더페이스트(Solder paste)로 연결하여 반도체칩(1)의 열을 마더보드쪽으로 방출시킬 수도 있다.In addition, the heat sink 50 may be formed in various ways. For example, as shown in FIG. 2A, the heat sink 50 extends downward to the bottom of the heat sink 50, which is the opposite side of the region to which the semiconductor chip 1 is bonded. The protrusion 51 may be formed, and the end of the lower protrusion 51 may be exposed to air. Also, as shown in FIG. 2B, the lower protrusion 51 of the heat sink 50 has its end protruding lower than the surface of the second printed circuit board 20 which has not been described yet. The heat of the semiconductor chip 1 may be discharged to the motherboard by connecting to the board with solder paste.
더불어, 도3a 및 도3c에 도시된 바와 같이 상기 히트싱크(50)는 그 저면에 하부돌출부(51)를 형성시킴과 동시에 반도체칩(1)의 접착영역인 상부의 소정영역을 더 돌출시킨 상부돌출부(52)를 형성시키는 것도 가능하다. 또는 상기 히트싱크(50)의 반도체칩(1) 접착 영역만을 상부로 돌출시켜 상부돌출부(52)만을 형성하는 것도 가능하며, 마지막으로 평판형으로 형성하는 것도 가능하다.In addition, as shown in FIGS. 3A and 3C, the heat sink 50 forms a lower protrusion 51 on the bottom thereof, and at the same time, further protrudes a predetermined region of the upper portion, which is an adhesive region of the semiconductor chip 1. It is also possible to form the protrusions 52. Alternatively, only the upper protrusion 52 may be formed by protruding only the bonding region of the semiconductor chip 1 of the heat sink 50 upwards, and finally, may be formed in a flat plate shape.
다음으로 상기 히트싱크(50)에 형성된 도전성 비아홀(30)의 외주연으로는 그 비아홀(30)이 히트싱크(50)와 전기적으로 도전되지 않토록 절연성 수지(56)가 비아홀(30)의 외주연을 감싸고 있다. 이는 차후 설명할 인쇄회로기판의 제조 방법에서 상세히 설명한다.Next, as the outer circumference of the conductive via hole 30 formed in the heat sink 50, the insulating resin 56 is formed outside the via hole 30 so that the via hole 30 is not electrically conductive with the heat sink 50. Surrounding the lead. This will be described in detail in the method of manufacturing a printed circuit board which will be described later.
이어서 상기 반도체칩(1)이 접착된 영역의 외주연인 상기 히트싱크(50) 상면에는 제1인쇄회로기판(10)이 접착되어 있으며, 이를 설명하면 다음과 같다.Subsequently, a first printed circuit board 10 is adhered to an upper surface of the heat sink 50, which is the outer circumference of the region to which the semiconductor chip 1 is bonded.
최저면에는 수지기판(11)이 접착제(도시되지 않음)에 의해 상기 히트싱크(50) 상면에 접착되어 있고, 상기 수지기판(11)상에는 본드핑거(12), 연결부(13) 등의 도전성 회로패턴이 형성되어 있다. 상기 본드핑거(12)를 제외한 수지기판(11) 표면에는 절연성의 솔더마스크(40)가 코팅되어 상기 회로패턴을 외부의 먼지나 습기, 기계적 충격 등으로부터 보호할 수 있도록 되어 있다. 또한 상기 히트싱크(50)의 도전성 비아홀(30)이 상기 수지기판(11)을 관통한채 연장되어 상기 연결부(13)에 연결됨으로써 전기적으로 통전 가능하게 되어 있다.On the bottom surface, a resin substrate 11 is adhered to an upper surface of the heat sink 50 by an adhesive (not shown), and conductive circuits such as a bond finger 12 and a connection portion 13 are formed on the resin substrate 11. The pattern is formed. An insulating solder mask 40 is coated on the surface of the resin substrate 11 except for the bond finger 12 to protect the circuit pattern from external dust, moisture, and mechanical shock. In addition, the conductive via hole 30 of the heat sink 50 extends through the resin substrate 11 and is connected to the connection portion 13 to enable electrically conduction.
여기서 상기 본드핑거(12)에는 은(Ag) 등이 도금되어 차후 도전성와이어(80) 등이 확고히 본딩될 수 있도록 되어 있다.Here, the bond finger 12 is plated with silver (Ag) and the like so that the conductive wire 80 and the like may be firmly bonded later.
한편, 상기 히트싱크(50)의 하면에도 제2인쇄회로기판(20)이 접착되어 있으며, 이를 설명하면 다음과 같다.On the other hand, the second printed circuit board 20 is also bonded to the lower surface of the heat sink 50, which will be described below.
즉, 히트싱크(50)의 저면에는 접착제(도시되지 않음)가 개재되어 수지기판(21)이 접착제(3)로 접착되어 있고, 그 수지기판(21)의 저면에는 솔더볼랜드(22) 등의 도전성 회로패턴이 형성되어 있다. 상기 솔더볼랜드(22)를 제외한 표면에는 절연성의 솔더마스크(40)가 코팅되어 있으며, 상기 히트싱크(50)의 도전성 비아홀(30)이 수지기판(21)을 관통한채 연장되어 상기 솔더볼랜드(22)에 연결되어 전기적으로 통전 가능하게 되어 있다.That is, the bottom surface of the heat sink 50 is interposed with an adhesive (not shown), and the resin substrate 21 is adhered with the adhesive 3, and the bottom surface of the resin substrate 21 is made of solder balls 22 or the like. A conductive circuit pattern is formed. An insulating solder mask 40 is coated on the surface except for the solder borland 22, and the conductive via hole 30 of the heat sink 50 extends through the resin substrate 21 to extend the solder borland 22. It is connected to), and it is possible to electrically supply electricity.
여기서 상기 솔더볼랜드(22)에는 금(Au) 및 니켈(Ni) 등이 도금되어(도시되지 않음) 차후 솔더볼(70)이 확고하게 융착될 수 있도록 도모하고 있다.Here, the solder ball land 22 is plated with gold (Au) and nickel (Ni) (not shown), so that the solder ball 70 may be firmly fused thereafter.
또한 상기 제1인쇄회로기판(10)에서 도면으로 도시하지는 않았지만 그 상면뿐만 아니라 하면에도 도전성 회로패턴 예를 들면 연결부 등을 형성할 수 있다. 또한 상기 제2인쇄회로기판도 그 하면뿐만 아니라 상면에도 도전성 회로패턴 예를 들면 연결부 등을 형성함으로써 회로패턴의 밀도를 극대화하는 것이 가능하다. 물론 상기 회로패턴들은 접착제에 의해 히트싱크와 전기적으로 절연된다.In addition, although not shown in the drawings, the first printed circuit board 10 may form conductive circuit patterns, for example, connection portions, on the upper surface and the lower surface thereof. In addition, it is possible to maximize the density of the circuit pattern by forming a conductive circuit pattern, for example, a connection part, on the upper surface as well as the lower surface of the second printed circuit board. Of course, the circuit patterns are electrically insulated from the heat sink by the adhesive.
다음으로 상기 반도체칩(1)의 입출력패드(2)와 제1인쇄회로기판(10)의 본드핑거(12)는 도전성와이어(80) 바람직하기로는 골드와이어(Au wire) 또는 알루미늄와이어(Al wire) 등에 의해 전기적으로 접속되어 있다. 따라서 반도체칩(1)의 전기적 신호는 도전성와이어(80), 본드핑거(12), 연결부(13), 비아홀(30) 및 솔더볼랜드(22)로 도통되는 것이 가능하다.Next, the I / O pad 2 of the semiconductor chip 1 and the bond finger 12 of the first printed circuit board 10 may be conductive wires 80, preferably, gold wires or aluminum wires. Electrical connection). Therefore, the electrical signal of the semiconductor chip 1 may be conducted to the conductive wire 80, the bond finger 12, the connection portion 13, the via hole 30, and the solder ball land 22.
또한, 상기 제1인쇄회로기판(10)의 상면, 반도체칩(1) 및 도전성와이어(80) 등은 봉지재(60) 바람직하기로는 액상봉지재(Glop top) 또는 에폭시몰딩컴파운드(Epoxy molding compound) 등에 의해 봉지됨으로써 외부의 먼지, 습기 및 기계적 충격 등으로부터 보호되도록 되어 있다.In addition, the upper surface of the first printed circuit board 10, the semiconductor chip 1 and the conductive wire 80, etc., the encapsulant 60, preferably a liquid top (Glop top) or epoxy molding compound (Epoxy molding compound) It is encapsulated by dust, moisture, and mechanical shocks.
마지막으로 상기 제2인쇄회로기판(20)의 솔더볼랜드(22)에는 솔더볼(70)이 융착됨으로서 차후 마더보드(Mother board)에 융착가능하게 되어 있다.Finally, the solder balls 70 are fused to the solder ball lands 22 of the second printed circuit board 20 so that the solder balls 70 may be fused to the motherboard later.
이와 같이 인쇄회로기판(10,20)과 일체화된 히트싱크(50)는 그 부피 및 용량이 인쇄회로기판(10,20)의 부피 및 용량과 유사하게 형성됨으로써 반도체칩(1)의 열을 그만큼 신속하게 흡수하여 외부로 방출할 수 있게 된다. 또한 히트싱크(50)의 노출되는 영역도 저면에만 한정되는 것이 아니라 측면에까지 연장됨으로써 더욱 더 많은 열을 외부로 신속히 방출할 수 있게 된다. 그리고 상기 히트싱크(50)의 저면을 하부로 연장시킴과 동시에 솔더페이스트를 이용하여 인쇄회로기판에 접착시킴으로써 반도체칩(1)의 열을 마더보드쪽으로 방출하는 것도 가능하게 된다.As such, the heat sink 50 integrated with the printed circuit boards 10 and 20 has a volume and a capacity similar to that of the printed circuit boards 10 and 20, thereby reducing the heat of the semiconductor chip 1. It can be quickly absorbed and released to the outside. In addition, the exposed area of the heat sink 50 is not limited only to the bottom surface, but extends to the side surface so that more heat can be quickly released to the outside. In addition, the bottom surface of the heat sink 50 is extended downward, and the heat of the semiconductor chip 1 can be released to the motherboard by bonding the printed circuit board using solder paste.
더불어 인쇄회로기판(10,20)의 상,하면에 대한 표면적도 종래와 같거나 또는 더 커짐으로써 회로패턴의 밀도를 증가시키는 것이 가능하고, 따라서 솔더볼랜드(22) 및 솔더볼(70)의 갯수를 더욱더 많이 확보할 수 있게 된다.In addition, it is possible to increase the density of the circuit pattern by increasing the surface area of the upper and lower surfaces of the printed circuit boards 10 and 20 as the same or larger than the conventional one, and thus, the number of solder bores 22 and solder balls 70 may be increased. You can get more and more.
다음으로 도4a 내지 도4g를 참조하여 본 발명에 의한 인쇄회로기판과 히트싱크를 일체화시키는 방법을 설명하면 다음과 같다.Next, a method of integrating the printed circuit board and the heat sink according to the present invention will be described with reference to FIGS. 4A to 4G.
먼저 열도전성의 우수한 금속성 재질 예를 들면, 구리, 텅스텐, 니켈 또는 이들의 합금체인 평판형의 히트싱크(50)에 다수의 제1천공부(53)를 형성한다.(도4a)First, a plurality of first perforations 53 are formed in a plate type heat sink 50 that is an excellent thermal conductive metal material, for example, copper, tungsten, nickel, or an alloy thereof (Fig. 4A).
여기서, 상기 천공 작업은 통상 드릴링(Drilling), 펀칭(Punching), 에칭(Etching) 또는 레이저(Laser) 가공에 의해 실시할 수 있다.In this case, the drilling operation may be generally performed by drilling, punching, etching, or laser processing.
이어서, 상기 히트싱크(50)의 제1천공부(53)를 수지(56) 바람직하기로는 전기적 절연성이 우수하고 열도전성이 뛰어난 폴리이미드(Polyimide) 등의 고분자 수지를 이용하여 상기 제1천공부(53)를 폐색(閉塞)하여 폐색부(55)를 형성한다.(도4b)Subsequently, the first perforations 53 of the heat sink 50 may be formed of a resin 56 by using a polymer resin such as polyimide having excellent electrical insulation and excellent thermal conductivity. The block 53 is blocked to form the block 55 (Fig. 4B).
이어서 상기 히트싱크(50)의 상하부에 구리박막(91)이 입혀진 원시 인쇄회로기판(90,아직 회로패턴 등이 형성되지 않음)을 각각 접착제(도시되지 않음)를 개재하여 접착한다.(도4c)Subsequently, raw printed circuit boards 90 (not yet formed with a circuit pattern, etc.) coated with a copper thin film 91 on upper and lower portions of the heat sink 50 are respectively bonded through an adhesive (not shown). )
계속해서, 상기 히트싱크(50) 및 상하면에 접착된 원시 인쇄회로기판(90)을 천공하되, 상기 히트싱크(50)에 기 형성된 폐색부(55)를 관통하도록 하고, 또한 상기 폐색부(55)의 구경보다 작은 구경을 갖도록 제2천공부(54)를 형성한다.(도4d)Subsequently, the heat sink 50 and the primitive printed circuit board 90 adhered to the upper and lower surfaces of the heat sink 50 are drilled, and the penetrating portion 55 is formed in the heat sink 50. The second punched portion 54 is formed to have a smaller diameter than that of () (Fig. 4D).
상기 천공 작업도 마찬가지로 드릴링(Drilling), 펀칭(Punching), 에칭(Etching) 또는 레이저(Laser) 가공에 의해 실시한다.The drilling operation is likewise carried out by drilling, punching, etching or laser processing.
이어서 상기 제2천공부(54)에 무전해 도금 및 전해 도금 방법을 이용하여 상하의 인홰회로기판(10,20)이 서로 전기적으로 통전가능하게 비아홀(30)을 형성한다.(도4e)Subsequently, the upper and lower in-circuit circuit boards 10 and 20 form via holes 30 in the second perforations 54 by using electroless plating and electroplating methods (FIG. 4E).
즉, 제2천공부(54)의 내벽에 PTH(Plated-Through Hole)의 형태로 히트싱크(50)를 중심으로 상,하면의 인쇄회로기판(10,20)이 전기적으로나 기계적으로 연결되도록 비아홀(30)을 형성한다. 이를 좀더 자세히 설명하면, 상기 비아홀(30)은 먼저 무전해도금(Electroless Plating)으로 수μm 형성한후에 전해도금(Electrolytic Plating)으로 약 10∼20μm 두께로 형성함으로써 그 상,하면의 인쇄회로기판(10,20)이 상기 비아홀(30)을 통하여 통전되도록 하는 것이다.That is, the via hole is connected to the inner wall of the second hole 54 so that the upper and lower printed circuit boards 10 and 20 are electrically or mechanically connected to the heat sink 50 in the form of a plated-through hole (PTH). 30 is formed. In more detail, the via hole 30 is formed by electroless plating to a few μm, and then formed into a thickness of about 10 to 20 μm by electrolytic plating, thereby forming the upper and lower printed circuit boards 10. , 20 is to be energized through the via hole (30).
이때 상기 비아홀(30)의 외주연으로는 전기적 절연성의 수지(56)가 감싸고 있음으로 상기 히트싱크(50)와는 전기적으로 도전되지 않는다.At this time, since the electrically insulating resin 56 is wrapped around the outer periphery of the via hole 30, it is not electrically conductive with the heat sink 50.
이와 같이 함으로써 상기 인쇄회로기판(10,20)과 히트싱크(50)의 일체화 작업이 우선 완료되며, 다음으로 상기 인쇄회로기판(10,20)의 표면에 회로패턴을 형성하는 방법은 종래와 같다.In this manner, the integrated work of the printed circuit boards 10 and 20 and the heat sink 50 is completed first, and then a method of forming a circuit pattern on the surface of the printed circuit boards 10 and 20 is the same as before. .
즉, 상기 히트싱크(50)의 상하면에 접착된 원시 인쇄회로기판(90)의 구리박막(91)을 통상의 포토마스킹(Photo masking) 및 에칭(Etching) 방법을 이용하여 본드핑거(12), 연결부(13) 및 솔더볼랜드(22) 등의 회로패턴을 형성한다.(도4f)That is, the bond finger 12 may be bonded to the copper thin film 91 of the raw printed circuit board 90 attached to the upper and lower surfaces of the heat sink 50 by using a conventional photo masking and etching method. Circuit patterns, such as the connection part 13 and the solder ball land 22, are formed. (FIG. 4F).
이어서, 원시 인쇄회로기판(90)의 본드핑거(12), 솔더볼랜드(22)를 제외한 표면에는 절연성의 고분자 수지인 솔더마스크(40)를 이용하여 코팅한다.(도4g)Subsequently, the surface of the raw printed circuit board 90 except for the bond finger 12 and the solder borland 22 is coated using a solder mask 40 made of an insulating polymer resin (FIG. 4G).
이와 같은 작업이 끝나면 완전한 인쇄회로기판의 제조가 완료된 상태이며, 이 인쇄회로기판에 반도체칩(1)을 접착하고, 상기 반도체칩(1)과 제1인쇄회로기판(10)의 본드핑거(12)를 도전성와이어(80)로 본딩하며, 상기 반도체칩(1) 및 도전성와이어(80)를 봉지재(60)로 감싸고, 마지막으로 상기 제2인쇄회로기판(20)의 솔더볼랜드(22)에 솔더볼(70)을 융착함으로써 반도체패키지(100,101)가 제조된다.After such work is completed, the manufacturing of the complete printed circuit board is completed, and the semiconductor chip 1 is bonded to the printed circuit board, and the bond fingers 12 of the semiconductor chip 1 and the first printed circuit board 10 are completed. ) Is bonded to the conductive wire 80, the semiconductor chip 1 and the conductive wire 80 is wrapped with the encapsulant 60, and finally to the solder bores 22 of the second printed circuit board 20 The semiconductor packages 100 and 101 are manufactured by welding the solder balls 70.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않고 본 발명의 범주와 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.As described above, although the present invention has been described with reference to the above embodiments, various modifications may be made without departing from the scope and spirit of the present invention.
따라서 본 발명에 의한 인쇄회로기판 및 인쇄회로기판의 제조 방법과 이를 이용한 반도체패키지에 의하면 반도체칩으로부터 열을 흡수하여 외부로 방출하는 히트싱크의 부피 및 크기가 인쇄회로기판의 부피 및 크기와 유사해짐으로써 열방출 성능이 극대화되는 효과가 있다.Therefore, according to the method of manufacturing the printed circuit board and the printed circuit board according to the present invention and the semiconductor package using the same, the volume and size of the heat sink absorbing heat from the semiconductor chip and dissipating it to the outside become similar to the volume and size of the printed circuit board. As a result, heat dissipation performance is maximized.
또한 상기 히트싱크의 크기가 인쇄회로기판의 크기와 유사함에도 불구하고 종래와 같이 인쇄회로기판의 표면적은 동일하거나 더 커짐으로써 회로패턴의 설계 여유도가 더 커짐과 동시에 최종 입출력단자인 솔더볼의 갯수도 더욱 많이 확보할 수 있는 효과가 있다.In addition, although the size of the heat sink is similar to that of the printed circuit board, the surface area of the printed circuit board is the same or larger as in the prior art, thereby increasing the design margin of the circuit pattern and the number of solder balls as the final input / output terminals. There is an effect that can be secured more.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980048048A KR100280083B1 (en) | 1998-11-10 | 1998-11-10 | Printed Circuit Board and Manufacturing Method of Printed Circuit Board and Semiconductor Package Using the Same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980048048A KR100280083B1 (en) | 1998-11-10 | 1998-11-10 | Printed Circuit Board and Manufacturing Method of Printed Circuit Board and Semiconductor Package Using the Same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000031820A KR20000031820A (en) | 2000-06-05 |
| KR100280083B1 true KR100280083B1 (en) | 2001-03-02 |
Family
ID=19557748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980048048A KR100280083B1 (en) | 1998-11-10 | 1998-11-10 | Printed Circuit Board and Manufacturing Method of Printed Circuit Board and Semiconductor Package Using the Same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100280083B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011002794A2 (en) * | 2009-07-02 | 2011-01-06 | Conexant Systems, Inc. | Systems and methods of improved heat dissipation with variable pitch grid array packaging |
| KR101079280B1 (en) | 2009-06-16 | 2011-11-04 | 주식회사 센플러스 | sub-mount for semiconductor package, semiconductor package and method for fabricating semiconductor package |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000055589A (en) * | 1999-02-08 | 2000-09-05 | 구자홍 | Manufacturing method of PCB and PCB thereby |
| KR100693168B1 (en) * | 2001-05-10 | 2007-03-13 | 엘지전자 주식회사 | Manufacturing method of PCB and PCB thereby |
| KR100608366B1 (en) * | 2004-06-29 | 2006-08-08 | 주식회사 하이닉스반도체 | Fine pitch ball grid array package |
| CN114938566A (en) * | 2022-06-14 | 2022-08-23 | 高创(苏州)电子有限公司 | Circuit board and display device with same |
-
1998
- 1998-11-10 KR KR1019980048048A patent/KR100280083B1/en active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101079280B1 (en) | 2009-06-16 | 2011-11-04 | 주식회사 센플러스 | sub-mount for semiconductor package, semiconductor package and method for fabricating semiconductor package |
| WO2011002794A2 (en) * | 2009-07-02 | 2011-01-06 | Conexant Systems, Inc. | Systems and methods of improved heat dissipation with variable pitch grid array packaging |
| WO2011002794A3 (en) * | 2009-07-02 | 2011-03-31 | Conexant Systems, Inc. | Systems and methods of improved heat dissipation with variable pitch grid array packaging |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000031820A (en) | 2000-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6528876B2 (en) | Semiconductor package having heat sink attached to substrate | |
| US5285352A (en) | Pad array semiconductor device with thermal conductor and process for making the same | |
| US7161239B2 (en) | Ball grid array package enhanced with a thermal and electrical connector | |
| US7202559B2 (en) | Method of assembling a ball grid array package with patterned stiffener layer | |
| US6373131B1 (en) | TBGA semiconductor package | |
| KR100260997B1 (en) | Semiconductor package | |
| KR100612425B1 (en) | Structure and method for fabrication of a leadless chip carrier with embedded antenna | |
| US20140251658A1 (en) | Thermally enhanced wiring board with built-in heat sink and build-up circuitry | |
| JPH0917919A (en) | Semiconductor device | |
| JP2006228897A (en) | Semiconductor device | |
| KR100280083B1 (en) | Printed Circuit Board and Manufacturing Method of Printed Circuit Board and Semiconductor Package Using the Same | |
| KR100675030B1 (en) | An integrated circuit package | |
| JP3912445B2 (en) | Semiconductor device | |
| KR100186759B1 (en) | Heat radiating structure of ball grid array semiconductor package using solder ball as input-output | |
| JPH05175407A (en) | Semiconductor mounting board | |
| JP2003224228A (en) | Package for semiconductor device, semiconductor device and its producing method | |
| KR200254077Y1 (en) | A printed circuit board for a window chip scale package having copper lands for heat radiation | |
| KR100352119B1 (en) | Structure of ball grid array semiconductor package having heatsink and fabricating method thereof | |
| JP3576228B2 (en) | Surface mount type semiconductor device | |
| KR100218633B1 (en) | Ball grid array package having a carrier frame | |
| KR100260996B1 (en) | Array type semiconductor package using a lead frame and its manufacturing method | |
| KR100708041B1 (en) | semiconductor package and its manufacturing method | |
| JP3194034B2 (en) | Package for electronic components | |
| KR100225236B1 (en) | Bga semiconductor package | |
| KR100708038B1 (en) | Mounting structure of semiconductor chip and its method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121105 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20131104 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20141104 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20151104 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20161104 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20171102 Year of fee payment: 18 |