KR200254077Y1 - A printed circuit board for a window chip scale package having copper lands for heat radiation - Google Patents
A printed circuit board for a window chip scale package having copper lands for heat radiation Download PDFInfo
- Publication number
- KR200254077Y1 KR200254077Y1 KR2020010023183U KR20010023183U KR200254077Y1 KR 200254077 Y1 KR200254077 Y1 KR 200254077Y1 KR 2020010023183 U KR2020010023183 U KR 2020010023183U KR 20010023183 U KR20010023183 U KR 20010023183U KR 200254077 Y1 KR200254077 Y1 KR 200254077Y1
- Authority
- KR
- South Korea
- Prior art keywords
- window
- copper foil
- circuit board
- printed circuit
- scale package
- Prior art date
Links
Abstract
본 고안의 목적은 리지드 기판의 다이접촉면 영역내에 복수의 열방출용 비아홀을 형성하여 그 내부를 솔더 레지스트 또는 도전성 금속으로 채우고, 상기 다이접촉면상에 다이접착필름의 접착성을 증가시키기 위해 거칠게 표면처리된 열방출용 동박을 형성함으로써, 반도체 칩의 열방출을 용이하게 하여 반도체 소자의 동작속도를 개선시킨 열방출용 구리랜드를 갖는 윈도우 칩 스케일 패키지용 인쇄회로기판을 제공하는데 있다.An object of the present invention is to form a plurality of heat dissipation via holes in a die contact surface region of a rigid substrate and to fill the inside with solder resist or a conductive metal, and to roughen the surface to increase the adhesion of the die adhesive film on the die contact surface. The present invention provides a printed circuit board for a window chip scale package having a heat dissipating copper land which facilitates heat dissipation of a semiconductor chip and improves an operation speed of a semiconductor element by forming a heat dissipating copper foil.
본 고안은 기판 하부의 회로 배선 패턴과 반도체 칩의 입/출력 패드의 와이어 본딩을 위해 관통된 윈도우(21)를 갖는 윈도우 칩 스케일 패키지용 인쇄회로기판(22)에 있어서, 상기 기판(22)은 반도체 칩의 열방출을 위해 다이접착면에 형성되고 거칠게 처리된 표면을 갖는 동박(29)과, 상기 동박(29)과 접촉되어 동박으로부터의 열을 기판 하부로 방출시키도록 관통되어 형성된 복수개의 열방출용 비아홀(30)을 더 구비한 것을 특징으로 한다.The present invention provides a printed circuit board 22 for a window chip scale package having a circuit wiring pattern under a substrate and a window 21 penetrated for wire bonding of input / output pads of a semiconductor chip. Copper foil 29 having a roughly treated surface formed on a die bonding surface for heat dissipation of a semiconductor chip, and a plurality of rows formed through and in contact with the copper foil 29 to release heat from the copper foil to the lower side of the substrate. It is characterized in that it further comprises a discharge via hole (30).
Description
본 고안은 윈도우 칩 스케일 패키지(Window Chip Scale Package)용 인쇄회로기판에 관한 것으로서, 특히, 리지드 기판의 다이접촉면 영역내에 복수의 열방출용 비아홀을 형성하여 그 내부를 솔더 레지스트 또는 도전성 금속으로 채우고, 상기 다이접촉면상에 다이접착필름의 접착성을 증가시키기 위해 거칠게 표면처리된 열방출용 동박을 형성함으로써, 반도체 칩의 열방출을 용이하게 하여 반도체 소자의 동작속도를 개선시킨 열방출용 구리랜드를 갖는 윈도우 칩 스케일 패키지용 인쇄회로기판에 관한 것이다.The present invention relates to a printed circuit board for a window chip scale package. In particular, a plurality of heat dissipation via holes are formed in a die contact area of a rigid substrate, and the inside thereof is filled with a solder resist or a conductive metal. By forming a heat-dissipating copper foil having a rough surface treatment on the die contact surface to increase the adhesiveness of the die-bonding film, the heat dissipation copper land to facilitate the heat dissipation of the semiconductor chip to improve the operating speed of the semiconductor element It relates to a printed circuit board for a window chip scale package having.
최근 전자제품이 소형화됨에 따라 제품내에 실장되는 반도체 소자 또한 고집적화 및 소형화의 요구가 증가되고 있는 추세이다. 이러한 추세에 발맞추어 한정된 크기의 기판상에 보다 많은 수의 반도체 칩을 실장하기 위해 반도체 패키지의 크기 및 두께를 감소시키기 위한 연구가 활발하게 이루어지고 있으며, 그 연구결과의 한예로 칩 스케일 패키지가 있다.With the recent miniaturization of electronic products, the demand for high integration and miniaturization of semiconductor devices mounted in products is also increasing. In response to this trend, studies are being actively conducted to reduce the size and thickness of semiconductor packages in order to mount a larger number of semiconductor chips on a limited sized substrate. An example of the research results is a chip scale package.
칩 스케일 패키지는 반도체 소자의 크기를 패키지 내부의 반도체 칩 크기와 거의 유사하게 제작하여 반도체 소자의 점유면적을 줄인 것이다. 또, 이러한 칩 스케일 패키지의 일예로 외부 회로기판에 대한 실장 밀도를 축소시키고 전기적 특성을 우수하게 하기 위한 BGA 패키지가 있다. 이러한 종래의 BGA 패키지를 도 1에 도시하였다.The chip scale package reduces the footprint of the semiconductor device by making the size of the semiconductor device almost similar to the size of the semiconductor chip inside the package. In addition, an example of such a chip scale package is a BGA package for reducing the mounting density of an external circuit board and improving electrical characteristics. This conventional BGA package is shown in FIG.
도 1은 종래의 윈도우 칩 스케일 패키지의 측단면도이다.1 is a side cross-sectional view of a conventional window chip scale package.
도면과 같이, 리지드(rigid) 기판(12)의 다이접착 영역의 소정 부위에는 관통된 윈도우(11)가 형성되어 있다. 상기 윈도우(11)가 형성된 리지드 기판(12)상부에는 다이접착필름(film adhesive tape)(14)에 의해 다이(13)가 접착되어 있고, 상기 윈도우(11)를 통해 리지드 기판(12) 하부면상의 회로 패턴의 본딩 패드와 다이(13)의 입/출력 본딩 패드가 본딩 와이어(Au)(15)로 연결되어 있고, 상기 본딩 와이어(15)와 본딩 패드 부분의 윈도우(11)는 외부로부터의 오염을 막기 위해 EMC(Epoxy Molding Compound)(16)로 몰딩되어 있다.As shown in the figure, a penetrated window 11 is formed at a predetermined portion of the die bonding region of the rigid substrate 12. The die 13 is adhered to the upper portion of the rigid substrate 12 on which the window 11 is formed by a film adhesive tape 14, and on the lower surface of the rigid substrate 12 through the window 11. The bonding pads of the circuit pattern and the input / output bonding pads of the die 13 are connected by bonding wires (Au) 15, and the bonding wires 15 and the windows 11 of the bonding pad portions are connected from the outside. Molded with epoxy molding compound (EMC) 16 to prevent contamination.
또한, 상기 리지드 기판(12) 하부면의 회로배선패턴 상에는 외부접속 단자인 솔더볼(17)이 부착되어 있다.In addition, a solder ball 17, which is an external connection terminal, is attached to the circuit wiring pattern of the lower surface of the rigid substrate 12.
한편, 반도체 소자는 동작시 발생되는 열에 의해 동작속도에 영향을 받기 때문에, 외부로의 열방출이 반도체 소자의 동작속도를 개선시키는데 중요한 요인이 되고 있다.On the other hand, since the semiconductor device is affected by the operation speed by the heat generated during operation, heat release to the outside becomes an important factor in improving the operation speed of the semiconductor device.
상기와 같이 이루어진 종래의 칩 스케일 패키지에서는 반도체 칩(13)의 열방출을 위한 구조가 없기 때문에 신호의 전송 속도등에 문제가 있었고, 다이접착필름의 접착성 때문에 기판상에 반도체 칩의 열방출을 위한 재료를 형성하기 어려운 문제점이 있었다.In the conventional chip scale package as described above, there is a problem in signal transmission speed because there is no structure for heat dissipation of the semiconductor chip 13, and due to the adhesiveness of the die adhesive film, There was a problem that the material was difficult to form.
상기의 문제점을 해결하기 위한 본 고안의 목적은 리지드 기판의 다이접촉면 영역내에 복수의 열방출용 비아홀을 형성하여 그 내부를 솔더 레지스트 또는 도전성 금속으로 채우고, 상기 다이접촉면상에 다이접착필름의 접착성을 증가시키기 위해 거칠게 표면처리된 열방출용 동박을 형성함으로써, 반도체 칩의 열방출을 용이하게 하여 반도체 소자의 동작속도를 개선시킨 열방출용 구리랜드를 갖는 윈도우 칩 스케일 패키지용 인쇄회로기판을 제공하는데 있다.An object of the present invention for solving the above problems is to form a plurality of heat dissipation via holes in the die contact surface area of the rigid substrate and to fill the inside with solder resist or conductive metal, and adhesiveness of the die adhesive film on the die contact surface. Provided is a printed circuit board for a window chip scale package having a heat dissipating copper land which facilitates heat dissipation of the semiconductor chip and improves the operating speed of the semiconductor element by forming a heat dissipating copper foil having a rough surface treatment to increase the It is.
도 1은 종래의 윈도우 칩 스케일 패키지의 측단면도,1 is a side cross-sectional view of a conventional window chip scale package,
도 2는 본 고안에 의한 열방출용 구리랜드를 갖는 윈도우 칩 스케일 패키지용 인쇄회로기판의 평면도,2 is a plan view of a printed circuit board for a window chip scale package having a heat dissipation copper land according to the present invention;
도 3은 도 2의 윈도우 칩 스케일 패키지용 인쇄회로기판의 측단면도,3 is a side cross-sectional view of the printed circuit board for the window chip scale package of FIG.
도 4는 본 고안에 의한 열방출용 구리랜드를 갖는 윈도우 칩 스케일 패키지용 인쇄회로기판의 저면도,4 is a bottom view of a printed circuit board for a window chip scale package having a heat dissipating copper land according to the present invention;
도 5는 본 고안에 의한 인쇄회로기판을 이용한 윈도우 칩 스케일 패키지의 측단면도.Figure 5 is a side cross-sectional view of a window chip scale package using a printed circuit board according to the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
11, 21 : 윈도우 12, 22 : 리지드 기판11, 21: Windows 12, 22: rigid substrate
13, 23 : 다이 14, 24 : 다이접착필름13, 23: die 14, 24: die adhesive film
15, 25 : 본딩 와이어 16, 26 : EMC15, 25: bonding wires 16, 26: EMC
17, 28 : 솔더볼 27 : 솔더볼 랜드17, 28: solder ball 27: solder ball land
29 : 동박 30 : 비아홀29: copper foil 30: via hole
상기 목적을 이루기 위해 본 고안은 기판 하부의 회로 배선 패턴과 반도체 칩의 입/출력 패드의 와이어 본딩을 위해 관통된 윈도우를 갖는 윈도우 칩 스케일 패키지용 인쇄회로기판에 있어서, 상기 기판은 반도체 칩의 열방출을 위해 다이접착면에 형성되고 거칠게 처리된 표면을 갖는 동박과, 상기 동박과 접촉되어 동박으로부터의 열을 기판 하부로 방출시키도록 관통되어 형성된 복수개의 열방출용 비아홀을 더 구비한 것을 특징으로 한다.In order to achieve the above object, the present invention provides a printed circuit board for a window chip scale package having a circuit wiring pattern under a substrate and a through-windowed window for wire bonding of an input / output pad of a semiconductor chip, wherein the substrate is a row of semiconductor chips. And a plurality of heat dissipation via holes formed on the die-bonding surface for dissipation and having a roughly treated surface, and a plurality of heat dissipating via holes formed in contact with the copper foil to release heat from the copper foil to the lower side of the substrate. do.
이하, 첨부된 도면을 참조하여 본 고안을 좀 더 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described the present invention in more detail.
도 2는 본 고안에 의한 열방출용 구리랜드를 갖는 윈도우 칩 스케일 패키지용 인쇄회로기판의 평면도이다.2 is a plan view of a printed circuit board for a window chip scale package having a heat dissipating copper land according to the present invention.
도면과 같이, 기판(22) 상부의 윈도우(21) 주변 다이접착면에는 반도체 칩의 열방출을 위한 동박(29)이 형성되어 있고, 이러한 동박의 형성 및 표면처리 과정을 살펴보면 다음과 같다.As shown in the drawing, a copper foil 29 for heat dissipation of the semiconductor chip is formed on the die bonding surface around the window 21 on the substrate 22. The formation and surface treatment of the copper foil is as follows.
먼저, 동박이 형성된 리지드 기판(22)에 드릴 공정에 의해 윈도우(21)를 형성시킨다.First, the window 21 is formed in the rigid substrate 22 in which copper foil was formed by the drill process.
또, 상기 동박이 형성된 리지드 기판(22)에 드라이 필름을 적층시키고 노광시킨 후, 현상시키고 박리한다. 그 후, 에칭하여 다이접착면을 제외한 나머지 부분의 동박을 제거한다.Moreover, after laminating and exposing a dry film to the rigid substrate 22 in which the said copper foil was formed, it develops and peels. Then, it etches and removes the copper foil of the remainder except the die bonding surface.
다음으로, CZ 또는 멀티본딩 처리를 하여 화학적으로 동박의 표면을 거칠게 형성시킨다.Next, the surface of copper foil is chemically formed by CZ or a multibonding process.
또, 동박을 제외한 이외의 부분을 솔더레지스트를 인쇄하여 적층하고, 상기 동박위에 드라이 필름을 적층하여 노광, 현상, 박리의 공정을 수행하고, 상기 동박에 니켈/금 도금을 한 후, 라우팅 공정을 수행한다.In addition, a portion other than the copper foil is printed and laminated with a solder resist, and a dry film is laminated on the copper foil to perform the processes of exposure, development, and peeling, and nickel / gold plating on the copper foil, followed by a routing process. Perform.
상기의 공정에 의해 리지드 기판(22)의 다이접착면에는 표면이 거칠게 처리된 동박이 형성되고, 동박의 표면이 거칠기 때문에 다이접착시 다이접착필름의 접착력을 증가시키게 된다.By the above process, a copper foil having a rough surface is formed on the die bonding surface of the rigid substrate 22, and the surface of the copper foil is rough, thereby increasing the adhesive force of the die bonding film during die bonding.
도 3은 도 2의 윈도우 칩 스케일 패키지용 인쇄회로기판의 측단면도이다.3 is a side cross-sectional view of the printed circuit board for the window chip scale package of FIG. 2.
도면과 같이, 리지드 기판(22) 상부면의 다이접착 영역의 윈도우(21) 주변에는 반도체 칩의 열방출을 위한 동박(29)이 형성되어 있다.As shown in the figure, a copper foil 29 for heat dissipation of the semiconductor chip is formed around the window 21 of the die bonding region of the upper surface of the rigid substrate 22.
상기에서 동박(29)은 다이접착필름의 접착성을 증가시키기 위해 표면이 거칠게 처리되는 것이 바람직하다.Copper foil 29 in the above it is preferable that the surface is roughened in order to increase the adhesion of the die-bonded film.
또한, 상기 리지드 기판(22)에는 상기 동박(29)과 접촉되어 기판하부로 열을 방출시키기 위한 복수개의 열방출용 비아홀(30)이 관통되어 있다. 상기 열방출용 비아홀(30)의 내부는 솔더 레지스트 또는 도전성 금속으로 채워 외부로 열방출을 용이하게 한다.In addition, a plurality of heat dissipation via holes 30 penetrate the rigid substrate 22 to be in contact with the copper foil 29 to dissipate heat under the substrate. The inside of the heat dissipation via hole 30 is filled with a solder resist or a conductive metal to facilitate heat dissipation to the outside.
또, 상기 리지드 기판(22)의 하부에는 외부접속 단자인 솔더볼을 부착시키기위한 솔더볼 랜드(27)가 형성되어 있다.A solder ball land 27 for attaching solder balls, which are external connection terminals, is formed under the rigid substrate 22.
도 4는 본 고안에 의한 열방출용 구리랜드를 갖는 윈도우 칩 스케일 패키지용 인쇄회로기판의 저면도이다.4 is a bottom view of a printed circuit board for a window chip scale package having a heat dissipating copper land according to the present invention.
도면에서 보여지는 바와 같이, 리지드 기판(22) 하부면의 회로패턴 부분에는 윈도우(21) 주변에 외부접속단자인 솔더볼을 부착시키기 위한 복수개의 솔더볼 랜드(27)가 형성되어 있다.As shown in the figure, a plurality of solder ball lands 27 are formed in the circuit pattern portion of the bottom surface of the rigid substrate 22 to attach solder balls, which are external connection terminals, around the window 21.
또한, 반도체 칩의 열방출을 위한 복수개의 비아홀(30)이 형성되어 있다. 상기 비아홀(30)의 내부는 솔더 레지스트 또는 도전성 금속으로 채워져 있다.In addition, a plurality of via holes 30 for heat dissipation of the semiconductor chip are formed. The inside of the via hole 30 is filled with a solder resist or a conductive metal.
도 5는 본 고안에 의한 인쇄회로기판을 이용한 윈도우 칩 스케일 패키지의 측단면도이다.5 is a side cross-sectional view of a window chip scale package using a printed circuit board according to the present invention.
도면에서, 리지드 기판(22)의 다이접착 영역의 소정 부위에는 윈도우(21)가 관통되어 형성되어 있고, 상기 리지드 기판(22) 상부면의 다이접착 영역의 윈도우(21) 주변에는 반도체 칩의 열방출을 위한 동박(29)이 형성되어 있다.In the drawing, a window 21 penetrates through a predetermined portion of the die attaching region of the rigid substrate 22, and a row of semiconductor chips is formed around the window 21 of the die attaching region of the upper surface of the rigid substrate 22. Copper foil 29 for release is formed.
또, 상기 동박(29)이 형성된 리지드 기판(22)의 상부에는 다이접착필름(24)에 의해 다이(23)가 접착되어 있고, 상기 윈도우(21)를 통해 리지드 기판(22) 하부면상의 회로 패턴의 본딩 패드와 다이(23)의 입/출력 본딩 패드가 본딩 와이어(Au)(25)로 연결되어 있고, 상기 본딩 와이어(25)와 본딩 패드 부분의 윈도우(21)는 외부로부터의 오염을 막기 위해 EMC(16)로 몰딩되어 있다.In addition, the die 23 is bonded to the upper portion of the rigid substrate 22 on which the copper foil 29 is formed by the die bonding film 24, and the circuit on the lower surface of the rigid substrate 22 through the window 21. The bonding pads of the pattern and the input / output bonding pads of the die 23 are connected by bonding wires (Au) 25, and the bonding wires 25 and the windows 21 of the bonding pad portions are free from contamination from the outside. Molded with EMC 16 to prevent.
또한, 상기 리지드 기판(22) 하부면의 회로패턴의 솔더볼 랜드(27)상에는 외부접속 단자인 솔더볼(28)이 부착되어 있다.The solder ball 28, which is an external connection terminal, is attached to the solder ball lands 27 of the circuit pattern on the lower surface of the rigid substrate 22.
상기와 같은 구조에 의해 반도체 칩에서 방출되는 열은 상기 동박(29)과 비아홀(30)을 통하여 기판하부로 방출되게 된다.The heat emitted from the semiconductor chip by the structure as described above is discharged to the lower portion of the substrate through the copper foil 29 and the via hole 30.
상기한 바와 같이, 본 발명에 의하면 리지드 기판의 다이접촉면 영역내에 복수의 열방출용 비아홀을 형성하여 그 내부를 솔더 레지스트 또는 도전성 금속으로 채우고, 상기 다이접촉면상에 다이접착필름의 접착성을 증가시키기 위해 거칠게 표면처리된 열방출용 동박을 형성함으로써, 반도체 칩의 열방출을 용이하게 하여 반도체 소자의 동작속도를 개선시킬 수 있는 효과가 있다.As described above, according to the present invention, a plurality of heat dissipation via holes are formed in the die contact surface area of the rigid substrate, and the inside thereof is filled with solder resist or conductive metal, and the adhesion of the die adhesive film on the die contact surface is increased. In order to form a heat-dissipating copper foil having a rough surface treatment, the heat dissipation of the semiconductor chip can be facilitated, thereby improving the operation speed of the semiconductor device.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2020010023183U KR200254077Y1 (en) | 2001-07-31 | 2001-07-31 | A printed circuit board for a window chip scale package having copper lands for heat radiation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2020010023183U KR200254077Y1 (en) | 2001-07-31 | 2001-07-31 | A printed circuit board for a window chip scale package having copper lands for heat radiation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR200254077Y1 true KR200254077Y1 (en) | 2001-11-26 |
Family
ID=73067755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2020010023183U KR200254077Y1 (en) | 2001-07-31 | 2001-07-31 | A printed circuit board for a window chip scale package having copper lands for heat radiation |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200254077Y1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100695284B1 (en) | 2005-12-03 | 2007-03-14 | (주)플렉스라인 | Manufacturing method of window type double side printed circuits board |
| KR100695283B1 (en) | 2005-12-03 | 2007-03-14 | (주)플렉스라인 | Window type double side flexible printed circuits board |
| KR101266520B1 (en) * | 2011-06-30 | 2013-05-27 | 에스티에스반도체통신 주식회사 | Semiconductor package |
| KR101352580B1 (en) * | 2008-10-02 | 2014-01-17 | 삼성테크윈 주식회사 | Cooling structure of chip sensor |
-
2001
- 2001-07-31 KR KR2020010023183U patent/KR200254077Y1/en not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100695284B1 (en) | 2005-12-03 | 2007-03-14 | (주)플렉스라인 | Manufacturing method of window type double side printed circuits board |
| KR100695283B1 (en) | 2005-12-03 | 2007-03-14 | (주)플렉스라인 | Window type double side flexible printed circuits board |
| KR101352580B1 (en) * | 2008-10-02 | 2014-01-17 | 삼성테크윈 주식회사 | Cooling structure of chip sensor |
| KR101266520B1 (en) * | 2011-06-30 | 2013-05-27 | 에스티에스반도체통신 주식회사 | Semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100347706B1 (en) | New molded package having a implantable circuits and manufacturing method thereof | |
| KR100339044B1 (en) | ball grid array semiconductor package and method for making the same | |
| US6599779B2 (en) | PBGA substrate for anchoring heat sink | |
| US6201302B1 (en) | Semiconductor package having multi-dies | |
| JP3123638B2 (en) | Semiconductor device | |
| US5468994A (en) | High pin count package for semiconductor device | |
| KR100698526B1 (en) | Substrate having heat spreading layer and semiconductor package using the same | |
| US6245598B1 (en) | Method for wire bonding a chip to a substrate with recessed bond pads and devices formed | |
| US7410830B1 (en) | Leadless plastic chip carrier and method of fabricating same | |
| US7101733B2 (en) | Leadframe with a chip pad for two-sided stacking and method for manufacturing the same | |
| US20040188818A1 (en) | Multi-chips module package | |
| US6819565B2 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
| JP2009010378A (en) | Semiconductor device package having pseudo chip | |
| US20130181351A1 (en) | Semiconductor Device Package with Slanting Structures | |
| KR200254077Y1 (en) | A printed circuit board for a window chip scale package having copper lands for heat radiation | |
| KR100280083B1 (en) | Printed Circuit Board and Manufacturing Method of Printed Circuit Board and Semiconductor Package Using the Same | |
| TW201438155A (en) | Semiconductor device package with slanting structures | |
| KR100762871B1 (en) | method for fabricating chip scale package | |
| JP2004072113A (en) | Thermally strengthened integrated circuit package | |
| KR100708041B1 (en) | semiconductor package and its manufacturing method | |
| KR100456482B1 (en) | Bga package using patterned leadframe to reduce fabricating cost as compared with bga package using substrate having stacked multilayered interconnection pattern layer | |
| KR100520443B1 (en) | Chip scale package and its manufacturing method | |
| KR20030012192A (en) | A window chip scale package having stacked dies | |
| JP2000058699A (en) | Semiconductor device and its manufacture | |
| KR0122757B1 (en) | Multi-chip package using pcb |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| REGI | Registration of establishment | ||
| T201 | Request for technology evaluation of utility model | ||
| LAPS | Lapse due to unpaid annual fee | ||
| T601 | Decision on revocation of utility model registration |