KR100608366B1 - Fine pitch ball grid array package - Google Patents

Fine pitch ball grid array package Download PDF

Info

Publication number
KR100608366B1
KR100608366B1 KR1020040049484A KR20040049484A KR100608366B1 KR 100608366 B1 KR100608366 B1 KR 100608366B1 KR 1020040049484 A KR1020040049484 A KR 1020040049484A KR 20040049484 A KR20040049484 A KR 20040049484A KR 100608366 B1 KR100608366 B1 KR 100608366B1
Authority
KR
South Korea
Prior art keywords
substrate
copper wiring
semiconductor chip
grid array
ball grid
Prior art date
Application number
KR1020040049484A
Other languages
Korean (ko)
Other versions
KR20060000572A (en
Inventor
김지묵
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040049484A priority Critical patent/KR100608366B1/en
Publication of KR20060000572A publication Critical patent/KR20060000572A/en
Application granted granted Critical
Publication of KR100608366B1 publication Critical patent/KR100608366B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process

Abstract

본 발명은 미세 피치 볼 그리드 어레이 (fine pitch ball grid array; FBGA) 패키지에 관하여 개시한다. 개시된 본 발명은 구리배선과 상기 구리배선의 전극 패드를 노출시키도록 형성된 솔더 마스크를 구비하며 중앙부에 캐비티(cavity)가 구비된 기판과, 상기 기판 상에 접착제를 매개로 하여 페이스 다운 타입으로 부착된 센터 패드형 반도체 칩과, 상기 기판 캐버티를 관통하여 반도체 칩의 본딩패드와 기판의 구리배선간을 전기적으로 연결시키는 본딩 와이어와 상기 반도체 칩을 포함한 기판 상부면과 본딩 와이어를 포함한 기판 캐버티를 밀봉하는 봉지제 및 상기 기판 저면의 구리배선에 부착된 솔더 볼을 포함한다. 여기서, 상기 기판은 그의 상,하면 상에 구리배선의 구리가 반도체 칩의 표면으로 이동(migration)하는 것을 차단하기 위한 차단막을 구비하며, 상기 차단막은 구리배선과 상기 구리배선의 전극 패드를 노출시키도록 형성된 솔더 마스크 사이에 개재된다. The present invention discloses a fine pitch ball grid array (FBGA) package. The present invention has a solder mask formed to expose copper wiring and electrode pads of the copper wiring, and includes a substrate having a cavity at the center thereof, and a face down type attached to the substrate via an adhesive. A substrate cavity including a center pad type semiconductor chip, a bonding wire electrically penetrating through the substrate cavity and a bonding pad of the semiconductor chip and a copper wiring of the substrate, and an upper surface of the substrate including the semiconductor chip and a bonding wire. An encapsulant for sealing and solder balls attached to the copper wiring on the bottom surface of the substrate. Here, the substrate is provided with a blocking film for blocking the copper migration on the upper and lower surfaces of the copper wiring to the surface of the semiconductor chip, the blocking film exposes the copper wiring and the electrode pad of the copper wiring. It is interposed between the solder mask formed so that it may be.

Description

미세 피치 볼 그리드 어레이 패키지{Fine pitch ball grid array package}Fine pitch ball grid array package

도 1은 종래의 미세 피치 볼 그리드 어레이 패키지를 도시한 단면도. 1 is a cross-sectional view of a conventional fine pitch ball grid array package.

도 2는 본 발명에 따른 미세 피치 볼 그리드 어레이 패키지를 도시한 단면도.Figure 2 is a cross-sectional view showing a fine pitch ball grid array package according to the present invention.

* 도면의 부요 부분에 대한 부호의 설명 *Explanation of symbols on the major parts of the drawings

110, 210 : 반도체 칩 120, 220 : 기판110, 210: semiconductor chip 120, 220: substrate

130, 230 : 본딩 와이어 140 240 : 봉지제130, 230: bonding wire 140 240: sealing agent

150, 250 : 솔더 볼 111, 211 : 본딩 패드150, 250: solder ball 111, 211: bonding pad

121, 221: 접착 테이프 122, 222 : 구리배선121, 221: adhesive tape 122, 222: copper wiring

123, 223 : 솔더 마스크 224 : 차단막 123 and 223 Solder mask 224 Blocking film

본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는 미세 피치 볼 그리드 어레이 (fine pitch ball grid array; FBGA) 패키지에 관한 것이다.The present invention relates to a semiconductor package, and more particularly, to a fine pitch ball grid array (FBGA) package.

현재 전자제품은 더욱 소형화, 경량화, 고속화, 다기능화 되고 있으며, 이를 가능하게 하기 위해 반도체 패키지는 그 크기를 낮추면서 전기적 특성을 향상시키는 방향으로 개발되어져 왔으며, 볼 그리드 어레이(ball grid array; BGA) 패키지가 그 좋은 예이다. Currently, electronic products are becoming more compact, lighter, faster, and more versatile. To enable this, semiconductor packages have been developed in order to improve their electrical characteristics while reducing the size of the ball grid array (BGA). The package is a good example.

이러한 볼 그리드 어레이 패키지에 따르면, 반도체 칩은 회로 패턴을 구비한 기판 상에 부착되며, 반도체 칩의 본딩 패드와 기판의 전극 패드는 본딩 와이어에 의해 상호 연결되고, 반도체 칩 및 본딩 와이어를 포함한 기판 상부면은 봉지제로 몰딩되며, 그리고, 기판의 하부면에는 외부 회로에의 실장 수단인 솔더 볼이 부착된다. According to such a ball grid array package, a semiconductor chip is attached onto a substrate having a circuit pattern, and bonding pads of the semiconductor chip and electrode pads of the substrate are interconnected by bonding wires, and the upper part of the substrate including the semiconductor chip and the bonding wires. The surface is molded with an encapsulant, and solder balls, which are mounting means to external circuits, are attached to the lower surface of the substrate.

이와 같은 볼 그리드 어레이 패키지는 전체 크기가 칩 크기와 유사하기 때문에 실장 면적을 최소화할 수 있고, 아울러, 솔더 볼에 의해 외부 회로와의 전기적 연결이 이루어지므로 전기적 신호 전달 경로의 최소화를 통해 향상된 전기적 특성을 갖는다. This ball grid array package can minimize the mounting area because the overall size is similar to the chip size. In addition, the electrical characteristics of the ball grid array package are improved by minimizing the electrical signal transmission path since the electrical connection to the external circuit is made by solder balls. Has

아울러, 칩의 실장 밀도를 높이기 위한 형태로서 최근에 개발된 반도체 칩 패키지로서는 미세 피치 볼 그리드 어레이 패키지가 있다.In addition, there is a fine pitch ball grid array package as a semiconductor chip package recently developed as a form for increasing the mounting density of the chip.

이하, 도 1을 참조하여 종래의 미세 피치 볼 그리드 어레이 패키지에 대하여 설명하도록 한다. Hereinafter, a conventional fine pitch ball grid array package will be described with reference to FIG. 1.

도 1은 종래의 미세 피치 볼 그리드 어레이 패키지의 단면을 도시한 것으로, 도시된 바와 같이, 종래의 미세 피치 볼 그리드 어레이 패키지는 접착 테이프(121)에 의해 반도체 칩(110)이 그의 본딩 패드(111)가 아래를 향하도록 캐버티(cavity)를 구비한 기판(120) 상에 부착되어 있다. 1 is a cross-sectional view of a conventional fine pitch ball grid array package. As shown, the conventional fine pitch ball grid array package is bonded to the bonding pads 111 by the semiconductor chip 110 by an adhesive tape 121. ) Is attached on the substrate 120 with the cavity facing down.

또한, 반도체 칩(110)의 본딩 패드(111)와 기판(120)의 구리배선(122)은 캐버티를 관통한 본딩 와이어(130)에 의해 상호 연결되어 있다. 그리고, 반도체 칩(110)을 포함한 기판(120)의 상부면과 본딩 와이어(130)를 포함한 기판(120)의 캐버티는 EMC(epoxy molding compound)와 같은 봉지제(140)로 몰딩되어 있으며, 구리배선(122)의 볼 랜드 상에 기판(120)의 실장을 위한 솔더 볼(150)이 부착된 구조로 이루어진다. In addition, the bonding pad 111 of the semiconductor chip 110 and the copper wiring 122 of the substrate 120 are connected to each other by a bonding wire 130 passing through the cavity. In addition, the cavity of the upper surface of the substrate 120 including the semiconductor chip 110 and the substrate 120 including the bonding wire 130 is molded with an encapsulant 140 such as an epoxy molding compound (EMC) and copper. The solder ball 150 for mounting the substrate 120 is attached to the ball land of the wiring 122.

그러나, 이와 같은 구조의 미세 피치 볼 그리드 어레이 패키지는 그 자체로는 커다란 문제가 없지만, 그 제조 후 패키지의 신뢰성 조건인 THB(temperature h㎛idity bias)나 HAST (high acceleration stress test) 등에 관한 테스트를 실시하게 되면, 기판 구리배선에 존재하는 구리(Cu)가 반도체 칩의 본딩패드 형성면으로 이동(migration)되고, 이렇게 이동된 구리로 인해 칩의 전기적 불량이 발생되어 결국 그 신뢰성을 확보하기 어렵다. However, the fine pitch ball grid array package of such a structure is not a big problem in itself, but it is tested after the manufacture regarding the reliability conditions of the package, such as temperature h㎛idity bias (THB) or high acceleration stress test (HAST). In this case, copper (Cu) present in the substrate copper wiring is migrated to the bonding pad forming surface of the semiconductor chip, and the transferred copper causes electrical defects of the chip, thereby making it difficult to secure reliability.

따라서, 본 발명은 전술한 종래의 문제점을 해결하기 위하여 제안된 것으로서, 기판 구리배선에 존재하는 구리가 칩 표면으로 이동하는 것을 차단할 수 있도록 한 미세 피치 볼 그리드 어레이 패키지를 제공함에 그 목적이 있다. Accordingly, an object of the present invention is to provide a fine pitch ball grid array package capable of preventing the copper present in the substrate copper wiring from moving to the chip surface.

또한, 본 발명은 기판 구리배선에 존재하는 구리가 칩 표면으로 이동하는 것을 차단함으로써 신뢰성이 확보되도록 한 미세 피치 볼 그리드 어레이 패키지를 제공함에 그 다른 목적이 있다. In addition, another object of the present invention is to provide a fine pitch ball grid array package that ensures reliability by preventing the copper present in the substrate copper wiring from moving to the chip surface.

전술한 바와 같은 목적을 달성하기 위하여, 본 발명은, 구리배선과 상기 구리배선의 전극 패드를 노출시키도록 형성된 솔더 마스크를 구비하며 중앙부에 캐비티(cavity)가 구비된 기판; 상기 기판 상에 접착제를 매개로 하여 페이스 다운 타입으로 부착된 센터 패드형 반도체 칩; 상기 기판 캐버티를 관통하여 반도체 칩의 본딩패드와 기판의 구리배선간을 전기적으로 연결시키는 본딩 와이어; 상기 반도체 칩을 포함한 기판 상부면과 본딩 와이어를 포함한 기판 캐버티를 밀봉하는 봉지제; 및 상기 기판 저면의 구리배선에 부착된 솔더 볼을 포함한다. 여기서, 상기 기판은 그의 상,하면 상에 구리배선의 구리가 반도체 칩의 표면으로 이동(migration)하는 것을 차단하기 위한 차단막을 구비하며, 상기 차단막은 구리배선과 상기 구리배선의 전극 패드를 노출시키도록 형성된 솔더 마스크 사이에 개재된다. In order to achieve the object as described above, the present invention includes a substrate having a cavity in the center having a solder mask formed to expose the copper wiring and the electrode pad of the copper wiring; A center pad type semiconductor chip attached to the substrate in a face down type through an adhesive; A bonding wire electrically passing between the bonding pad of the semiconductor chip and the copper wiring of the substrate through the substrate cavity; An encapsulant for encapsulating the substrate cavity including the upper surface of the substrate including the semiconductor chip and the bonding wire; And a solder ball attached to a copper wiring on the bottom surface of the substrate. Here, the substrate is provided with a blocking film for blocking the copper migration on the upper and lower surfaces of the copper wiring to the surface of the semiconductor chip, the blocking film exposes the copper wiring and the electrode pad of the copper wiring. It is interposed between the solder mask formed so that it may be.

(실시예)(Example)

이하, 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 미세 피치 볼 그리드 어레이 패키지의 단면을 도시한 것으로서, 도시된 바와 같이, 본 발명의 미세 피치 볼 그리드 어레이 패키지는 접착 테이프(221)에 의해 중앙에 본딩패드(211)가 형성된 센터 패드형 반도체 칩(210)이 그의 본딩 패드(211)가 아래를 향하도록 캐버티(cavity)를 구비한 기판(220) 상에 페이스 다운(face down)타입으로 부착되어 있다. 2 is a cross-sectional view of the fine pitch ball grid array package according to the present invention. As shown, the fine pitch ball grid array package of the present invention has a bonding pad 211 at the center by an adhesive tape 221. The formed center pad type semiconductor chip 210 is attached in a face down type on a substrate 220 having a cavity so that its bonding pad 211 faces downward.

여기서, 기판(220)에는 구리(Cu)배선(222)과, 구리배선(222)의 전극 패드를 노출시키도록 차단막(224)과 솔더 마스크(223)가 형성되어 있으며, 또한, 기판 (220)의 중앙부에는 캐버티가 형성되어 있다. The substrate 220 is provided with a copper (Cu) wiring 222 and a blocking film 224 and a solder mask 223 to expose the electrode pads of the copper wiring 222, and the substrate 220. The cavity is formed in the center part of the.

특히, 차단막(224)은 구리배선(222)과, 구리배선(222)의 전극 패드를 노출시키도록 형성된 솔더 마스크(223) 사이에 개재되어 있으며, 이러한 차단막(224)은 열경화성 수지 물질로 이루어지고, 기판(220) 상에 형성되어 있다.In particular, the blocking film 224 is interposed between the copper wiring 222 and the solder mask 223 formed to expose the electrode pad of the copper wiring 222, and the blocking film 224 is made of a thermosetting resin material. And formed on the substrate 220.

또한, 본 발명의 미세 피치 볼 그리드 어레이 패키지는 반도체 칩(210)의 본딩 패드(211)와 기판(220)의 구리배선(222)은 캐버티를 관통한 본딩 와이어(230)에 의해 상호 연결되어 있으며, 본딩 와이어(230)에 의해 반도체 칩(210)의 본딩 패드(211)와 기판(220)의 구리배선(222)이 전기적으로 연결되어 있다. In addition, in the fine pitch ball grid array package of the present invention, the bonding pad 211 of the semiconductor chip 210 and the copper wiring 222 of the substrate 220 are interconnected by a bonding wire 230 passing through the cavity. In addition, the bonding pads 211 of the semiconductor chip 210 and the copper wiring 222 of the substrate 220 are electrically connected by the bonding wires 230.

이러한 반도체 칩(210)을 포함한 기판(220)의 상부면과 본딩 와이어(230)를 포함한 기판(220)의 캐버티는 EMC(epoxy molding compound)와 같은 봉지제(240)로 몰딩되며, 구리배선(222)의 볼 랜드 상에는 기판(220)의 실장을 위한 솔더 볼(250)이 부착된 구조로 본 발명의 미세 피치 볼 그리드 어레이 패키지는 이루어진다. The upper surface of the substrate 220 including the semiconductor chip 210 and the cavity of the substrate 220 including the bonding wire 230 are molded with an encapsulant 240 such as an epoxy molding compound (EMC), and a copper wiring ( The fine pitch ball grid array package of the present invention has a structure in which a solder ball 250 for mounting the substrate 220 is attached to the ball land of 222.

이와 같은 구조로 된 본 발명의 볼 그리드 어레이 패키지에 따르면, 기판(220)에는 구리배선 (222)과, 구리배선(222)의 전극 패드를 노출시키도록 차단막(224)과 솔더 마스크 (223)가 형성되어 있으며, 또한, 기판 (220)의 중앙부에는 캐버티가 형성되어 있다. According to the ball grid array package of the present invention having such a structure, the blocking film 224 and the solder mask 223 are exposed on the substrate 220 to expose the copper wiring 222 and the electrode pad of the copper wiring 222. A cavity is formed in the central portion of the substrate 220.

특히, 구리배선(222)과, 구리배선(222)의 전극 패드를 노출시키도록 형성된 솔더 마스크(223) 사이에 개재된 차단막(224)은 열경화성 수지로 이루어져 있는데, 이러한 물질은 구리배선(222)에 존재하는 구리(Cu)의 이동(migration)을 차단하는 물질로서, 그 결과, 차단막(224)에 의해 구리배선(222)의 구리가 반도체 칩(210)의 본딩 패드(211) 표면으로 이동하는 것을 방지한다. In particular, the blocking film 224 interposed between the copper wiring 222 and the solder mask 223 formed to expose the electrode pad of the copper wiring 222 is made of a thermosetting resin, and the material is a copper wiring 222. As a material to block migration of copper (Cu) present in the substrate, as a result, the copper of the copper wiring 222 is moved to the surface of the bonding pad 211 of the semiconductor chip 210 by the blocking film 224. To prevent them.

이상에서 알 수 있는 바와 같이, 본 발명은 기판의 구리배선과, 구리배선의 전극 패드를 노출시키도록 형성된 솔더 마스크 사이에 차단막을 형성시킴으로써, 기판의 구리배선을 형성하는 구리가 반도체 칩으로 이동하는 것을 차단할 수 있으며, 그에 따라 미세 피치 볼 그리드 어레이 패키지의 신뢰성을 향상시킬 수 있다. As can be seen from the above, the present invention forms a blocking film between the copper wiring of the substrate and the solder mask formed to expose the electrode pads of the copper wiring, whereby the copper forming the copper wiring of the substrate moves to the semiconductor chip. Can be blocked, thereby improving the reliability of the fine pitch ball grid array package.

이상, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. As mentioned above, although the specific Example of this invention was described and shown, this invention can be variously changed and implemented by those skilled in the art in the range which does not deviate from the summary.

Claims (4)

구리배선과 상기 구리배선의 전극 패드를 노출시키도록 형성된 솔더 마스크를 구비하며 중앙부에 캐버티(cavity)가 구비된 기판; 상기 기판 상에 접착제를 매개로 하여 페이스 다운 타입으로 부착된 센터 패드형 반도체 칩; 상기 기판 캐버티를 관통하여 반도체 칩의 본딩패드와 기판의 구리배선간을 전기적으로 연결시키는 본딩 와이어; 상기 반도체 칩을 포함한 기판 상부면과 본딩 와이어를 포함한 기판 캐버티를 밀봉하는 봉지제; 및 상기 기판 저면의 구리배선에 부착된 솔더 볼을 포함하는 미세 피치 볼 그리드 어레이 패키지에 있어서, A substrate including a solder mask formed to expose a copper wiring and an electrode pad of the copper wiring, and having a cavity at a center thereof; A center pad type semiconductor chip attached to the substrate in a face down type through an adhesive; A bonding wire electrically passing between the bonding pad of the semiconductor chip and the copper wiring of the substrate through the substrate cavity; An encapsulant for encapsulating the substrate cavity including the upper surface of the substrate including the semiconductor chip and the bonding wire; In the fine pitch ball grid array package comprising a solder ball attached to the copper wiring on the bottom surface of the substrate, 구리배선의 구리가 반도체 칩의 표면으로 이동(migration)하는 것을 차단하기 위하여, 구리배선과, 구리배선의 전극 패드를 노출시키도록 형성된 솔더 마스크 사이에 개재된 차단막을 상기 기판의 상,하면 상에 구비한 것을 특징으로 하는 미세 피치 볼 그리드 어레이 패키지. In order to prevent migration of copper in the copper wiring to the surface of the semiconductor chip, a barrier film interposed between the copper wiring and a solder mask formed to expose the electrode pad of the copper wiring is disposed on the upper and lower surfaces of the substrate. Fine pitch ball grid array package, characterized in that provided. 삭제delete 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 차단막은 열경화성 수지 물질로 이루어진 것을 특징으로 하는 미세 피치 볼 그리드 어레이 패키지. The blocking film is a fine pitch ball grid array package, characterized in that made of a thermosetting resin material.
KR1020040049484A 2004-06-29 2004-06-29 Fine pitch ball grid array package KR100608366B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040049484A KR100608366B1 (en) 2004-06-29 2004-06-29 Fine pitch ball grid array package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040049484A KR100608366B1 (en) 2004-06-29 2004-06-29 Fine pitch ball grid array package

Publications (2)

Publication Number Publication Date
KR20060000572A KR20060000572A (en) 2006-01-06
KR100608366B1 true KR100608366B1 (en) 2006-08-08

Family

ID=37103848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040049484A KR100608366B1 (en) 2004-06-29 2004-06-29 Fine pitch ball grid array package

Country Status (1)

Country Link
KR (1) KR100608366B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101133129B1 (en) * 2006-02-25 2012-04-06 삼성테크윈 주식회사 Semiconductor package
KR100800148B1 (en) * 2006-06-30 2008-02-01 주식회사 하이닉스반도체 FBGA package
KR100780693B1 (en) * 2006-06-30 2007-11-30 주식회사 하이닉스반도체 Fbga package
JPWO2022014340A1 (en) * 2020-07-14 2022-01-20

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990074203A (en) * 1998-03-07 1999-10-05 김영환 Semiconductor chip size package and manufacturing method thereof
KR20000031820A (en) * 1998-11-10 2000-06-05 김규현 Printed circuit board, method for producing printed circuit board and semiconductor package using thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990074203A (en) * 1998-03-07 1999-10-05 김영환 Semiconductor chip size package and manufacturing method thereof
KR20000031820A (en) * 1998-11-10 2000-06-05 김규현 Printed circuit board, method for producing printed circuit board and semiconductor package using thereof

Also Published As

Publication number Publication date
KR20060000572A (en) 2006-01-06

Similar Documents

Publication Publication Date Title
US7339278B2 (en) Cavity chip package
US6380048B1 (en) Die paddle enhancement for exposed pad in semiconductor packaging
US6607942B1 (en) Method of fabricating as grooved heat spreader for stress reduction in an IC package
US6060778A (en) Ball grid array package
US6534859B1 (en) Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package
US6630373B2 (en) Ground plane for exposed package
US6599779B2 (en) PBGA substrate for anchoring heat sink
US6396159B1 (en) Semiconductor device
US20100038771A1 (en) Integrated circuit package with open substrate
KR100674907B1 (en) Stack type semiconductor package having high reliability
KR100825784B1 (en) Semiconductor package suppressing a warpage and wire open defects and manufacturing method thereof
KR100826988B1 (en) Printed circuit board and flip chip package using the same
US6432746B2 (en) Method for manufacturing a chip scale package having slits formed on a substrate
US6828671B2 (en) Enhanced BGA grounded heatsink
KR100608366B1 (en) Fine pitch ball grid array package
JP2009182004A (en) Semiconductor device
KR20030012994A (en) Tape ball grid array semiconductor chip package having ball land pad which is isolated with adhesive and manufacturing method thereof and multi chip package
KR100631944B1 (en) Fine pitch ball grid array package
KR20080048311A (en) Semiconductor package and method of manufacturing the same
KR100331072B1 (en) Printed circuit board
KR100762871B1 (en) method for fabricating chip scale package
KR100459820B1 (en) Chip scale package and its manufacturing method
KR100473336B1 (en) semiconductor package
KR20050053246A (en) Multi chip package
KR20010026839A (en) Wire bonding type chip scale package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee