KR100277534B1 - 반도체 소자의 폴리실리콘막 저항 특성 측정방법 - Google Patents
반도체 소자의 폴리실리콘막 저항 특성 측정방법 Download PDFInfo
- Publication number
- KR100277534B1 KR100277534B1 KR1019980020864A KR19980020864A KR100277534B1 KR 100277534 B1 KR100277534 B1 KR 100277534B1 KR 1019980020864 A KR1019980020864 A KR 1019980020864A KR 19980020864 A KR19980020864 A KR 19980020864A KR 100277534 B1 KR100277534 B1 KR 100277534B1
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon film
- semiconductor device
- resistance
- measuring
- heat treatment
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 65
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 64
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000000691 measurement method Methods 0.000 title claims 3
- 238000000034 method Methods 0.000 claims abstract description 31
- 238000010438 heat treatment Methods 0.000 claims abstract description 19
- 239000012535 impurity Substances 0.000 claims abstract description 18
- 230000004888 barrier function Effects 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 claims description 2
- 239000008096 xylene Substances 0.000 claims description 2
- 238000005259 measurement Methods 0.000 abstract description 3
- 230000003213 activating effect Effects 0.000 abstract 1
- 230000004913 activation Effects 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 반도체 소자의 폴리실리콘막 저항 특성 측정 방법에 관한 것으로, 특히 불순물을 활성화시킨 폴리실리콘막을 베리어 메탈 형성 공정의 온도 영역에서 열처리한 후 그 저항을 측정함으로써 실제 반도체 소자에서 적용되는 폴리실리콘막의 저항 값을 정확하게 알아낼 수 있는 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
불순물을 활성화시킨 저항 특성 측정용 폴리실리콘막의 저항 값은, 실제 반도체 소자에 적용되어 제조 공정 상의 여러 가지 열공정을 거친 폴리실리콘막의 저항 값과 많은 차이가 있음.
3. 발명의 해결 방법의 요지
저항 특성을 측정하기 위한 폴리실리콘막을 실제 반도체 소자에 적용되는 폴리실리콘막과 같은 조건으로 형성시키기 위해 불순물을 활성화시키기 위한 열처리 후에 베리어 메탈 형성 공정의 온도와 동일한 온도 영역에서 열처리시킨 후, 폴리실리콘막의 저항을 측정함.
4. 발명의 중요한 용도
반도체 소자에 적용되는 폴리실리콘막의 특성 측정.
Description
본 발명은 반도체 소자의 폴리실리콘막 저항 특성 측정 방법에 관한 것으로, 특히 불순물을 활성화시킨 폴리실리콘막을 베리어 메탈 형성 공정의 온도 영역에서 열처리한 후 그 저항을 측정함으로써 실제 반도체 소자에서 적용되는 폴리실리콘막의 저항 값을 정확하게 알아낼 수 있는 방법에 관한 것이다.
폴리실리콘막의 저항을 측정하기 위해서는, 기판 상에 불순물이 주입된 비정질 형태의 폴리실리콘막을 증착한 후, 850℃ 온도 영역에서 약 30분간 열처리(annealing)를 실시하여 비정질 형태의 폴리실리콘막이 결정화되도록 한다. 주입되는 불순물은 인(P), 붕소(B) 및 비소(As) 중 어느 하나를 사용할 수 있는데 이러한 불순물은 폴리실리콘막이 결정화되는 과정에서 동시에 활성화된다. 이와 같이 불순물이 활성화된 폴리실리콘막을 이용하여 그 두께 및 저항 특성을 측정하고, 이 결과로부터 실제 반도체 소자의 게이트(gate) 전극, 비트라인(bit line), 전하저장(storage) 전극 및 플레이트(plate) 전극 등에 적용되는 다결정 실리콘의 저항 특성을 예측하여 반도체 소자의 제조 공정을 진행한다.
그러나 실제 반도체 소자에 적용되는 폴리실리콘은 반도체 소자의 제조 공정 상 여러 가지 열공정을 거치게 되고, 이로 인하여 그 특성이 변화되므로, 위와 같은 방법으로 측정된 폴리실리콘막의 저항 값과는 많은 차이를 보인다.
따라서 잘못 예측된 공정으로 반도체 제조 공정을 진행하므로 장비 제어에 오류를 범할 수 있고, 대량의 공정 사고 위험성이 항상 존재하게 된다. 또한 반도체 제조 공정 중 이상 유무를 빠르게 알 수 없기 때문에 반도체 소자에 대한 공정 결과의 피드백(feed back)이 느려지는 문제점이 발생하여, 이에 대한 해결책이 요구되고 있다.
따라서, 본 발명은 저항 특성 측정용 폴리실리콘막으로부터 실제 반도체 소자에 적용되는 폴리실리콘의 저항 값과 동일한 저항 값이 측정되도록 하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 폴리실리콘막 저항 특성 측정 방법은, 테스트 기판 상에 비정질 형태의 폴리실리콘막을 증착하되, 동시에 불순물을 함께 주입하는 단계와, 상기 비정질 형태로 증착된 폴리실리콘막을 고온 열공정으로 결정화시키고, 동시에 상기 불순물이 활성화되도록 하는 단계와, 실제 반도체 소자의 제조 공정 중 베리어 메탈 형성시 실시되는 열처리 온도에서 상기 폴리실리콘막을 열처리한 후, 그 저항 특성을 측정하는 단계로 이루어지는 것을 특징으로 한다.
도 1은 폴리실리콘막의 열처리 온도 및 시간의 변화에 따른 저항 값의 변화를 도시한 그래프도.
도 2는 종래의 방법에 의해 측정된 폴리실리콘막의 저항 값 및 실제 반도체 소자에 적용된 폴리실리콘막의 저항 값을 비교 도시한 그래프도.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
저항 특성 측정을 위한 폴리실리콘막은 기판 상에 사일렌(SiH4) 가스를 이용하여 580℃의 온도 영역에서 비정질 형태로 형성한다. 이 과정에서 폴리실리콘막 형성과 동시에 불순물을 주입하는데, 불순물로는 인, 붕소 및 비소 중 어느 하나가 사용된다. 특히 인을 불순물로 주입하는 경우 사일렌 가스에 PH3가스를 혼합하여 폴리실리콘막을 형성한다. 이후 공정으로 불순물의 활성화와 폴리실리콘막의 결정화를 위해 850℃의 온도 영역에서 약 30분 정도 열처리를 실시한다.
그러나 실제 반도체 소자의 게이트 전극, 비트라인, 전하저장 전극 및 플레이트 전극 등에 적용되는 폴리실리콘은 반도체 소자의 제조 공정상 여러 가지 열공정을 거치는 단계에서 그 특성이 변하게 되어, 위와 같이 저항 측정을 위해 형성한 폴리실리콘막과는 저항 값이 크게 다르다. 특히, 실제 반도체 소자에 적용되는 폴리실리콘은 베리어 메탈 형성시 베리어 메탈층을 증착한 후 실시되는 열처리 공정에 의하여 폴리실리콘의 특성이 가장 많이 변하게 된다. 따라서 저항 특성을 측정하고자 하는 폴리실리콘막도 베리어 메탈 형성시 열처리되는 온도에서 한번 더 열처리하여 실제 소자에 적용되는 폴리실리콘과 동일한 변화를 갖도록 한 후 저항을 측정해야만 실제 소자에 적용되는 폴리실리콘과 동일한 저항 값을 측정할 수 있다.
실 예로, 도 1은 폴리실리콘막의 열처리 온도 및 시간의 변화에 따른 저항 값의 변화를 도시한 그래프도이다. 즉, 850℃의 온도 영역에서 약 30분 정도 열처리를 실시하여 불순물 활성화 및 결정화시킨 폴리실리콘막(no anneal)의 저항 값은 베리어 메탈 형성시 열처리하는 온도 영역에서 열처리한 폴리실리콘막의 저항 값들과 많은 차이가 있으며, 열처리의 공정 온도 및 시간에 따라서도 민감하게 저항 값이 변화함을 알 수 있다.
도 2는 종래의 방법에 의해 측정된 폴리실리콘막의 저항 값 및 실제 반도체 소자에 적용된 폴리실리콘의 저항 값을 비교 도시한 그래프도이다. 가장 낮은 저항 값을 나타내는 그래프는 850℃의 온도 영역에서 약 30분 정도 열처리를 실시하여 불순물 활성화 및 결정화시킨 폴리실리콘막(no anneal)의 저항 값으로 종래의 방법에 의해 측정된 그래프이다. 가장 높은 저항 값을 나타내는 그래프는 실제 반도체 소자에 폴리실리콘을 증착한 직후 850℃에서의 열처리를 실시하지 않은 상태에서 측정된 그래프이다. 가운데에 위치한 그래프는 제조 공정이 완료된 실제 반도체 소자의 폴리실리콘에 대한 저항 값을 나타내는데, 이 반도체 소자는 그 제조 과정에서 베리어 메탈 형성시 약 600℃에서 10분간 열처리되어 제조되었다. 이 저항 값은 도 1에 도시된 600℃의 온도 영역에서 약 10분간 열처리한 폴리실리콘막의 저항 값과 동일함을 보이고 있다.
본 발명에 의한 방법과 같이, 베리어 메탈 형성시 실시되는 열처리 온도에서 저항 측정을 위한 폴리실리콘막을 동일하게 열처리하여 측정한 저항 값은, 실제 소자에서 적용되는 폴리실리콘의 저항 값과 동일함을 알 수 있다.
한편, 베리어 메탈 형성시 열처리 온도와 동일한 온도 영역에서 실시되는 폴리실리콘막의 열처리는, 퍼니스(furnace) 또는 급속 열처리 장치(Rapid Thermal Process)를 이용하여 100 mTorr 이하의 질소 가스 분위기 또는 아르곤 가스나 산소 가스 분위기에서 실시되며, 700℃ 이하의 온도 영역에서 60분 이하의 시간동안 실시된다.
상술한 바와 같이 본 발명에 의하면, 증착 및 형성 조건에 따른 폴리실리콘의 저항 특성 변화를 바로 확인할 수 있어 실제 소자에 적용되는 폴리실리콘의 저항을 정확하게 예측할 수 있고, 따라서 공정 진행 중 이상 유무를 정확하고 빠르게 알 수 있다. 또한 공정 결과에 대한 신뢰성을 높일 수 있고 장비 제어에 상당한 정확성을 기할 수 있는 탁월한 효과가 있다.
Claims (5)
- 테스트 기판 상에 비정질 형태의 폴리실리콘막을 증착하되, 동시에 불순물을 함께 주입하는 단계와,상기 비정질 형태로 증착된 폴리실리콘막을 고온 열공정으로 결정화시키고, 동시에 상기 불순물이 활성화되도록 하는 단계와,실제 반도체 소자의 제조 공정 중 베리어 메탈 형성시 실시되는 열처리 온도에서 상기 폴리실리콘막을 열처리한 후, 그 저항 특성을 측정하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 폴리실리콘막 저항 특성 측정 방법.
- 제 1 항에 있어서,상기 비정질 형태의 폴리실리콘막은 580℃ 이하의 온도 영역에서 사일렌 가스를 이용하여 증착되는 것을 특징으로 하는 반도체 소자의 폴리실리콘막 저항 특성 측정 방법.
- 제 1 항에 있어서,상기 불순물은 인, 붕소 및 비소 중 적어도 어느 하나인 것을 특징으로 하는 반도체 소자의 폴리실리콘막 저항 특성 측정 방법.
- 제 1 항에 있어서,상기 고온 열공정은 850℃ 이상의 온도 영역에서 30분 이하로 실시되는 것을 특징으로 하는 반도체 소자의 폴리실리콘막 저항 특성 측정 방법.
- 제 1 항에 있어서,상기 열처리는 700℃ 이하의 온도 영역에서 60분 이하로 실시되는 것을 특징으로 하는 반도체 소자의 폴리실리콘막 저항 특성 측정 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980020864A KR100277534B1 (ko) | 1998-06-05 | 1998-06-05 | 반도체 소자의 폴리실리콘막 저항 특성 측정방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980020864A KR100277534B1 (ko) | 1998-06-05 | 1998-06-05 | 반도체 소자의 폴리실리콘막 저항 특성 측정방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000000922A KR20000000922A (ko) | 2000-01-15 |
| KR100277534B1 true KR100277534B1 (ko) | 2001-01-15 |
Family
ID=19538459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980020864A KR100277534B1 (ko) | 1998-06-05 | 1998-06-05 | 반도체 소자의 폴리실리콘막 저항 특성 측정방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100277534B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115692236A (zh) * | 2022-12-16 | 2023-02-03 | 广州粤芯半导体技术有限公司 | 检测Silicide工艺中RTA温度的方法 |
-
1998
- 1998-06-05 KR KR1019980020864A patent/KR100277534B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000000922A (ko) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100624903B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| EP0501561A1 (en) | Method of manufacturing a semiconductor device whereby a self-aligned cobalt or nickel silicide is formed | |
| US5451529A (en) | Method of making a real time ion implantation metal silicide monitor | |
| JPH04299566A (ja) | 高抵抗用多結晶シリコンの抵抗値維持方法 | |
| EP0085918B1 (en) | Metallic silicide production | |
| KR100456315B1 (ko) | 반도체소자의 게이트전극 형성방법 | |
| KR100277534B1 (ko) | 반도체 소자의 폴리실리콘막 저항 특성 측정방법 | |
| RU2113034C1 (ru) | Полупроводниковое устройство, обладающее двухслойной силицидной структурой и способы его изготовления /варианты/ | |
| KR940010157B1 (ko) | 반도체장치의 제조방법 | |
| JP2000208524A (ja) | 温度モニタ用半導体ウエハの温度測定方法 | |
| US5926691A (en) | Methods of fabricating borophosphosilicate glass (BPSG) films having impurity concentrations which remain stable over time, and for using such films testing of microelectronic devices | |
| US6562704B2 (en) | Method for manufacturing semiconductor device, and semiconductor device | |
| KR100472855B1 (ko) | 반도체소자의다결정실리콘박막제조방법 | |
| KR100264029B1 (ko) | 티타늄 실리사이드막을 가진 반도체 장치 제조 방법 | |
| JP2903520B2 (ja) | シリコン単結晶の評価方法 | |
| US6083833A (en) | Method for forming conductive film for semiconductor device | |
| KR100265228B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100200306B1 (ko) | 저저항의 폴리실리콘층 제조방법 | |
| Shenai | Manufacturability issues related to transient thermal annealing of titanium silicide films in a rapid thermal processor | |
| JP3245779B2 (ja) | 窒化シリコン膜の成膜方法 | |
| KR960013782B1 (ko) | 반도체 소자의 배선장치 제조 방법 | |
| JPH10172917A (ja) | イオン注入量モニタ法 | |
| Johnson et al. | Characterization of LPCVD of silicon nitride in a rapid thermal processor | |
| JP2001351913A (ja) | 半導体装置及びその製造方法 | |
| US6250803B1 (en) | Method for temperature measurement using dopant segregation into titanium silicide |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081006 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |