JPH10172917A - イオン注入量モニタ法 - Google Patents
イオン注入量モニタ法Info
- Publication number
- JPH10172917A JPH10172917A JP34460996A JP34460996A JPH10172917A JP H10172917 A JPH10172917 A JP H10172917A JP 34460996 A JP34460996 A JP 34460996A JP 34460996 A JP34460996 A JP 34460996A JP H10172917 A JPH10172917 A JP H10172917A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sheet resistance
- substrate
- ion implantation
- silicide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 イオン注入量モニタ法において、基板選択の
自由度を低下させることなく工程数を低減する。 【解決手段】 半導体等の基板１０の表面にＷＳｉ等の
シリサイド層１２をスパッタ法等により形成した後、層
１２を熱処理により結晶化する。層１２のシート抵抗ρ
1 を測定した後、層１２の表面に所望のイオンを注入し
て注入層１４を形成する。注入層１４のシート抵抗ρ2
を測定し、シート抵抗の増分（ρ2 −ρ1 ）を求める。
増分（ρ2 −ρ1 ）は、イオン注入量にほぼ比例するの
で、増分（ρ2 −ρ1 ）に基づいてイオン注入量をモニ
タすることができる。
自由度を低下させることなく工程数を低減する。 【解決手段】 半導体等の基板１０の表面にＷＳｉ等の
シリサイド層１２をスパッタ法等により形成した後、層
１２を熱処理により結晶化する。層１２のシート抵抗ρ
1 を測定した後、層１２の表面に所望のイオンを注入し
て注入層１４を形成する。注入層１４のシート抵抗ρ2
を測定し、シート抵抗の増分（ρ2 −ρ1 ）を求める。
増分（ρ2 −ρ1 ）は、イオン注入量にほぼ比例するの
で、増分（ρ2 −ρ1 ）に基づいてイオン注入量をモニ
タすることができる。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体デバイス
製造プロセス等に用いるに好適なイオン注入量モニタ法
に関し、特に基板上に堆積したシリサイド層を結晶化し
た後該シリサイド層にイオンを注入し、このイオン注入
の前後のシート抵抗の変化からイオン注入量をモニタす
ることにより工程数の低減を図ったものである。
製造プロセス等に用いるに好適なイオン注入量モニタ法
に関し、特に基板上に堆積したシリサイド層を結晶化し
た後該シリサイド層にイオンを注入し、このイオン注入
の前後のシート抵抗の変化からイオン注入量をモニタす
ることにより工程数の低減を図ったものである。
【０００２】
【従来の技術】従来、イオン注入量をモニタする方法と
しては、図５〜８に示すように二重注入法を改変した方
法が知られている（例えば、特開平４−３２６５１３号
公報参照）。
しては、図５〜８に示すように二重注入法を改変した方
法が知られている（例えば、特開平４−３２６５１３号
公報参照）。
【０００３】図５の工程では、シリコン基板１ａの表面
にシリコンオキサイド等の耐拡散膜１ｂを形成したもの
を基板１として用意する。そして、耐拡散膜１ｂ上に半
導体層２としてポリシリコン層を形成する。基板１とし
てはサファイア等の絶縁性基板を用いてもよく、半導体
層２としては単結晶シリコン層を用いてもよい。
にシリコンオキサイド等の耐拡散膜１ｂを形成したもの
を基板１として用意する。そして、耐拡散膜１ｂ上に半
導体層２としてポリシリコン層を形成する。基板１とし
てはサファイア等の絶縁性基板を用いてもよく、半導体
層２としては単結晶シリコン層を用いてもよい。
【０００４】図６の工程では、半導体層２にリン等の所
望のイオンＩ1 を注入して注入層３Ａを形成する。そし
て、図７の工程では、熱処理により注入イオンを活性化
させると共に耐拡散膜１ｂまで拡散させて拡散層３を形
成する。この後、拡散層３のシート抵抗を周知の四端子
プローブ法で測定する。
望のイオンＩ1 を注入して注入層３Ａを形成する。そし
て、図７の工程では、熱処理により注入イオンを活性化
させると共に耐拡散膜１ｂまで拡散させて拡散層３を形
成する。この後、拡散層３のシート抵抗を周知の四端子
プローブ法で測定する。
【０００５】次に、図８の工程では、拡散層３の表面に
リン等の所望のイオンＩ2 を注入して注入層４を形成す
る。そして、注入層４のシート抵抗を四端子プローブ法
で測定する。
リン等の所望のイオンＩ2 を注入して注入層４を形成す
る。そして、注入層４のシート抵抗を四端子プローブ法
で測定する。
【０００６】拡散層３のシート抵抗を一定としてイオン
Ｉ2 の注入量を変化させると、注入層４のシート抵抗
は、イオンＩ2 の注入量にほぼ比例して変化する。従っ
て、拡散層３のシート抵抗に対する注入層４のシート抵
抗の変化からイオンＩ2 の注入量をモニタすることがで
きる。
Ｉ2 の注入量を変化させると、注入層４のシート抵抗
は、イオンＩ2 の注入量にほぼ比例して変化する。従っ
て、拡散層３のシート抵抗に対する注入層４のシート抵
抗の変化からイオンＩ2 の注入量をモニタすることがで
きる。
【０００７】
【発明が解決しようとする課題】上記した従来法による
と、基板１として、半導体基板に限らず絶縁性基板も使
用することができ、基板選択の自由度が大きい利点があ
るものの、半導体層２の形成、イオンＩ1 の注入、拡散
層３の形成、拡散層３のシート抵抗測定、イオンＩ2 の
注入、注入層４のシート抵抗測定等の工程が必要であ
り、工程数が多いという問題点がある。
と、基板１として、半導体基板に限らず絶縁性基板も使
用することができ、基板選択の自由度が大きい利点があ
るものの、半導体層２の形成、イオンＩ1 の注入、拡散
層３の形成、拡散層３のシート抵抗測定、イオンＩ2 の
注入、注入層４のシート抵抗測定等の工程が必要であ
り、工程数が多いという問題点がある。
【０００８】この発明の目的は、基板選択の自由度を低
下させることなく工程数を低減した新規なイオン注入量
モニタ法を提供することにある。
下させることなく工程数を低減した新規なイオン注入量
モニタ法を提供することにある。
【０００９】
【課題を解決するための手段】この発明に係るイオン注
入量モニタ法は、基板の一方の主面にシリサイド層を堆
積する工程と、前記シリサイド層に熱処理を施して前記
シリサイド層を結晶化する工程と、前記結晶化されたシ
リサイド層のシート抵抗を測定する工程と、前記シート
抵抗の測定後、前記結晶化されたシリサイド層に所望の
イオンを注入して注入層を形成する工程と、前記注入層
のシート抵抗を測定する工程とを含み、前記結晶化され
たシリサイド層のシート抵抗に対する前記注入層のシー
ト抵抗の変化から前記イオンの注入量をモニタすること
を特徴とするものである。
入量モニタ法は、基板の一方の主面にシリサイド層を堆
積する工程と、前記シリサイド層に熱処理を施して前記
シリサイド層を結晶化する工程と、前記結晶化されたシ
リサイド層のシート抵抗を測定する工程と、前記シート
抵抗の測定後、前記結晶化されたシリサイド層に所望の
イオンを注入して注入層を形成する工程と、前記注入層
のシート抵抗を測定する工程とを含み、前記結晶化され
たシリサイド層のシート抵抗に対する前記注入層のシー
ト抵抗の変化から前記イオンの注入量をモニタすること
を特徴とするものである。
【００１０】この発明の方法において、シリサイド層の
シート抵抗及び注入層のシート抵抗をそれぞれρ1 及び
ρ2 とし、シート抵抗の増分Δρ＝ρ2 −ρ1 を求める
と、この増分は、図４に示すようにイオン注入量にほぼ
比例して変化する。従って、シート抵抗ρ1 に対するシ
ート抵抗ρ2 の変化からイオン注入量をモニタすること
ができる。
シート抵抗及び注入層のシート抵抗をそれぞれρ1 及び
ρ2 とし、シート抵抗の増分Δρ＝ρ2 −ρ1 を求める
と、この増分は、図４に示すようにイオン注入量にほぼ
比例して変化する。従って、シート抵抗ρ1 に対するシ
ート抵抗ρ2 の変化からイオン注入量をモニタすること
ができる。
【００１１】この発明の方法によれば、イオン注入は１
回行なうだけでよい。また、基板としては、半導体基板
に限らず、絶縁性基板等も使用可能である。
回行なうだけでよい。また、基板としては、半導体基板
に限らず、絶縁性基板等も使用可能である。
【００１２】
【発明の実施の形態】図１〜３は、この発明の一実施形
態に係るイオン注入量モニタ法を示すもので、各々の図
に対応する工程（１）〜（３）を順次に説明する。
態に係るイオン注入量モニタ法を示すもので、各々の図
に対応する工程（１）〜（３）を順次に説明する。
【００１３】（１）半導体（例えばシリコン）からなる
基板１０の表面にスパッタ法等によりシリサイド層１２
を形成する。シリサイド層１２としては、タングステ
ン、チタン、モリブデン等の高融点金属のシリサイド層
を用いるのが好ましい。一例として、１００ｎｍの厚さ
のＷＳｉ（タングステンシリサイド）層をシリサイド層
１２としてスパッタ法により形成した。
基板１０の表面にスパッタ法等によりシリサイド層１２
を形成する。シリサイド層１２としては、タングステ
ン、チタン、モリブデン等の高融点金属のシリサイド層
を用いるのが好ましい。一例として、１００ｎｍの厚さ
のＷＳｉ（タングステンシリサイド）層をシリサイド層
１２としてスパッタ法により形成した。
【００１４】（２）シリサイド層１２に熱処理を施して
シリサイド層１２を結晶化する。シリサイド層１２とし
て上記のようにＷＳｉ層を形成した場合、９００℃〜１
１５０℃の温度で熱処理を行なうことができる。一例と
して、ランプアニール装置を用いて１１５０℃、１０秒
の熱処理をＷＳｉ層に施した。
シリサイド層１２を結晶化する。シリサイド層１２とし
て上記のようにＷＳｉ層を形成した場合、９００℃〜１
１５０℃の温度で熱処理を行なうことができる。一例と
して、ランプアニール装置を用いて１１５０℃、１０秒
の熱処理をＷＳｉ層に施した。
【００１５】熱処理の後、結晶化されたシリサイド層１
２のシート抵抗ρ1 を四端子プローブ法により測定す
る。
２のシート抵抗ρ1 を四端子プローブ法により測定す
る。
【００１６】（３）結晶化されたシリサイド層１２の表
面に所望のイオンを注入して注入層１４を形成する。シ
リサイド層１２の表面は、イオン注入によりダメージを
受けて導電性が低下するので、注入層１４の抵抗率は、
シリサイド層１２の抵抗率より増大する。
面に所望のイオンを注入して注入層１４を形成する。シ
リサイド層１２の表面は、イオン注入によりダメージを
受けて導電性が低下するので、注入層１４の抵抗率は、
シリサイド層１２の抵抗率より増大する。
【００１７】シリサイド層１２として上記のようにＷＳ
ｉ層を形成すると共に上記のような熱処理によりＷＳｉ
層を結晶化したサンプルを（ａ）、（ｂ）、（ｃ）の３
つ用意した。そして、（ａ）〜（ｃ）の各サンプル毎に
次の表１に示すような注入条件で注入層１４にボロンイ
オン（Ｂ+ ）を２０ｋｅＶの加速電圧で注入した。
ｉ層を形成すると共に上記のような熱処理によりＷＳｉ
層を結晶化したサンプルを（ａ）、（ｂ）、（ｃ）の３
つ用意した。そして、（ａ）〜（ｃ）の各サンプル毎に
次の表１に示すような注入条件で注入層１４にボロンイ
オン（Ｂ+ ）を２０ｋｅＶの加速電圧で注入した。
【００１８】
【表１】 イオン注入の後、注入層１４のシート抵抗ρ2 を四端子
プローブ法により測定する。そして、シート抵抗の増分
Δρ＝ρ2 −ρ1 を求める。
プローブ法により測定する。そして、シート抵抗の増分
Δρ＝ρ2 −ρ1 を求める。
【００１９】図４は、上記したサンプル（ａ）〜（ｃ）
についてシート抵抗増分を求めた結果を示すもので、丸
印Ｓａ，Ｓｂ，Ｓｃがそれぞれサンプル（ａ），
（ｂ），（ｃ）のシート抵抗増分を示す。図４によれ
ば、シート抵抗増分Δρがイオン注入量にほぼ比例する
ことがわかる。
についてシート抵抗増分を求めた結果を示すもので、丸
印Ｓａ，Ｓｂ，Ｓｃがそれぞれサンプル（ａ），
（ｂ），（ｃ）のシート抵抗増分を示す。図４によれ
ば、シート抵抗増分Δρがイオン注入量にほぼ比例する
ことがわかる。
【００２０】図４に示すようなイオン注入量−シート抵
抗増分の関係を予め求めておくと、シート抵抗ρ1 に対
するシート抵抗ρ2 の変化からイオン注入量を求めるこ
とができる。
抗増分の関係を予め求めておくと、シート抵抗ρ1 に対
するシート抵抗ρ2 の変化からイオン注入量を求めるこ
とができる。
【００２１】上記した実施形態によれば、イオン注入
は、図３の工程で１回行なうだけであり、従来必要とし
た２回のイオン注入に比べて工程数が少なくて済む。ま
た、基板１０としては、シリコン等の半導体基板に限ら
ず、サファイア等の絶縁性基板を用いてもよい。
は、図３の工程で１回行なうだけであり、従来必要とし
た２回のイオン注入に比べて工程数が少なくて済む。ま
た、基板１０としては、シリコン等の半導体基板に限ら
ず、サファイア等の絶縁性基板を用いてもよい。
【００２２】
【発明の効果】以上のように、この発明によれば、基板
の一方の主面に堆積したシリサイド層を結晶化した後該
シリサイド層に所望のイオンを注入すると共にイオン注
入の前後にシリサイド層のシート抵抗を測定し、イオン
注入の前後のシリサイド層のシート抵抗の変化からイオ
ン注入量をモニタするようにしたので、イオン注入は１
回で済み、工程数が低減される効果が得られるものであ
る。
の一方の主面に堆積したシリサイド層を結晶化した後該
シリサイド層に所望のイオンを注入すると共にイオン注
入の前後にシリサイド層のシート抵抗を測定し、イオン
注入の前後のシリサイド層のシート抵抗の変化からイオ
ン注入量をモニタするようにしたので、イオン注入は１
回で済み、工程数が低減される効果が得られるものであ
る。
【００２３】その上、基板としては、熱処理に耐えられ
るものであれば、半導体基板に限らず、絶縁性基板、導
電性基板等も使用することができるので、基板選択の自
由度が大きい利点もある。
るものであれば、半導体基板に限らず、絶縁性基板、導
電性基板等も使用することができるので、基板選択の自
由度が大きい利点もある。
【図１】 この発明の一実施形態に係るイオン注入量モ
ニタ法におけるシリサイド堆積工程を示す基板断面図で
ある。
ニタ法におけるシリサイド堆積工程を示す基板断面図で
ある。
【図２】 図１の工程に続くシリサイド結晶化工程及び
シート抵抗測定工程を示す基板断面図である。
シート抵抗測定工程を示す基板断面図である。
【図３】 図２の工程に続くイオン注入工程を示す基板
断面図である。
断面図である。
【図４】 イオン注入量とシート抵抗増分との関係を示
すグラフである。
すグラフである。
【図５】 従来のイオン注入量モニタ法における半導体
層形成工程を示す基板断面図である。
層形成工程を示す基板断面図である。
【図６】 図５の工程に続く第１のイオン注入工程を示
す基板断面図である。
す基板断面図である。
【図７】 図６の工程に続く拡散工程及びシート抵抗測
定工程を示す基板断面図である。
定工程を示す基板断面図である。
【図８】 図７の工程に続く第２のイオン注入工程を示
す基板断面図である。
す基板断面図である。
１０：基板、１２：シリサイド層、１４：注入層、Ｉ：
イオン。
イオン。
Claims (1)
- 【請求項１】基板の一方の主面にシリサイド層を堆積す
る工程と、 前記シリサイド層に熱処理を施して前記シリサイド層を
結晶化する工程と、 前記結晶化されたシリサイド層のシート抵抗を測定する
工程と、 前記シート抵抗の測定後、前記結晶化されたシリサイド
層に所望のイオンを注入して注入層を形成する工程と、 前記注入層のシート抵抗を測定する工程とを含み、前記
結晶化されたシリサイド層のシート抵抗に対する前記注
入層のシート抵抗の変化から前記イオンの注入量をモニ
タすることを特徴とするイオン注入量モニタ法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34460996A JPH10172917A (ja) | 1996-12-09 | 1996-12-09 | イオン注入量モニタ法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34460996A JPH10172917A (ja) | 1996-12-09 | 1996-12-09 | イオン注入量モニタ法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10172917A true JPH10172917A (ja) | 1998-06-26 |
Family
ID=18370597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34460996A Pending JPH10172917A (ja) | 1996-12-09 | 1996-12-09 | イオン注入量モニタ法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10172917A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100442150B1 (ko) * | 2001-06-25 | 2004-07-27 | 아남반도체 주식회사 | 금속 급속 열 처리 장비의 모니터링 방법 |
| CN100389489C (zh) * | 2003-12-30 | 2008-05-21 | 中芯国际集成电路制造(上海)有限公司 | 利用注入晶片的注入机的低能量剂量监测 |
| WO2014189790A1 (en) * | 2013-05-20 | 2014-11-27 | Varian Semiconductor Equipment Associates, Inc. | Substrate processing based on resistivity measurements |
-
1996
- 1996-12-09 JP JP34460996A patent/JPH10172917A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100442150B1 (ko) * | 2001-06-25 | 2004-07-27 | 아남반도체 주식회사 | 금속 급속 열 처리 장비의 모니터링 방법 |
| CN100389489C (zh) * | 2003-12-30 | 2008-05-21 | 中芯国际集成电路制造(上海)有限公司 | 利用注入晶片的注入机的低能量剂量监测 |
| WO2014189790A1 (en) * | 2013-05-20 | 2014-11-27 | Varian Semiconductor Equipment Associates, Inc. | Substrate processing based on resistivity measurements |
| US9064760B2 (en) | 2013-05-20 | 2015-06-23 | Varian Semiconductor Equipment Associates, Inc. | Substrate processing based on resistivity measurements |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0501561B1 (en) | Method of manufacturing a semiconductor device whereby a self-aligned cobalt or nickel silicide is formed | |
| US4180596A (en) | Method for providing a metal silicide layer on a substrate | |
| KR100642627B1 (ko) | 다결정 실리콘 구조물의 제조 방법 | |
| US5451529A (en) | Method of making a real time ion implantation metal silicide monitor | |
| US4764478A (en) | Method of manufacturing MOS transistor by dual species implantation and rapid annealing | |
| KR100685205B1 (ko) | 고융점 금속 게이트를 갖는 반도체 장치 및 그 제조 방법 | |
| JP3316027B2 (ja) | 絶縁ゲート型電界効果半導体装置の作製方法 | |
| JPH10172917A (ja) | イオン注入量モニタ法 | |
| RU2113034C1 (ru) | Полупроводниковое устройство, обладающее двухслойной силицидной структурой и способы его изготовления /варианты/ | |
| JPS6276772A (ja) | 電界効果型トランジスタの製造方法 | |
| US4536223A (en) | Method of lowering contact resistance of implanted contact regions | |
| JP3287839B2 (ja) | ポリサイド膜の形成方法 | |
| JP2000068233A (ja) | 薄膜の形成方法 | |
| JP3223748B2 (ja) | 多結晶シリコン薄膜のアモルファス化方法及びこのアモルファス化方法を用いた多結晶シリコン薄膜抵抗の製造方法 | |
| JP3153921B2 (ja) | 半導体装置の製造方法 | |
| JPH05198795A (ja) | ＭＩＳ型半導体素子用ＰｏｌｙＳｉゲート電極 | |
| JP3239533B2 (ja) | 低抵抗多結晶膜の製造方法 | |
| JP3064363B2 (ja) | Ｓｉ薄膜の形成方法 | |
| JPH05299348A (ja) | 多結晶シリコン薄膜の形成方法 | |
| JPS5891670A (ja) | 半導体装置の製造方法 | |
| JPH0536911A (ja) | ３次元回路素子およびその製造方法 | |
| JP2010129773A (ja) | 温度測定用基板及び熱処理温度測定方法 | |
| JPH07142422A (ja) | 半導体素子の製造方法 | |
| Wu | THE STRUCTURE AND PROPERTIES OF WSi2 THIN FILMS FOR MOS DEVICES | |
| JPS61251170A (ja) | Ｍｉｓ型半導体装置の製造方法 |