KR100276543B1 - Pal 펄스 발생기 및 이를 이용한 크로마 신호 기록 처리회로 - Google Patents

Abstract

PAL 방식의 기록 크로마 신호중의 버스트 신호의 위상에 동기하여 발진하는 전압 제어 발진기(12), 상기 전압 제어 발진기의 발진 출력 신호와 버스트 신호의 위상차를 검출하는 ID 검출 회로(23), 수평 동기 신호의 분주를 행하는 분주 회로(24), 및 상기 ID 검출 회로의 검출 출력 신호에 따라 상기 분주 회로의 복수의 출력 신호를 선택적으로 출력하는 선택 회로(23)를 구비한다. 이에 의해, PAL 펄스를 IC 내부에서 작성할 수 있게 한다.

Description

PAL 펄스 발생기 및 이를 이용한 크로마 신호 기록 처리 회로

본 발명은, PAL 방식의 가정용 VCR에 사용되는 PAL 펄스 발생기 및 이를 이용한 크로마 신호 기록 회로에 관한 것으로서, 특히 PAL 펄스를 IC 내부에서 작성할 수 있게 하는 동시에, 크로마 신호 기록 회로에 내장되는 APC(자동 위상제어)루프의 개량을 도모하고, 기록되는 크로마 신호의 PM(위상 변조) 특성이나 AM(진폭변조) 특성을 개량한 크로마 신호 기록 회로에 관한 것이다.

PAL 방식의 TV 방송 신호는, 전송 시스템에서 발생하는 신호의 일그러짐을 시각상 보이기 어렵게 하기 위해, 색차 신호의 R-Y 성분을 1H(수평 동기 신호 주기)마다 반전시키고 있다. 버스트 신호는, 이 R-Y 성분의 극성을 식별하기 위해, 위상이 1H마다 +45도, -45도로 전환된다.

가정용 VCR에서는, 영상 신호의 기록시, 크로마 신호는 주파수 변환되어 기록된다. 이 주파수 변환용으로 기록 크로마 신호중의 버스트 신호의 위상에 동기하여 발진하는 VXO(크리스탈을 발진자로 하는 전압 제어 발진기)가 필요해진다. 이 VXO는, PAL 방식의 TV 방송 신호를 기록할 때에는 상기한 1H마다 반전되는 버스트 신호에 위상 동기할 필요가 있다.

도1은 그러한 PAL 방식의 영상 신호의 기록 회로를 도시한다. 도1의 입력 단자(1)에는 PAL 방식의 영상 신호가 인가된다. LPF(2)는 영상 신호로부터 휘도 신호 성분만을 추출한다. BPF(3)는 영상 신호로부터 크로마 신호 성분(색도 신호성분)만을 추출한다.

LPF(2)로부터의 휘도 신호 성분은 휘도 신호 처리 회로(4)에 의해 기록 처리에 필요한 FM 변조등이 행해진다. 휘도 신호 처리 회로(4)의 출력 신호는 가산 회로(5)에 인가된다.

BPF(3)로부터의 크로마 신호 성분은 ACC 회로(6)에 의해 레벨이 일정하게 맞춰진다. ACC 회로(6)의 출력 신호는, 크로마 신호 처리 회로(7)에 의해 기록 처리에 필요한 주파수 변환등이 행해진다. 크로마 신호 처리 회로(7)의 출력 신호도가산 회로(5)에 인가되고, 휘도 신호 처리 회로(4)의 출력 신호와 가산된다. 가산된 신호는 VCR의 헤드(8)에 공급된다.

크로마 신호 처리 회로(7)의 일부를 구성하는 APC 루프의 동작에 대해 설명한다. 단자(9)에는 휘도 신호 처리 회로(4)로부터 수평 동기 신호가 인가된다. 이 수평 동기 신호에 기초하여 BGP(버스트 게이트 펄스) 발생 회로(1O)는 BGP를 발생한다. ACC 회로(6)로부터의 크로마 신호는 버스트 게이트 회로(11)에 인가되어 BGP가 인가된 BGP 기간만 출력 신호를 발생시킨다.

이 때문에, 버스트 게이트 회로(11)로부터는 버스트 신호가 1H 주기로 발생한다.

한편, VXO(12)는, 버스트 신호 주파수로 발진하여, 연속파를 APC 검파 회로(13)에 인가한다. APC 검파 회로(13)는, 버스트 신호가 도래했을 때에만 검파 출력 신호를 발생시킨다. 이 검파 출력 신호는, 평활 회로(l4)로 평활되고 직류 전압으로 변환되어 VXO(12)에 인가된다. 이에 의해, VXO(12)는 기록되는 버스트 신호의 위상에 동기하여 발진하게 된다. 따라서, VXO(12)의 발진 출력 신호를 크로마 신호 처리 회로(7)의 주파수 변환에 이용할 수 있다.

도1의 VXO(12)는, 평활 회로(14)에 의해, 검파 출력 신호가 긴 시간에서의 평균치로 제어된다. 안정 상태에서의 VXO(12)의 발진 출력 신호와 버스트 게이트 회로(11)로부터의 버스트 신호와의 위상 관계를 도2의 벡터도에 도시한다. 도2의 B1은 제1버스트 신호를 나타내고. B2는 제2버스트 신호를 나타낸다. 이 B1과 B2가 1H마다 APC 검파 회로(13)에 인가된다. 이에 반해, VXO(12)의 발진 출력 신호(VXO)는 단일 연속파이기 때문에. APC 동작의 결과, 최종적으로는 B1과 B2 중간의 위상에 위치하게 된다.

도3은 B1과 B2를, 가로축을 시간으로 하여 APC 에러 출력 신호를 벡터 표시하고 있다. 도3의 (a)는 B1을, 도3의 (b)는 B2를 도시한다. 현재, VXO(12)의 발진 출력 신호의 초기 위상이 B1에 일치하고 1H마다 1O도씩 어긋나서(주파수차에 의해 발생) 진행한다고 한다. 그러면, B1의 최초의 신호는, 발진 출력 신호에 대한 위상차가 0도가 된다. 다음의 1H에서는 B2가 되지만 그 위상차는 90도 + 10도 = 100도가 된다. 그 다음의 1H에서는 B1이 되지만 O + 20도 = 20도가 된다. 또한, 다음에는 90도 + 30도 = 120도가 된다. 이와 같이 함으로써, APC 에러 출력신호는 도3의 (a) 및 (b)의 벡터로 표시된다. 그리고; 이 도3의 (a) 및 (b)의 벡터가 평활 회로(14)로 가산되어, 평균치에 의해 VXO(12)의 발진 출력 신호를 제어한다.

그러나, 도3의 (a) 및 (b)의 벡터로 제어를 행하면, VXO(12)는 1H마다 90도 다른 위상축으로 제어되기 때문에 기록 크로마 신호의 PM(위상 변조) 특성이나 AM(진폭 변조) 특성이 악화되어 버린다는 결점이 있었다.

또한, 가정용 VCR에서 OSD(온 스크린 디스플레이)를 행하는 경우가 있다. OSD란 예를 들면 TV 수상기에 표시되는 기록 영상 신호중에 「REC」등의 표시를 행하는 기능이다. 그리고, 이러한 표시를 행할 때에는, OSD용 IC에 표시되는 신호의 주기가 B1인지 B2인지의 정보를 전할 필요가 있다. 이러한 펄스를 「PAL 펄스」라고 칭한다. 이 PAL 펄스는, 도1의 APC 검파 회로(13)의 검파 출력 신호에 기초하여 만들어진다.

도4는, PAL 펄스 발생기를 도시한다. APC 검파 회로(13)의 검파 출력 신호는, 증폭기(15)로 증폭되고, fH/2 공진 회로(16)로 수평 동기 신호의 주파수(fH)에 대해 fH/2의 주파수의 신호가 공진한다. fH/2의 주파수의 공진 신호는 비교기(17)와 D-FF(D형 플립플롭)(18)을 통해 출력 단자(19)에 발생한다. 이 때문에, 도4의 PAL 펄스 발생기에 의하면, 출력 단자(19)에 PAL 펄스가 얻어진다.

그러나, 도4의 PAL 펄스 발생기는 IC화에 적합하지 않다는 문제가 있었다. 왜냐하면, fH/2 공진 회로(16)에서는 IC화에 부적절한 코일이나 콘덴서가 포함되어 있기 때문이다. 이 때문에, IC화에 적합한 PAL 펄스 발생기가 요구되고 있었다.

본 발명은 PAL 방식의 영상 신호 처리 장치에 적용할 수 있으며, PAL 펄스를 IC 내부에 작성할 수 있게 함과 동시에, 기록되는 크로마 신호의 PM 특성이나 AM 특성의 향상을 도모하는 것을 목적으로 한다.

상기 목적을 달성하기 위하여, 본 발명은, PAL 방식의 영상 신호의 크로마 신호중에 포함되는 버스트 신호의 일 수평 동기 기간마다의 위상의 반전을 식별하기 위한 PAL 펄스를 발생시기는 PAL 펄스 발생 희로를, 전압 제어 발진기가 상기 영상 신호중의 버스트 신호의 위상에 동기하여 발진해서 얻어진 발진 출력 신호와상기 버스트 신호의 위상차를 ID 검출 회로가 검출하고, 얻어진 검출 출력 신호와 수평 동기 신호에 따라 PAL 펄스를 발생시키게 하였다.

또, 본 발명에서, 상기 PAL 펄스 발생 회로가, 상기 수평 동기 신호를 분주하는 분주 회로, 및 상기 ID 검출 회로의 검출 출력 신호에 따라 상기 분주 회로의 복수의 출력 신호를 선택적으로 출력하는 선택 회로를 구비하며, 상기 선택 회로로 부터 PAL 펄스를 출력하는 것을 특징으로 한다.

PAL 펄스 발생 회로를 이와 같이 구성함으로써, 공진 회로 등을 필요로 하지 않고 IC화가 용이해진다.

그리고, 본 발명의 다른 관점에서는, 상기 전압 제어 발진기로부터 출력되는 발진 출력 신호는, 이상(移相) 회로에 의해 위상이 다른 복수 종류의 버스트 신호의 각 위상에 따라 위상 변이되며, 상기 이상 회로로부터의 다른 위상의 발진 출력 신호중의 어느 하나를 본 발명의 상기 PAL 펄스 발생 회로로부터의 상기 PAL 펄스에 따라 선택하며, 그 선택된 발진 출력 신호와 상기 PAL 방식의 영상 신호에 포함되는 버스트 신호의 위상을 비교하여, 위상차에 따라 상기 전압 제어 발진기가 제어된다.

본 발명의 또 다른 관점은, PAL 방식의 영상 신호의 크로마 신호중에 포함되는 버스트 신호의 위상에 동기시켜 전압 제어 발진기를 발진시키며, 상기 전압 제어 발진기의 발진 출력 신호에 따라 크로마 신호의 기록 처리를 행하는 크로마 신호 기록 처리 회로에 있어서, 이 회로가, 상기 영상 신호의 크로마 신호로부터 상기 버스트 신호를 추출하는 버스트 게이트 회로, 상기 버스트 신호의 주파수의 정수배의 주파수를 중심 주파수로서 발진하는 전압 제어 발진기, 상기 전압 제어 발진기의 위상을 위상 변이하고 서로 위상차가 90°인 2개의 발진 출력 신호를 발생시키는 이상 회로, 상기 이상 회로의 2개의 발진 출력 신호를 선택적으로 전환하는 스위치, 상기 스위치로부터 출력되는 상기 발진 출력 신호와 상기 버스트 게이트 회로로부터 출력되는 상기 버스트 신호의 위상을 비교하고, 그 위상차에 따라 상기 전압 제어 발진기에서의 발진 주파수를 제어하는 APC 검파 회로, 상기 APC 검파 회로로부터의 출력 신호를 2수평 동기 신호 주기로 발생시키는 제어 회로, 상기 스위치로부터 출력되는 상기 발진 출력 신호와 상기 버스트 게이트 회로로부터 출력되는 버스트 신호의 위상차를 검출하는 ID 검출 회로를 구비한다. 그리고, 상기 ID 검출 회로로부터의 검출 출력 신호에 따라 상기 제어 회로를 제어하는 것을 특징으로 한다.

이와 같이, APC 루프에서, 전압 제어 발진기의 발진 출력 신호를 버스트 신호의 위상에 따라 위상 변이하고, 위상 변이되어 얻어진 복수의 발진 출력 신호를 선택하여, 버스트 신호와 위상 비교하는 것으로 하였기 때문에, 그 발진 출력 신호와 버스트 신호를 동일 벡터축상에서 연속하여 위상 비교하는 것이 가능해진다. 이에 의해 전압 제어 발진기로부터 출력되는 발진 출력 신호에 기초하여 크로마 신호를 주파수 변환하여 기록하는 시스템에서, 기록되는 크로마 신호의 PM 특성이나 AM 특성을 개선할 수 있다.

또한, 본 발명에서는, 위상 변이되어 얻어진 복수의 발진 출력 신호의 선택을 IC화가 용이한 상기 PAL 펄스 발생 회로로부터의 PAL 펄스에 의해 행할 수 있다.

또, 본 발명에서는, ID 검출 회로로부터의 검출 출력 신호에 따라, 버스트 게이트 펄스 발생 회로로부터의 상기 버스트 게이트 펄스가 2수평 동기 신호 주기로 상기 버스트 게이트 회로에 인가되도록 제어하는 구성도 채용할 수 있다. 버스트 게이트 펄스를 2수평 동기 신호 주기로 버스트 게이트 회로에 인가하는 것은, PAL 펄스를 이용함으로써 용이해진다. 그리고, 2수평 동기 신호 주기로 버스트 게이트 펄스를 버스트 게이트 회로에 인가함으로써, APC 검파 회로에 2수평 동기 신호 주기의 버스트 신호, 즉 동일 위상의 버스트 신호가 공급된다. 따라서, APC 검파 회로는, 동일 위상의 버스트 신호와 전압 제어 발진기로부터의 발진 출력 신호를 비교하여 전압 제어 발진기를 제어하면 되어, 기록되는 크로마 신호의 PM 특성이나 AM 특성을 간단한 구성에 의해 개선할 수 있다.

도1은 종래의 크로마 신호 기억 회로를 도시한 회로도.

도2는 도1의 회로에서 VXO의 발진 출력 신호와 버스트 게이트 회로의 버스트 신호와의 위상 관계를 도시한 벡터도.

도3은 제1 및 제2버스트 신호에 대한 APC 에러 출력 신호를 도시한 벡터도.

도4는 PAL 펄스 발생기를 도시한 회로도.

도5는 본 발명의 실시예에 관한 크로마 신호 기록 회로를 도시한 회로도.

도6은 도5의 회로에서의 신호 파형을 도시한 도면.

도7은 본 발명의 실시예에 관한 VX0의 발진 출력 신호와 버스트 게이트 회로의 버스트 신호와의 위상 관계를 도시한 벡터도.

도8은 도5의 APC 검파 회로(22)의 구성예틀 도시한 회로도.

도9는 도5의 ID 검출 회로(23)의 구성예를 도시한 회로도.

* 도면의 주요부분에 대한 부호의 설명

11 : 버스트 게이트 회로 12 : VX0

22 : APC 검파 회로 23 : ID 검출 회로

24,25 : D-FF 26 : 선택 회로

도5는, 본 발명의 바람직한 실시예에 따른 크로마 신호 기록 회로를 도시한 것으로서 도5에서 이상기(20)는 전압 제어 발진기(12)의 발진 출력 신호를 위상 변이시켜, 서로의 위상차가 90도인 2개의 발진 출력 신호를 발생시킨다. 제1스위치(21)는 이상 회로(20)의 2개의 발진 출력 신호를 선택적으로 전환한다. APC 검파 회로(22)는 제1스위치(21)로부터의 발진 출력 신호와 상기 버스트 게이트 회로(11)로부터의 버스트 신호를 위상 비교하고, 그 위상차에 따라 상기 전압 제어 발진기(12)의 발진 주파수를 제어한다. ID 검출 회로(23)는 제1스위치(21)로부터의 발진 출력 신호와 상기 버스트 게이트 회로(11)로부터의 버스트 신호의 위상차를 검출한다. D-FF(24)는 수평 동기 신호의 분주를 행하는 분주 회로로서 동작한다. D-FF(25)는 ID 검출 회로(23)의 출력 신호를 유지하는 유지 회로로서 동작한다. 선택 회로(26)는 D-FF(25)의 출력 신호에 따라 D-FF의 출력 신호와 반전 신호를 선택적으로 출력하고, 제2스위치(27)는 BGP 발생 회로(10)로부터의 버스트 게이트 펄스가 상기 버스트 게이트 회로(11)에 2수평 동기 신호 주기로 인가되게 한다. 또, VXO(12)와 이상 회로(20)간에는 실제로는 분주기가 필요해지지만 여기서는 도시하지 않는다. PAL 펄스 발생기는 D-FF(24, 25)와 선택 회로(26)로 구성된다.

또한, 도5에서, 도1과 동일한 부품에 대해서는 동일한 부호를 부여하여 설명을 생략한다.

본 발명의 실시예에서는, VXO(12)의 출력 신호도 도래하는 버스트 신호와 마찬가지로 0도와 90도의 위상 변이를 행하게 하고 있다. 그리고, 이 위상 변이 후의 신호와 버스트 신호를 위상 비교함으로써 동일축상에서 연속적으로 위상 비교할 수 있게 하고 있다. 도5의 이상 회로(20)에 의해, VXO(12)의 출력 신호 위상을 버스트 신호 위상에 일치시킨다. 위상이 일치하면, APC 검파 회로(22)의 검파 출력 신호가 안정되기 때문에, 기록 크로마 신호의 PM 특성이나 AM 특성이 악화되지 않는다.

즉, 초기 상태에서, 제1스위치(21)는 도면의 단자 a 또는 b의 어느 하나로 전환된다. 이러한 제1스위치(21)로부터 출력되는 신호의 파형을 도6의 (d)에 도시한다. 도6의 (d)의 신호는 주파수가 fsc의 연속파이고 ID 검출 회로(23)에 인가된다. 한편, 버스트 게이트 회로(11)로부터는 도6의 (e)의 버스트 신호가 ID 검출 회로(23)에 인가된다. ID 검출 회로(23)는, 2개의 신호의 위상이 90도 어긋나면 「H」레벨의 신호[도6의 (f2)]를 발생시키고, 일치하면 「L」레벨의 신호[도6의 (fl)]를 발생시킨다. ID 검출 회로(23)의 응답 감도는 APC 검파 회로(22)와 평활 회로(14)의 경우에 비해 높게 설정되고 있다.

한편, 단자(9)로부터의 도6의 (a)에 도시한 수평 동기 신호는 D-FF(24)에 인가되고, 단자(28)에는 도6의 (b)의 신호가, 단자(29)에는 도6의 (c)의 신호가 발생한다.

이제, 위상이 일치하며 ID 검출 회로(23)가 「L」레벨의 신호[도6의 (f1)]를 발생하고 있다고 하면, D-FF(25)의 출력 신호는 도6의 (gl)과 같이 된다. 그렇게 하면, 선택 회로(26)는 도시한 바와 같이 단자(29)로부터의 출력을 계속 선택하므로, 선택 회로(26)로부터는 도6의 (h1)[= 도6의 (c)]의 신호가 발생한다. 이 신호가 PAL 펄스가 된다. 이 PAL 펄스는, OSD 회로(30)에 버스트 정보를 전하는 펄스로서 전달된다. 또한, PAL 펄스는 제1스위치(21)의 전환 신호로서도 이용된다. 이 경우, 버스트 신호와 제1스위치(21)로부터의 출력 신호는 그 위상이 일치하고 있으므로 제1스위치(21)의 a, b 단자의 전환 타이밍은 변하지 않고 1H마다 차례로 a 단자, b 단자가 선택되어, 0°또는 90° 위상된 VXO(12)로부터의 출력 신호가 APC 검파 회로(22)에 공급된다.

다음에, 버스트 신호와 제1스위치(21)로부터의 출력 신호의 위상이 불일치하고, ID 검출 회로(23)가 「H」레벨의 신호[도6의 (f2)]를 발생시키면, D-FF(25)의 출력 신호는 도6의 (g2)과 같이 「H」레벨이 된다. 그러면, 이 「H」레벨 기간에는, 선택 회로(26)는 도시된 상태로부터 반전되어 단자(28)로 전환되고 선택 회로(26)로부터는 도6의 (h2)의 신호가 발생한다. 이 신호가 PAL 펄스가 된다. 이 PAL 펄스도 OSD 회로(30)에 버스트 정보를 전하는 펄스로서 전달된다. 또한, PAL 펄스는 제1스위치(21) 전환 타이밍을 도6의 (h2)에 따라 제어한다. 이 경우에는, a 또는 b 단자가 연속하여 선택된다. 이로써, 버스트 신호와 제1스위치(21)로부터의 출력 신호의 위상이 어긋나 있어도, 제1스위치(21)의 전환 타이밍이 제어됨으로써 그 위상이 일치하게 된다. 이 때문에, 이상 회로(20)의 출력 신호는 항상 두 종류의 버스트 신호틀 동일한 위상축상에서 위상 검파되는 것이 가능해진다.

그 모습을 도7을 이용하여 설명한다. VXO(12)의 2개의 발진 출력 신호(VXO1, VXO2)와 버스트 게이트 회로(11)로부터의 버스트 신호(B1, B2)의 위상 관계를 도7의 벡터도에 도시한다. 도7의 B1은, 제1버스트 신호를 도시하며, B2는 제2버스트 신호를 도시한다. 이 B1과 B2가 1H마다 APC 검파 회로(22)에 인가된다. 이에 반해, VXO(12)의 발진 출력 신호(VXO1, VXO2)도 이상 회로(20)의 동작에 의해 1H마다 90도 어긋나 인가되기 때문에, 그 위상 관계는 서로 90도 어긋난다. 그리고, 2개의 신호의 위상 관계가 일치하면, 도7의 상태가 된다.

이 상태가 되면, APC 검파 회로(22)로부터 AM 성분이나 PM 성분의 원인이 되는 신호가 발생하는 일은 없다.

또한, PAL 펄스는 BGP의 제어에도 사용할 수 있다. 통상, BGP 발생 회로(10)로부터의 BGP는 1H 주기로 버스트 게이트 회로(11)에 인가되지만 제2스위치(27)의 전환에 PAL 펄스를 사용함으로써 2H 주기로 인가할 수 있다. 또한, 이 경우에는, 제1스위치(21)도 PAL 펄스에 의해 2H 주기로 버스트 신호에 대응한 위상의 발진 출력 신호가 얻어지는 a 또는 b쪽만의 단자가 선택된다.

즉, 도6의 (hl)의 펄스의 「H」기간과 「L」기간에 제2스위치(27)를 개폐하면 2H 주기로 BGP가 버스트 게이트 회로(11)에 인가된다. 따라서, 도5의 회로에 따르면, VX0(12)의 출력 신호를 위상 변이된 후의 신호와 버스트 신호를 동일축상에서 연속적으로 위상 비교할 수 있음과 함께 PAL 펄스를 IC 내부에서 작성할 수 있다. 도5의 회로는 대용량의 콘덴서와 발진자를 제외하고 전부 IC화할 수 있다.

도8은, APC 검파 회로(22)의 구체적인 회로예를 도시한다. 제1스위치(21)로부터의 발진 출력 신호는 단자(31)에 인가된다. 버스트 게이트 회로(11)로부터의 버스트 신호는 단자(32)에 인가된다. 양 신호는, 위상 비교기(33)로 위상 비교된다. 양 신호의 위상차가 90도에서 트랜지스터(34,35)의 콜렉터 전류가 같아져 이전의 값을 유지한다. 이 상태가 위상 일치 상태이다.

양 신호의 위상차가 90도에서 어긋나면, 트랜지스터(34,35)의 콜렉터 전류가 같아지지 않게 되고, 평활 회로(14)로의 충전 혹은 방전이 행해진다. 이 때문에, 단자(36)에는 위상차에 따른 전압이 얻어진다.

도9는, ID 검출 회로(23)의 구체적인 회로예를 도시한다. 제1스위치(21)로부터의 발진 출력 신호는 단자(37)에 인가된다. 버스트 게이트 회로(11)로부터의 버스트 신호는 단자(38)에 인가된다. 양 신호는, 위상 비교기(39)로 위상 비교된다. 단자(37, 38)의 양 신호의 위상차가 90도에서 트랜지스터(40)에 최대 전류가 흘러 단자(41)가 「H」레벨이 된다. 또한 양 신호의 위상차가 90도에서 어긋나면, 단자(41)의 전압이 저하되어 「L」레벨이 된다. 이 레벨 변화에 의해, 단자(42)에 위상 일치에서 「L」레벨, 위상 불일치에서 「H」레벨의 ID 신호가 얻어진다.

본 발명에 따르면, PAL 펄스틀 IC 내부에 작성할 수 있는 동시에, 기록되는 크로마 신호의 PM 특성이나 AM 특성의 향상을 도모할 수 있다.

Claims (7)

1. PAL 방식의 영상 신호의 크로마 신호중에 포함되는 버스트 신호의 일 수평 동기 기간마다의 위상의 반전을 식별하기 위한 PAL 펄스를 발생시키는 PAL 펄스 발생 회로에 있어서, 전압 제어 발진기가 상기 영상 신호중의 버스트 신호의 위상에 동기하여 발진해서 얻어진 발진 출력 신호와 상기 버스트 신호의 위상차를 ID 검출 회로가 검출하고, 얻어진 검출 출력 신호와 수평 동기 신호에 따라 PAL 펄스를 발생시기는 PAL 펄스 발생 회로.
2. 제1항에 있어서, 상기 수평 동기 신호를 분주하는 분주 회로, 및 상기 ID 검출 회로의 검출 출력 신호에 따라 상기 분주 회로의 복수의 출력 신호를 선택적으로 출력하는 선택 회로를 구비하며, 상기 선택 회로로부터 PAL 펄스를 출력하는 PAL 펄스 발생 회로.
3. 제1항 또는 제2항에 있어서, 상기 전압 제어 발진기로부터 출력되는 발진 출력 신호는, 이상(移相) 회로에 의해 위상이 다른 복수 종류의 버스트 신호의 각 위상에 따라 위상 변이되며, 상기 이상 회로로부터의 다른 위상의 발진 출력 신호중의 어느 하나를 상기 PAL 펄스에 따라 선택하고, 그 선택된 발진 출력 신호와 상기 PAL 방식의 영상 신호에 포함되는 버스트 신호의 위상을 비교하여, 위상차에 따라 상기 전압 제어 발진기가 제어되는 PAL 펄스 발생 회로.
4. PAL 방식의 영상 신호의 크로마 신호중에 포함되는 버스트 신호의 위상에 동기시켜 전압 제어 발진기를 발진시키며, 상기 전압 제어 발진기의 발진 출력 신호에 따라 크로마 신호의 기록 처리를 행하는 크로마 신호 기록 처리 회로에 있어서, 상기 영상 신호의 크로마 신호로부터 상기 버스트 신호를 추출하는 버스트 게이트 회로, 상기 버스트 신호의 주파수의 정수배의 주파수를 중심 주파수로서 발진하는 전압 제어 발진기, 상기 전압 제어 발진기의 위상을 위상 변이시켜, 서로 위상차가 90°인 2개의 발진 출력 신호를 발생시키는 이상 회로, 상기 이상 회로의 2개의 발진 출력 신호를 선택적으로 전환하는 스위치, 상기 스위치로부터 출력되는 상기 발진 출력 신호와 상기 버스트 게이트 회로로부터 출력되는 상기 버스트 신호의 위상을 비교하고, 그 위상차에 따라 상기 전압 제어 발진기에서의 발진 주파수를 제어하는 APC 검파 회로, 상기 APC 검파 회로로부터의 출력 신호를 2수평 동기 신호 주기로 발생시기는 제어 회로, 및 상기 스위치로부터 출력되는 상기 발진 출력 신호와 상기 버스트 게이트 회로로부터 출력되는 버스트 신호의 위상차를 검출하는 ID 검출 회로를 구비하며, 상기 ID 검출 회로로부터의 검출 출력 신호에 따라 상기 제어 회로를 제어하는 크로마 신호 기록 처리 회로.
5. 제4항에 있어서, 상기 크로마 신호중에 포함되는 상기 버스트 신호의 일 수평 동기 기간마다의 위상의 반전을 식별하기 위한 PAL 펄스를 발생시키는 PAL 펄스 발생 회로를 가지며; 상기 PAL 펄스 발생 회로가 상기 ID 검출 회로로부터의 상기 검출 출력 신호와 수평 동기 신호에 따라 PAL 펄스를 발생시키며, 상기 PAL 펄스에 의해 상기 제어 회로를 제어시키는 크로마 신호 기록 처리 회로.
6. PAL 방식의 영상 신호의 크로마 신호중에 포함되는 버스트 신호의 위상에 동기시켜 전압 제어 발진기를 발진시켜, 상기 전압 제어 발진기의 발진 출력 신호에 따라 크로마 신호의 기록 처리를 행하는 크로마 신호 기록 처리 회로에 있어서, 상기 영상 신호의 크로마 신호로부터 상기 버스트 신호를 추출하는 버스트 게이트 회로, 상기 버스트 신호의 주파수의 정수배의 주파수를 중심 주파수로서 발진하는 전압 제어 발진기, 상기 전압 제어 발진기의 위상을 위상 변이시켜, 서로 위상차가 90°인 2개의 발진 출력 신호를 발생시키는 이상 회로, 상기 이상 회로의 2개의 발진 출력 신호를 선택적으로 전환하는 제1스위치, 상기 제1스위치로부터 출력되는 상기 발진 출력 신호와 상기 버스트 게이트 회로로부터 출력되는 상기 버스트 신호의 위상을 비교하여, 그 위상차에 따라 상기 전압 제어 발진기에서의 발진 주파수를 제어하는 APC 검파 회로, 상기 APC 검파 회로로부터의 출력 신호를 2수평 동기 신호 주기로 발생시키는 제어 회로, 상기 제1스위치로부터 출력되는 상기 발진 출력 신호와 상기 버스트 게이트 회로로부터 출력되는 버스트 신호의 위상차를 검출하는 ID 검출 회로, 상기 버스트 게이트 회로에 대하여 버스트 신호 추출 처리를 행하게 하기 위한 버스트 게이트 펄스를 상기 버스트 게이트 회로에 공급하는 버스트 게이트 펄스 발생 회로, 및 상기 ID 검출 회로로부터의 검출 출력 신호에 따라, 상기 버스트 게이트 펄스 발생 회로로부터의 상기 버스트 게이트 펄스가 2수평 동기 신호 주기로 상기 버스트 게이트 회로에 인가되도록 제어하는 제2스위치를 구비하는 크로마 신호 기록 처리 회로.
7. 제6항에 있어서, 상기 크로마 신호중에 포함되는 상기 버스트 신호의 일 수평 동기 기간마다의 위상의 반전을 식별하기 위한 PAL 펄스를 발생시키는 PAL 펄스 발생 회로를 가지며, 상기 PAL 펄스 발생 회로가 상기 ID 검출 회로로부터의 상기 검출 출력 신호와 수평 동기 신호에 따라 PAL 펄스를 발생시키고, 상기 PAL 펄스에 의해 상기 제2스위치를 제어하는 크로마 신호 기록 처리 회로.