KR100276269B1 - 인쇄회로기판의 회로형성방법 - Google Patents

Abstract

본 발명은 미세회로가 포함된 회로를 인쇄회로기판에 신속한 공정과 저렴한 제조비용으로 형성하기 위한 것으로, 기판위의 금속층 또는 동박의 일부분을 감광성 수지층으로 블로킹한 상태에서 에천트로 작용하여 일반 회로를 형성한 후 레이저를 조사하여 미세회로를 형성한다. 또한, 레이저를 조사하여 미세회로를 우선 형성한 후, 미세회로를 포함하는 금속층 또는 동박을 감광성 수지층으로 블로킹한 상태에서 에천트를 작용하여 금속층을 에칭함으로써 회로를 형성할 수도 있다.

Description

인쇄회로기판의 회로형성방법

본 발명은 인쇄회로기판에 관한 것으로, 특히 에천트를 이용한 화학적 에칭공정과 레이저를 이용한 건식에칭공정을 동시에 사용하는 것에 의해 저렴한 제조비용으로 미세회로를 포함하는 회로를 형성할 수 있는 인쇄회로기판의 회로형성방법에 관한 것이다.

근래 전자제품이 경박단소화하는 추세에 따라 반도체패키지(package)의 크기를 칩크기로 축소시킨 CSP(Chip Size Package)가 다층회로기판에 실장되고 있다. BGA(Ball Grid Array)형태의 CSP의 경우 볼피치(ball pitch)가 약 0.5mm 이하로 요구되고 있기 때문에 다층회로기판중 CSP가 실장되는 부분에 대해 미세회로가 형성될 필요가 있다.

일반적으로 다층회로기판상에 회로를 형성하기 위해서는 기판상에 형성된 금속층 혹은 동박적층판(Copper Clad Laminate)의 동박을 에칭해야만 한다. 이러한 에칭방법으로는 통상 습식방법과 건식방법을 사용한다. 습식방법에서는 주로 에천트(etchant)를 금속이나 동박에 작용하여 회로를 형성하는 화학적 에칭방법(chemical etching process)이 사용되며, 건식방법으로는 주로 레이저를 이용한 어블레이션방법(ablation process)이 사용된다. 상기 화학적 에칭방법과 레이저 어블레이션방법을 간단히 설명하면 다음과 같다.

화학적 에칭방법에서는 우선 기판에 형성된 금속층이나 동박위에 감광성 수지층(photoresist layer)을 형성한 후 마스크(mask)로 블로킹(blocking)한 상태에서 상기 감광성 수지에 자외선과 같은 광을 조사한다. 자외선에 조사에 의해 감광성 수지가 광반응하여 경화되며 현상공정을 통해 상기 경화된 감광성 수지층을 선택적으로 제거한 후, 에천트를 작용시키면 감광성 수지층이 제거된 영역의 금속이나 동박이 에칭되어 원하는 회로가 형성된다.

레이저 어블레이션 방법에서는 화학적 에칭방법과는 달리 레이저를 금속층이나 동박에 직접 조사하여 조사된 부분의 금속이나 동박을 제거함으로써 회로를 형성한다.

상기한 레이저 어블레이션방법은 조사되는 레이저의 빔스펏(beam spot)을 조정함에 따라 분해능이 달라진다. 즉, 빔스펏을 크게 하면 금속층 또는 동박이 대면적으로 에칭되는 반면에 빔스펏을 작게 하면 금속층 또는 동박을 미세하게 에칭할 수 있게 된다. 다시 말해서, 높은 분해능(resolution)으로 미세회로를 형성할 수 있게 된다. 반면에, 화학적 에칭방법에는 분해능의 한계가 있다. 미세회로를 형성하기 위해서는 에천트가 금속층 또는 동박에 작용하는 감광성 수지의 개구영역이 작아야만 하지만, 상기와 같이 개구영역이 작은 경우에는 에천트가 금속층 또는 동박에 정확하게 작용할 수 없게 된다. 또한, 에칭시 언더컷(undercut)이 발생하여 정밀한 회로의 형성이 불가능하며 장시간의 에칭과정중에 오버에칭(overetching)이 발생하는 문제도 있었다.

그러므로, 레이저 어블레이션방법에서는 피치가 수십 μm인 회로를 안정적으로 형성할 수 있는 반면에 에천트를 이용하는 화학적 에칭방법에서는 이러한 미세회로를 형성하는 것은 실제 불가능하다.

그러나, 화학적 에칭방법에서는 기판 전체에 걸쳐서 에천트가 작용하기 때문에 대면적의 회로를 한꺼번에 형성할 수 있는 반면에 레이저 어블레이션방법에서는 원하는 부분마다 레이저를 조사해야만 한다. 따라서, 화학적 에칭방법에서는 가공이 신속하게 이루어지고 제조비용이 절감되는 반면에 레이저 어블레이션방법에서는 가공속도가 느리고 제조비용이 증가하는 문제가 있다.

상기와 같이 화학적 에칭방법과 레이저 어블레이션방법은 각각 장점과 단점을 갖고 있다. 따라서, 도 1에 도시된 바와 같이 기판(1)위에 미세회로영역(2)과 미세하지 않은 회로영역(3)을 형성하는 경우, 상기 화학적 에칭방법 혹은 레이저 어블레이션방법을 사용하는 것은 일장일단이 존재한다. 즉, 에천트를 작용하여 회로를 형성하는 경우에는 저렴한 가격 및 신속한 공정에 의해 회로를 형성하는 것은 가능하지만, 정확한 미세회로영역(2)의 형성이 불가능하여 불량품이 생산될 가능성이 존재한다. 레이저 어블레이션방법을 사용하는 것은 피치가 수십 μm인 미세회로의 형성은 가능하지만, 레이저조사장치의 가격이 대단히 비싸기 때문에 전체적으로 제조비용이 증가하고 공정이 속도가 떨어지는 문제가 있었다.

본 발명은 상기한 문제를 해결하기 위한 것으로, 화학적 에칭방법과 레이저 어블레이션방법을 적절히 사용하여 공정속도가 향상되고 제조비용이 절감된 인쇄회로기판의 회로형성방법을 제공하는 것을 목적으로 한다.

상기한 목적을 달성하기 위해, 본 발명에 따른 인쇄회로기판의 회로형성방법은 기판 위의 금속층 또는 동박에 감광성 수지층을 형성하는 단계와, 상기 감광성 수지층의 일부를 마스크로 블로킹한 상태에서 광을 조사하여 감광성 수지층을 경화하고 현상하는 단계와, 상기 감광성 수지층으로 금속층을 일부를 블로킹한 상태에서 에천트를 작용하여 금속층을 에칭해서 회로를 형성하는 단계와, 상기 회로에 레이저를 조사해서 상기 회로를 형성하는 금속층을 에칭하여 미세회로를 형성하는 단계로 구성된다.

또한, 인쇄회로기판에 회로를 형성하는 다른 방법은 기판 위의 금속층에 레이저를 조사해서 금속층을 에칭하여 미세회로를 형성하는 단계와, 상기 미세회로가 형성된 기판 전체에 걸쳐서 감광성 수지층을 형성하는 단계와, 상기 감광성 수지층의 일부를 마스크로 블로킹한 상태에서 광을 조사하여 감광성 수지층을 경화하고 현상하는 단계와, 상기 감광성 수지층으로 미세회로를 포함하는 금속층을 일부를 블로킹한 상태에서 에천트를 작용하여 금속층을 에칭해서 회로를 형성하는 단계로 구성된다.

조사되는 레이저의 빔스펏은 약 100μm 이하로서, 상기 레이저의 조사에 의해 기판상에는 수십 μm의 미세회로가 형성된다.

도 1은 미세회로가 포함된 일반적인 회로를 나타내는 도면.

도 2는 본 발명에 따른 인쇄회로기판의 회로형성방법을 나타내는 도면.

*도면의 주요부분에 대한 부호의 설명*

10 : 기판 11 : 금속층

13 : 광감성 수지층 15 : 마스크

일반적으로 회로에는 미세회로가 형성된 영역과 일반회로가 형성된 영역이 혼재되어 있다. 볼피치가 0.5mm 이하의 BGA형태의 CSP를 제조하기 위해서는 다층회로기판상에 부분적으로 피치가 100μm 정도의 미세회로를 형성해야만 한다. 이러한 미세회로는 미세한 정밀도가 요구되기 때문에 에천트를 이용한 화학적 에칭방법 대신에 레이저를 이용한 레이저 어블레이션방법을 사용한다. 그러나, 상기한 레이저 어블레이션방법을 일반 회로영역에 사용하는 경우에는 공정의 속도가 느려지는 문제가 있었다. 이러한 문제를 해결하기 위해, 일반 회로영역은 대면적 가공이 가능한 화학적 에칭방법을 사용한다. 즉, 일반 회로영역은 화학적 에칭방법에 의해 대면적의 가공을 실시하며 미세회로영역은 레이저 어블레이션방법을 이용하여 100μm 이하의 미세회로를 형성한다. 이러한, 화학적 에칭방법 및 레이저 어블레이션방법의 이용은 회로의 가공속도를 향상시킬 뿐만 아니라 제조비용도 적절하게 절감할 수 있는 장점이 있다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 인쇄회로기판의 회로형성방법을 상세히 설명한다.

도 2는 본 발명에 따른 인쇄회로기판의 회로형성방법을 나타내는 도면이다. 도면에 도시된 회로형성방법은 일반적인 인쇄회로기판에서의 회로형성을 가정하고 있지만, 본 발명이 상기한 인쇄회로기판에 국한되는 것은 아니다. 즉, 실리콘웨이퍼(silicon wafer) 위에 회로를 형성하는 방법과 투명한 유리기판 위에 회로를 형성하는 방법과 같이 본 발명은 기판 위에 회로를 형성하는 모든 공정에 적용 가능하다.

우선, 도 2(a)에 나타낸 바와 같이, 기판(10)상의 금속층(11) 혹은 동박 위에 감광성수지(photoresist)를 도포하여 수지층(13)을 형성한 후, 도 2(b)에 도시된 바와 같이 마스크(15)로 블로킹한 상태에서 상기 감광성 수지층(13)에 자외선과 같은 광을 조사한다. 감광성 수지층(13)은 양성(positive) 수지층(13)으로서 광이 조사됨에 따라 조사된 영역이 경화된다. 이때, 상기 감광성 수지층(13)을 음성(negative) 수지층(13)으로 형성하고 광이 조사되지 않은 영역을 경화시키는 것도 물론 가능하다.

광의 조사에 의해 경화된 감광성 수지층(13)은 현상액이 작용됨에 따라 도 2(c)에 나타낸 바와 같이 경화된 영역이 현상된다. 이어서, 도 2(d)에 도시된 바와 상기 기판(10)에 에천트를 작용시키면, 감광성 수지층(13)에 의해 블로킹된 영역을 제외한 영역의 금속층(10) 혹은 동박이 에칭되며, 상기 감광성 수지층(13)을 제거함에 따라 회로가 형성된다.

상기한 바와 같이, 에천트를 작용하여 회로선을 형성하는 화학적 에칭방법은 기판(10)상에 형성된 금속층(10) 혹은 동박 전체가 에천트에 작용하기 때문에 대면적의 회로를 형성하는데 편리하며, 그 결과 공정속도가 향상되고 제조비용이 절감된다.

화학적 에칭방법에 의해 형성된 회로 이외에 미세회로를 형성하기 위해서는 도 2(e)에 나타낸 바와 같이 레이저를 조사한다. 상기 레이저에 의해 형성된 미세회로의 회로선 사이의 간격은 레이저빔의 스펏에 의해 결정된다. 일반적으로 사용되는 엑시머레이저(eximer laser)나 야그레이저(YAG laser)의 스펏은 약 100μm 이하까지 형성할 수 있기 때문에, 상기 레이저의 계속적인 조사에 의해 도 2(f)에 도시된 바와 같이 결과적으로 회로선 사이의 간격이 수십 μm인 미세회로를 형성할 수 있게 된다.

상기한 바와 같이, 도 2에 도시된 본 발명의 일실시예에서는 화학적 에칭방법에 의해 회로를 형성한 후 다시 레이저를 조사하여 미세회로를 형성하였지만, 레이저를 조사하여 미세회로를 형성한 후, 상기 미세회로 이외의 영역에 에천트를 작용하여 회로를 다시 형성하는 물론 가능하다.

즉, 기판상에 형성된 금속층 혹은 동박에 레이저를 조사하여 미세회로를 형성한 후 기판 전체에 걸쳐서 감광성 수지층을 형성하고, 이어서 도 2(a)∼도 2(d)에 도시된 화학적 에칭공정을 실행한다. 이때, 자외선의 조사와 현상후에 기판에 존재하는 감광성 수지층은 상기 미세회로를 덮고 있기 때문에 화학적 에칭방법에 의해 상기 미세회로가 손상되지 않는다.

본 발명은 상기한 바와 같이, 화학적 에칭방법과 레이저를 이용한 레이저 어블레이션방법을 사용하여 회로를 형성하기 때문에 미세회로가 부분적으로 포함된 회로를 신속하고 저렴한 가격으로 형성할 수 있게 된다.

Claims (5)

1. 기판 위의 금속층에 감광성 수지층을 형성하는 단계;

   상기 감광성 수지층의 일부를 마스크로 블로킹한 상태에서 광을 조사하여 감광성 수지층을 경화한 후 현상하는 단계;

   상기 감광성 수지층으로 금속층의 일부를 블로킹한 상태에서 에천트를 작용하여 금속층을 에칭해서 회로를 형성하는 단계;

   상기 회로에 레이저를 조사해서 상기 회로를 형성하는 금속층을 에칭하여 미세회로를 형성하는 단계로 구성된 인쇄회로기판의 회로형성방법.
2. 제1항에 있어서, 상기 금속층이 동박인 것을 특징으로 하는 인쇄회로기판의 회로형성방법.
3. 기판 위의 금속층에 레이저를 조사해서 금속층을 에칭하여 미세회로를 형성하는 단계;

   상기 미세회로가 형성된 기판 전체에 걸쳐서 감광성 수지층을 형성하는 단계;

   상기 감광성 수지층의 일부를 마스크로 블로킹한 상태에서 광을 조사하여 감광성 수지층을 경화한 후 현상하는 단계;

   상기 감광성 수지층으로 금속층의 일부를 블로킹한 상태에서 에천트를 작용하여 금속층을 에칭해서 회로를 형성하는 단계로 구성된 인쇄회로기판의 회로형성방법.
4. 제3항에 있어서, 현상된 감광성 수지층이 미세회로를 덮고 있는 것을 특징으로 하는 인쇄회로기판의 회로형성방법.
5. 제3항에 있어서, 상기 금속층이 동박인 것을 특징으로 하는 인쇄회로기판의 회로형성방법.