KR100273649B1 - 범프형성용판부재의제조방법및범프형성방법 - Google Patents

범프형성용판부재의제조방법및범프형성방법 Download PDF

Info

Publication number
KR100273649B1
KR100273649B1 KR1019970024234A KR19970024234A KR100273649B1 KR 100273649 B1 KR100273649 B1 KR 100273649B1 KR 1019970024234 A KR1019970024234 A KR 1019970024234A KR 19970024234 A KR19970024234 A KR 19970024234A KR 100273649 B1 KR100273649 B1 KR 100273649B1
Authority
KR
South Korea
Prior art keywords
plate member
hole
bump forming
bump
crystalline
Prior art date
Application number
KR1019970024234A
Other languages
English (en)
Other versions
KR19980063333A (ko
Inventor
마사타까 미즈꼬시
이찌로 야마구찌
마사히로 요시까와
꼬끼 오타께
쥰이찌 까사이
Original Assignee
아끼구사 나오유끼
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쯔 가부시끼가이샤 filed Critical 아끼구사 나오유끼
Publication of KR19980063333A publication Critical patent/KR19980063333A/ko
Application granted granted Critical
Publication of KR100273649B1 publication Critical patent/KR100273649B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 범프형성용 판부재의 제조방법 및 범프형성용 판부재에 관한 것으로서, 결정성판에 이방성의 에칭 및 등방성의 에칭을 함에 의해서, 범프형성용 판부재의 구멍을 더욱 깊게 형성할 수 있고, 이에 따라 범프형성용 판부재를 사용하여, 전자부품에 미세한 피치로 배열됨과 동시에 충분히 크기를 갖는 범프를 형성하는 것을 목적으로 한다.
본 발명은 결정성판(10)에 마스크(14)를 형성하고, 상기 결정성판에 이방성의 에칭을 하여 상기 결정성판의 표면에 복수의 구멍(16)을 형성하고, 상기 이방성의 에칭을 행한 후에 상기 결정성판에 등방성의 에칭을 하여 상기 결정성판 표면의 구멍(16)을 더욱 깊게 하는 것을 특징으로 한다. 이 등방성의 에칭을 한 후에, 다시 이방성의 에칭 및 등방성의 에칭을 반복하여 행할 수 있다.

Description

범프형성용 판부재의 제조방법 및 범프형성방법
본 발명은 예컨대 반도체칩 등의 전자부품을 인쇄회로기판에 취부하기 위한 솔더범프(solder bump) 등의 범프를 소정의 패턴으로 형성하기 위한 범프형성용 판부재의 제조방법 및 범프 형성방법에 관한 것이다.
근래의 전자장치의 소형화 및 경량화에의 요구에 따라, IC나 LSI 등의 전자부품은, 반도체칩위에 소자가 고집적화되어, 그 입출력단자(단자전극)의 수가 수백단위까지도 미치게 되었다. 이와 같은 다단자의 전자부품을 회로기판상에 탑재하는 방법으로서, 전자부품의 표면에 솔더범프 등의 범프를 미리 형성해 두고, 그 범프를 회로기판상의 전극패드에 용착하는 방법이 알려져 있다.
종래, 전자부품의 표면에 범프를 미리 형성하는 방법으로서, 도금법, 증착법, 전사법 등이 알려져 있다. 도 23은, 종래의 범프전사법을 나타내고, 전자부품(2)의 표면에 범프형성용 판부재(1)를 사용하여 전자부품(2)에 솔더(solder)를 전사하는 것을 나타내고 있다. 전자부품(2)은 소정의 패턴으로 설치된 전극패드(3)를 갖고, 범프형성용 판부재(1)는 전극패드(3)와 같은 패턴으로 설치된 관통구멍(4)을 갖는다.
전사시에는, 전극패드(3)와 관통구멍(4)을 얼라인(aligne)시킨 상태로 범프형성용 판부재(1)를 전자부품(2) 위에 얹어, 스퀴지(squeegee)(5)에 의해 솔더페이스트(solder paste)(6)를 범프형성용 판부재(1)의 관통구멍(4)에 충전한다. 그리고나서, 범프형성용 판부재(1)를 전자부품(2)에 마주하여 들어올리면, 솔더페이스트(6)가 범프형성용 판부재(1)의 관통구멍(4)으로부터 빠져 전극패드(3)에 전사된다. 그리고, 이 전자부품(2)을 회로기판(도시하지 않음) 위에 얹어 가열하면, 전자부품(2)이 회로기판에 취부된다.
도 23의 전사법의 문제점은, 범프형성용 판부재(1)를 전자부품(2)에 마주하여 들어올리는 경우에, 솔더페이스트(6)가 범프형성용 판부재(1)의 관통구멍(4)의 벽면에 부착되어, 솔더페이스트(6)가 범퍼형성용 판부재(1)로부터 전자부품(2)에 전사되지 않는다는 것이다. 최근에는, 전자부품(2)의 핀배열이 미세피치화가 함에 따라, 범프형성용 판부재(1)의 관통구멍(4)의 단면적이 작아져, 솔더페이스트(6)가 패드형성용 판부재(1)의 관통구멍으로부터 빠지지 않게 된다.
도 22는, 일본 특개평 4-263433호 공보에 기재되어 있는 범프전사법을 나타낸 도면이다. 범프형성용 판부재(1)는 구멍(4a)을 갖고, 이 구멍(4a)은 도 23의 관통구멍(4)과 같은 형태의 패턴으로 형성된다. 단, 구멍(4a)은 관통구멍이 아니다. 도 22의 경우에도, 도 23의 경우와 동일하게, 스퀴지)(5, 도시하지 않음)에 의해 솔더페이스트(6)를 범프형성용 판부재(1)의 구멍(4a)에 충전한다. 그리고, 전자부품(2)을 범프형성용 판부재(1)에 중합시켜, 전자부품(2) 및 범프형성용 판부재(1)를 가열하면, 구멍(4a)내의 솔더페이스트(6)의 솔더성분이 둥글게 된 솔더보울(6a)로 되어 그 일부가 범프형성용 판부재(1)의 표면으로부터 돌출하고, 전자부품(2)을 범프형성용 판부재(1)로부터 분리하면 솔더보울(6a)이 범프형성용 판부재(1)로부터 전자부품(2)에 전사된다.
이 전사법에 의하면, 솔더페이스트(6)가 구멍(4a)으로부터 빠지지 않는 문제점은 없다. 그러나, 범프형성용 판부재(1)의 구멍(4a)이 그 꼭대기에서 바닥까지 대개 일정한 단면을 갖고 있으므로, 가열에 의해 형성된 솔더보울(6a)이 구멍(4a)의 벽에 접촉하고, 전자부품(2)을 범프형성용 판부재(1)에서 분리하는 경우에 솔더보울(6a)이 전자부품(2)으로부터 낙하하는 경우가 있다.
이 때문에, 구멍(4a)의 단면적을 크게 하고, 구멍(4a)의 깊이를 작게하여, 형성된 솔더보울(6a)이 구멍(4a)의 벽에 접촉되지 않도록 하는 것이 필요하다. 그러면, 구멍(4a)사이의 피치를 크게할 수 밖에 없어, 전자부품(2)의 핀배열의 미세피치화에 대응할 수 없게 된다. 또한, 범프형성용 판부재(1)를 스테인레스강이나 유리판 등을 사용하여 만드는 경우, 스테인레스강이나 글래스판에 구멍의 가공이나 에칭을 행하여 구멍(4a)을 형성할 수 있다. 그러나, 미소한 구멍(4a)을 일정한 형상으로 소정의 피치배열로 형성하는 것은 곤란하다.
도 21은, 또 다른 범프전사법의 예를 나타낸 도면이다. 범프형성용 판부재(1)는 구멍(4b)을 갖고, 이 구멍(4b)은 도 22의 구멍(4a)과 동일형태의 패턴으로 형성된다. 따라서, 이 경우에도, 스퀴지(도시하지 않음)에 의해 솔더페이스트(6)를 범프형성용 판부재(1)의 구멍(4b)에 충전하고, 가열하여 솔더볼(6a)을 형성하고, 이 솔더보울(6a)이 범프형성용 판부재(1)로부터 전자부품(2)(도시하지 않음)에 전사된다.
도 21에 나타낸 범프형성용 판부재(1)는, 실리콘 등의 결정성판으로 만들어 진다. 구멍(4b)은 결정성판에 이방성의 에칭을 행하여 형성된다. 이 구성에 의하면, 일정한 형상으로 소정 피치배열의 구멍(4b)을 갖는 범프형성용 판부재(1)를 얻을 수 있고, 이 범프형성용 판부재(1)를 사용하여 전자부품(2)에 미세한 피치로 배열된 범프를 형성할 수 있다.
더욱이, 도 21의 범프형성용 판부재(1)의 구멍(4b)의 형상은, 그 상단부가 넓고, 저부가 협소한 삼각형의 단면형상으로 되어 있기 때문에, 솔더보울(6a)을 범프형성용 판부재(1)로부터 전자부품(2)에 전사하는 경우에, 솔더보울(6a)이 구멍(4b)으로부터 용이하게 빠질 수 있고, 구멍(4b)의 벽면에 부착하지 않는다.
결정성판에 이방성의 에칭을 행하여 구멍(4b)을 형성하면, 구멍(4b)을 일정의 미소한 형상에 일정의 미소한 피치로 형성할 수가 있지만, 최종적인 구멍(4b)의 형상에 있어서, 구멍(4b)의 내면이 일정의 경사면으로 되고, 마스크(7)의 개구부(구멍(4b)의 가장자리부)의 치수(L)에 대하여 구멍(4b)의 깊이(D)가 결정된다. 전자부품(2)의 핀배열의 피치가 작아지면, 구멍(4b)의 가장자리부의 치수(L)가 작아지고, 구멍(4b)의 깊이(D)는 점점 더 작아 진다. 그 결과, 형성된 솔더보울(6a)이 작아진다.
더욱이, 상기 구멍(4b)을 갖는 범프형성용 판부재(1)는, 매우 얇은 결정성의 판으로 만들어지는 것이어서, 비교적으로 파손되기 쉽다. 그러나, 종래에는, 금속으로 범프형성용 판부재(1)를 만들면, 미소한 구멍(4b)을 미소한 피치로 형성하는 것이 불가능하였다. 그러나, 가격 및 내구성면에서, 금속으로 만듦과 동시에 미소한 피치로 배치된 구멍(4b)을 갖는 범프형성용 판부재(1)가 요구되었다.
본 발명의 목적은, 결정성판에 이방성의 에칭을 행함으로써, 구멍을 갖는 범프형성용 판부재를 제조하는 방법에 있어서, 범프형성용 판부재의 구멍을 보다 깊게 형성할 수 있고, 따라서 범프형성용 판부재를 사용하여, 전자부품에 미세한 피치로 배열함과 동시에 충분한 크기를 갖는 범프를 형성할 수 있도록 하는, 범프형성용 판부재의 제조방법을 제공하는 것이다.
도 1은 본 발명의 실시예의 범프형성용 판부재를 제조하는 제조방법의 이방성 에칭공정을 나타낸 도면.
도 2는 도 1의 이방성 에칭공정 후에 등방성의 에칭을 행하는 공정을 나타낸 도면.
도 3은 도 2의 등방성 에칭공정 후에 이방성의 에칭과 등방성의 에칭을 행하는 공정을 나타낸 도면.
도 4는 도 3의 이방성의 에칭과 등방성의 에칭을 행하는 공정에 있어서 결정성판의 구멍의 중심부근의 선단에 다시 부리형상의 가늘고 깊은 구멍을 형성하는 것을 나타낸 도면.
도 5는 이방성의 에칭을 행한 결정성판의 평면도.
도 6은 도 5의 결정성판의 단면도.
도 7은 이방성의 에칭을 행한 결정성판의 다른 예의 평면도.
도 8은 도 7의 결정성판의 도해적 사시도.
도 9는 범프형성용 판부재의 사용예를 나타내고, 범프형성용 판부재의 구멍에 솔더페이스트를 충전하는 공정을 나타낸 도면.
도 10은 도 9의 범프형성용 판부재와 전극패드를 갖는 전자부품을 중합시킨 솔더를 전사하는 공정을 나타낸 도면.
도 11은 솔더보울이 전사된 전자부품을 나타낸 도면.
도 12는 범프형성용 판부재의 다른 사용예를 나타내고, 범프형성용 판부재의 구멍에 솔더페이스트를 충전하는 공정을 나타낸 도면.
도 13은 도 12의 범프형성용 판부재를 가열하여 솔더보울을 형성하는 공정을 나타낸 도면.
도 14는 도 13의 범프형성용 판부재와 전극패드를 갖는 전자부품을 중합시켜 솔더를 전사하는 공정을 나타낸 도면.
도 15는 솔더보울이 전사된 전자부품을 나타낸 도면.
도 16은 도 2 내지 도 4의 실리콘기판을 사용하여 금속의 범프형성용 판부재를 만드는 예를 나타내고, 복사물을 만드는 공정을 나타낸 도면.
도 17은 도 16의 복사물을 사용하여 금속의 범프형성용 판부재를 만드는 공정을 나타낸 도면.
도 18은 금속의 범프형성용 판부재를 나타낸 도면.
도 19는 금속의 범프형성용 판부재의 구멍의 가장자리부와는 반대측의 표면을 연삭하는 공정을 나타낸 도면.
도 20은 깊은 구멍을 갖는 범프형성용 판부재를 나타낸 도면.
도 21은 종래의 실리콘기판으로 된 범프형성용 판부재를 나타낸 도면.
도 22는 종래의 일정한 형태의 단면의 구멍을 갖는 범프형성용 판부재를 나타낸 도면.
도 23은 종래의 일정한 형태의 단면의 관통구멍을 갖는 범프형성용 판부재에 솔더페이스트를 전자부품에 전사하는 공정을 나타낸 도면.
*도면의 주요 부분에 대한 부호의 설명*
10:실리콘기판14:마스크
16:구멍18:부리형상의 가늘고 깊은 구멍
20:범프형성용 판부재32:전자부품
34:전극패드40:복제물
42:금속의 범프형성용 판부재46:구멍
본 발명에 의한 범프형성용 판부재의 제조방법은, 결정성판에 마스크를 형성하고, 상기 결정성판에 이방성의 에칭을 행하여 상기 결정성판의 표면에 복수의 구멍을 형성하고, 상기 이방성의 에칭을 행한 후에 상기 결정성판에 등방성의 에칭을 행하여 상기 결정성판의 표면의 구멍을 더욱 깊게 하는 것을 특징으로 하는 것이다.
이 방법에 의하면, 결정성판에 이방성의 에칭을 행하여, 일정한 형상을 갖는 미소한 피치로 배열된 구멍을 갖는 범프형성용 판부재를 제조할 수 있고, 또한, 다시 이방성의 에칭을 행한 후에 등방성의 에칭을 행함으로써, 상기 특징을 유지하면서 구멍을 더욱 깊게 할 수 있다.
바람직하게는, 상기 등방성의 에칭을 행한 후에, 이방성의 에칭 및 등방성의 에칭을 행한다. 그에 따라, 구멍을 좀더 깊게 할 수 있다.
바람직하게는, 상기 결정성판의 구멍 선단에 부리형상의 가늘고 깊은 구멍을 형성한다.
바람직하게는, 상기 결정성판의 구멍의 가장자리부가 있는 표면과는 반대측 표면을 연삭하고, 상기 구멍 선단을 상기 반대측의 표면에 노출하도록 한다. 이에 의해서, 범프형성용 판부재를 사용하여 범프를 형성할 때에, 반대측의 표면에 노출되는 구멍 선단이 가스가 빠지는 구멍으로 작용한다.
더욱이, 본 발명에 따른 범프형성용 판부재의 제조방법은, 결정성판의 표면에 마스크를 형성하고, 상기 결정성판에 이방성의 에칭을 행하여 상기 결정성판의 표면에 복수의 구멍을 형성하고, 상기 결정성판을 형으로 하여 복제물을 작성하고, 상기 복제물을 형으로 하여 상기 구멍과 같은 형태의 구멍을 갖는 금속의 범프형성용 판부재를 형성하는 것을 특징으로 한다. 이 방법에 의하면, 결정성판에 이방성의 에칭을 행하여 상기 결정성판의 표면에 복수의 구멍을 형성한 경우와 같은 형태의 구멍을 갖는 금속성의 범프형성용 판부재를 얻을 수 있다.
바람직하게는, 상기 이방성의 에칭을 행한 후에 금속의 범프형성용 판부재를 형성하기 전에, 상기 결정성판에 등방성의 에칭을 행하여 상기 결정성판 표면의 구멍을 더욱 깊게 한다.
바람직하게는, 상기 등방성의 에칭을 행한 후에 금속의 범프형성용 판부재를 형성하기 전에, 이방성의 에칭 및 등방성의 에칭을 행한다.
바람직하게는, 상기 금속의 범프형성용 판부재를 형성한 후에, 상기 금속의 범프형성용 판부재의 표면을 연삭하고, 상기 구멍 선단을 반대측의 표면에 노출하도록 하였다.
바람직하게는, 상기 결정성판을 형으로 하여 복제물을 작성하는 공정에 있어서, 상기 복제물은 상기 결정성판의 표면에 도금을 하는 공정으로 이루어지고, 상기 복제물은 도금층으로 된다.
바람직하게는, 상기 복제물을 형으로 하여 상기 금속의 범프형성용 판부재를 형성하는 공정에 있어서, 상기 금속의 범프형성용 판부재는 상기 복제물의 표면에 도금을 하는 공정으로 되고, 상기 금속의 범프형성용 판부재는 도금층으로 된다.
더욱이, 상기 제조방법에 의하여 제조된 본 발명의 금속제의 범프형성용 판부재는, 사각추형 형상의 복수의 구멍을 갖는 것을 특징으로 한다.
더욱이, 상기 제조방법에 의해 제조된 본 발명의 금속제의 범프형성용 판부재는, 사각형 형상의 가장자리부를, 직선형태의 최심부의 양측에 경사면이 연장된 쐐기형의 저부를 갖는 형상의 복수의 구멍을 갖는 것을 특징으로 하는 것이다.
이렇게 하여 제조된 범프형성용 판부재를 이용하여 범프를 형성하는 방법은, 상기 범프형성용 판부재의 구멍에 솔더페이스트를 충전하고, 상기 솔더페이스트를 가열하여 형성한 솔더보울(solder ball)을 회로기판 등의 전기부재에 전사하는 것을 특징으로 한다.
도 1 내지 도 4는 본 발명의 제1실시예의 범프형성용 판부재의 제조방법을 나타낸 도면이다.
도 1에 있어서는, 결정성판인 실리콘기판(10)을 준비하고, 실리콘기판(10)의 표면(12)에 마스크(14)를 설치한다. 마스크(14)는 실리콘기판(10)의 표면(12)에 형성된 산화막(SiO2)이나 질화막(SiN) 등으로 되고, 포토리소그래피 프로세스(photorithography process)에 의해 개구부를 갖는 마스크를 형성한다. 즉, 예를 들면, 산화막 위에 레지스트를 도포하고, 마스크의 개구부에 상당하는 산화막 부분의 레지스트를 노광하여 제거하고, 다음에 HF로 마스크의 개구부에 상당하는 산화막 부분을 제거하고, 그 다음에 레지스트의 나머지를 세척하여 제거한다.
다음에, 마스크(14)를 한 상태로 실리콘기판(10)에 KOH로 이방성의 에칭을 행하여, 실리콘기판(10)의 표면에 복수의 구멍(16)을 형성한다.
다음에, 도 2에 나타낸 바와 같이, 마스크(14)를 한 상태로 실리콘기판(10)에 HF와 초산의 혼합액으로 등방성의 에칭을 하여, 실리콘기판(10)의 표면의 구멍(16)을 더욱 깊게 한다. 도 1의 상태에서 다시 이방성의 에칭을 계속하여도 구멍(16)은 크게 되지 않지만, 도 2에 나타내 바와 같이 등방성의 에칭을 행하면 구멍(16)이 더욱 크고 깊게 된다. 또한, 등방성의 에칭은 실리콘기판(10)의 마스크(14)의 아래부분으로도 확대된다.
이렇게 해서, 깊게 된 구멍(16)을 갖는 실리콘기판(10)을 범프형성용 판부재(20)로서 사용할 수 있다.
실리콘기판(10)의 구멍(16)을 더욱 깊게 하는 경우에는, 도 2의 등방성 에칭을 행한 후에, 도 3에 나타낸 바와 같이, 다시 이방성의 에칭 및 등방성의 에칭을 행한다. 이에 의해, 구멍(16)은 더욱 깊게 된다. 이방성의 에칭 및 등방성의 에칭을 재차 반복할 수 있다. 그에 의해, 에칭이 실리콘기판(10)의 마스크(14)의 아래부분에 확대되는 것을 최소로 하면서, 구멍(16)이 더욱 깊게 되도록 한다.
더욱이, 도 4에 나타낸 바와 같이, 이방성의 에칭 및 등방성의 에칭을 반복함으로써, 실리콘기판(10)의 구멍(16)의 중심부근의 선단에 부리형상의 가늘고 깊은 구멍(18)을 형성한다. 가늘고 깊은 구멍(18)은 실리콘기판(10)의 표면(12)과는 반대측의 표면(22)에 개구하도록 하여도 좋다. 다만, 가늘고 깊은 구멍(18)은 반대측의 표면(22)에 개구하지 않아도 좋다.
더구나, CF4나 CHF3를 사용한 이방성의 드라이에칭(dry etching)의 경우의 구멍(16)의 깊이는, KOH를 사용한 이방성의 웨트에칭(wet etching)의 경우의 구멍(16)의 깊이보다도 다소 깊게 된다. 따라서, 등방성의 에칭후에, 이방성의 드라이에칭을 행하면, 가늘고 깊은 구멍(18)이 가능하다(도면에는 과장되게 나타내져 있다). 또한, 이방성의 웨트에칭 및 드라이에칭과, 등방성의 에칭을 조합하여 이용할 수도 있다.
이렇게 해서, 도 3의 실리콘기판(10) 및 도 4의 실리콘기판(10)을 범프형성용부재(20)로써 사용할 수도 있다.
또한, 도 3 및 도 4에 있어서, 실리콘기판(10)의 구멍(16)의 가장자리부가 있는 표면(12)과는 반대측의 표면(22)을 연삭하고, 연삭후의 표면이 24로 나타낸 부위로 되어, 구멍(16)의 선단이 반대측의 표면(24)에 노출되도록 한다. 이와 같이 함으로써, 범프형성용 판부재(20)를 사용하는 경우에, 구멍(16)의 선단이, 가스를 빼는 구멍으로 작용한다. 도 2의 실리콘기판(10)의 반대측의 표면(22)을 같은 형태로 연삭하여도 좋다.
도 5 및 도 6은, 도 1의 공정에 있어서, 실리콘기판(10)의 표면(12)을 <100>의 결정면으로 한 경우의 구멍(16)의 형상을 나타낸 도면이다. 이 경우, 구멍(16)은 사각추상의 형상으로 된다. 그리고, 이 사각추상의 형상의 구멍(16)은, 다시 등방성의 에칭 및 이방성의 에칭을 반복하여도, 전체적으로 둥근 모양을 가지면서 사각추형상을 유지하고, 깊게 된다.
도 7 및 도 8은, 도 1의 공정에 있어서, 실리콘기판(10)의 표면(12)을 <110>의 결정면으로 한 경우의 구멍(16)의 형상을 나타낸 도면이다. 이 경우, 구멍(16)의 가장자리부는 사각형상이며, 또한, 구멍(16)은 직선형상의 최심부(16a)의 양측에 경사(16b,16c)가 연장된 쐐기형의 저부를 갖는 형상을 하고 있다. 사각형의 가장자리부의 대각선상에 있는 두 각으로부터 직선상의 최심부(16)의 각 단부에 수직으로, 변(16d)이 연장된다. 그리고, 이 구멍(16)도, 다시 등방성의 에칭 및 이방성의 에칭을 반복하여도, 전체적으로 둥근 모양을 가지면서 원래의 형상을 유지하고, 깊게 된다.
도 9 내지 도 11은, 도 2 내지 도4의 범프형성용 판부재(20)를 사용하여 솔더범프(solder bump)를 형성하는 예를 나타내고 있다. 도 9에 나타낸 바와 같이, 스퀴지(26)를 사용하여 솔더페이스트(28)를 범프형성용 판부재(20)의 표면(12)의 구멍(16)에 충전한다. 구멍(16)은 단순화한 형상으로 나타내져 있고, 동시에 구멍(16)의 선단을 범프형성용 판부재(20)의 반대측의 표면(22,24)에 개구하도록 형성되어 있다. 솔더페이스트(28)의 충전시에는, 범프형성용 판부재(20)의 반대측의 표면(22)에 지지판(30)이 겹쳐서 사용되고, 솔더페이스트(28)가 구멍(16)의 선단으로부터 유출되지 않도록 되어 있다.
구멍(16)사이의 피치는 예를 들면 200㎛이고, 구멍(16)의 가장자리부의 한변의 길이는 180㎛이다. 이에 대하여, 구멍(16)의 깊이(이 경우에는 연삭후의 실리콘기판(10)의 두께)는 예를 들면 0.2mm이다. 사용할 때에는, 실리콘기판(10)의 마스크(14)는 제거된다. 솔더페이스트(28)는, 솔더크림에 솔더입자를 혼합한 것이고, 솔더입자의 크기는, 예를 들면 직경이 15~20㎛이다. 구멍(16)의 선단의 개구부의 크기는, 예를 들면 30㎛이다.
도 10에 있어서는, 범프형성용 판부재(20)와 실리콘칩 등의 전자부품(32)을 겹치게 하고, 범프형성용 판부재(20)의 구멍(16)과 전자부품(32)의 전극패드(34)를 얼라인시킨다. 그리고나서, 범프형성용 판부재(20) 및 전자부품(32)을 솔더의 융점보다도 30℃정도 높은 온도까지 가열하고, 솔더페이스트(28)중의 솔더를 녹여 범프형성용 판부재(20)로부터 전자부품(32)에 전사한다.
범프형성용 판부재(20)를 가열하면, 구멍(16)중에 있는 솔더페이스트(28)중의 솔더가 녹아서, 표면장력에 의해 둥글게 되어, 도 11에 나타낸 바와 같이 솔더보울(36)로 되고, 솔더보울(36)이 전자부품(32)의 전극패드(34)에 부착한다. 또한, 범프형성용 판부재(20)를 가열하면, 솔더페이스트(28)중의 휘발성분이 가스로 되어 날아간다. 날아간 가스는 구멍(16)의 선단의 개구부로 부터 빠져나간다. 한편, 구멍(16)의 선단이 개구되지 않으면, 가스는 배출구가 없기 때문에, 범프형성용 판부재(20)와 전자부품(32)의 사이로부터 빠져나가게 되어, 전자부품(32)이 범프형성용 판부재(20)로부터 부유하여, 페이스트와 전극패드가 떨어진다.
도 11에 나타낸 바와 같이, 전자부품(32)을 범프형성용 판부재(20)로부터 분리하면, 솔더보울(36)이 전자부품(32)의 전극패드(34)에 부착하여 범프로 된다.
도 12 내지 도 15는, 도 2 내지 도 4의 범프형성용 판부재(20)를 사용하여 솔더범프를 형성하는 다른 예를 나타내고 있다. 도 12에 나타낸 바와 같이, 스퀴지(26)를 사용하여 솔더페이스트(28)를 범프형성용 판부재(20)의 표면의 구멍(16)에 충전한다. 솔더페이스트(28)의 충전시에는, 범프형성용 판부재(20)의 반대측의 표면(22)에 지지판(30)이 재차 사용되어, 솔더페이스트(28)가 구멍(16)의 선단으로부터 유출되지 않도록 되어 있다.
도 13에 있어서는, 범프형성용 판부재(20)를 가열하면, 구멍(16)중에 있던 솔더페이스트(28)중의 솔더가 녹아서, 표면장력에 의해 둥글게 되어, 솔더보울(36)로 된다. 이 경우에는, 구멍(16)의 선단은 반드시 개구하고 있을 필요는 없다.
도 14에 있어서는, 범프형성용 판부재(20)와 실리콘칩 등의 전자부품(32)을 겹치게 하고, 범프형성용 판부재(20)의 구멍(16)의 솔더보울(36)과 전자부품(32)의 전극패드(34)와 얼라인 시킨다. 펌프의 전사압력은 예를 들면 5∼10g/범프 정도로 한다. 그리고나서, 범프형성용 판부재(20) 및 전자부품(32)을 솔더의 융점보다도 30℃정도 높은 온도까지 가열하고, 솔더보울(36)을 범프형성용 판부재(20)로부터 전자부품(32)에 전사한다. 도 15에 나타낸 바와 같이, 전자부품(32)을 범프형성용 판부재(20)로부터 분리하면, 솔더보울(36)이 전자부품(32)의 전극패드(34)에 부착된 범프로 된다.
도 16 내지 도 19는, 도 2 내지 도 4의 실리콘기판(10)을 범프형성용 판부재(20)로서 사용하지 않고, 금속의 범프형성용 판부재를 만들기 위한 원형으로서 사용하는 예를 나타내고 있다. 도 2 내지 도 4의 실리콘기판(10)은, 도 1에 나타낸 바와 같이, 결정성판인 실리콘기판(10)에 마스크(14)를 형성하여, 이방성의 에칭을 행한 실리콘기판(10)의 표면에 복수의 구멍(16)을 형성하여 된 것이다. 또한, 이방성의 에칭을 행한 후에 등방성의 에칭을 행하고, 다시, 이방성의 에칭 및 등방성의 에칭을 반복하여 행한 것이어도 좋다. 구멍(16)은 관통구멍이어도, 막힌 구멍이어도 좋다.
도 16에 있어서는, 실리콘기판(10)을 도시하지 않은 도금조 중에 삽입하고, 실리콘기판(10)을 하나의 전극으로 하여, 실리콘기판(10)에 니켈 또는 42합금을 도금한다. 이렇게 해서, 구멍(16)을 갖는 실리콘기판(10)과 보완적인 형상의 복제물(40)이 실리콘기판(10)의 위에 형성된다. 복제물(40)은 예를 들면 100μm정도의 두께의 니켈 또는 42합금의 층으로 된다.
도 17에 있어서는, 복제물(40)을 실리콘기판(10)으로부터 떼어낸 후, 복제물(40)을 금속의 범프형성용 판부재(42)를 만들기 위한 형으로서 사용한다. 복제물(40)을 도시하지 않은 도금탱크에 투입하고, 복제물(40)을 하나의 전극으로 하여, 복제물(40)에 니켈 또는 42얼로이를 도금한다. 이렇게 해서, 복제물(40)과 보완적인 형상의 금속의 범프형성용 판부재(42)가 복제물(40)위에 형성된다.
도 18에 있어서는, 금속의 범프형성용 판부재(42)를 복제물(40)로부터 떼어낸다. 금속의 범프형성용 판부재(42)는 실리콘기판(10)의 표면(12)과 같은 형태의 표면(44)을 갖는 표면에 솔더와 떨어지기 쉽게 하기 위한 크롬 도금을 행하고, 이 표면(44)에는 구멍(16)과 같은 형상의 구멍(46)이 형성되어 있다. 금속의 범프형성용 판부재(42)는 도 9 내지 도 15에 나타낸 실리콘기판으로 된 범프형성용 판부재(20)와 같은 형태로 하여 전자부품(32)에 솔더범프를 형성하기 위해 사용된다.
더욱이, 도 19에 있어서는, 금속의 범프형성용 판부재(42)를 형성한 후에, 금속의 범프형성용 판부재(42)의 구멍(46)의 가장자리부와는 반대측의 표면(48)을 연삭하고, 구멍(46)의 선단이 반대측의 표면(48)에 노출되는 것을 나타내고 있다. 이 경우, 금속의 범프형성용 판부재(42)가 얇고 부드러우므로, 금속의 범프형성용 판부재(42)에, 예를 들면 파라핀 등의 지지판(48)을 대고 있는 상태로 연삭을 한다. 이렇게 해서 만들어진 금속의 범프형성용 판부재(42)는, 비뚤어진 면에서의 범프형성이 가능함과 동시에 긴 수명을 제공한다.
이상 설명한 바와 같이, 본 발명에 의하면, 결정성판에 이방성의 에칭 및 등방성의 에칭을 행함으로써, 범프형성용 판부재의 구멍을 보다 깊게 형성할 수 있고, 따라서, 범프형성용 판부재를 사용하여, 전자부품에 미세한 피치로 배열됨과 동시에 충분한 크기를 갖는 범프를 형성할 수 있다. 또한, 일정한 형상으로 미소한 피치로 배열된 구멍을 갖는 금속의 범프형성용 판부재를 얻을 수 있다.

Claims (13)

  1. 결정성판에 마스크를 형성하고;
    상기 결정성판에 이방성 에칭을 행하여 상기 결정성판 표면에 복수의 구멍을 형성하고;
    상기 이방성 에칭을 행한 후에 상기 결정성판에 등방성 에칭을 행하여 상기 결정성판 표면의 구멍을 더욱 깊게 한 것을 특징으로 하는 범프형성용 판부재의 제조방법.
  2. 제 1항에 있어서,
    상기 등방성의 에칭을 행한 후에, 이방성의 에칭 및 등방성의 에칭을 행하는 것을 특징으로 하는 범프형성용 판부재의 제조방법.
  3. 제 1항에 있어서,
    상기 결정성판의 구멍 선단에 부리형상의 원래의 보다도 가는 구멍을 형성하는 것을 특징으로 하는 범프형성용 판부재의 제조방법.
  4. 제 1항 또는 제 2항에 있어서,
    상기 결정성 판의 구멍의 가장자리가 있는 표면과는 반대측의 표면을 연삭하고, 상기 구멍 선단을 상기 반대측의 표면에 노출하도록 한 것을 특징으로 하는 범프형성용 판부재의 제조방법.
  5. 결정성판의 표면에 마스크를 형성하고;
    상기 결정성판에 이방성의 에칭을 행하여 상기 결정성판 표면에 복수의 구멍을 형성하고;
    상기 결정성판을 형으로 하여 복제물을 작성하고;
    상기 복제물을 형으로 하여 상기 구멍과 같은 형태의 구멍을 갖는 금속의 범프형성용 판부재를 형성하는 것을 특징으로 하는 범프형성용 판부재의 제조방법.
  6. 제 5항에 있어서,
    상기 등방성의 에칭을 행한 후에 금속의 범프형성용 판부재를 형성하기 전에, 이방성의 에칭 및 등방성의 에칭을 행하는 것을 것을 특징으로 하는 범프형성용 판부재의 제조방법.
  7. 제 6항 내지 제 7항중 어느 한 항에 있어서,
    상기 금속의 범프형성용 판부재를 형성한 후에, 상기 금속의 범프형성용 판부재의 표면을 연삭하고, 상기 구멍 선단을 반대측의 표면에 노출하도록 한 것을 특징으로 하는 범프형성용 판부재의 제조방법.
  8. 제 5항에 있어서,
    상기 결정성판을 형으로 하여 복제물을 작성하는 공정에 있어서, 상기 복제물은 상기 결정성판의 표면에 도금을 하는 공정으로 되고, 상기 복제물은 도금층으로 되는 것을 특징으로 하는 범프형성용 판부재의 제조방법.
  9. 제 8항에 있어서,
    상기 복제물을 형으로 하여 상기 금속의 범프형성용 판부재를 형성하는 공정에 있어서, 상기 금속의 범프형성용 판부재는 상기 복제물의 표면에 도금을 하는 공정으로 되고, 상기 금속의 범프형성용 판부재는 도금층으로 되는 것을 특징으로 하는 범프형성용 판부재의 제조방법.
  10. 제 5항에 있어서,
    상기 금속제의 범프형성용 판부재는 사각추형 형상의 복수의 구멍을 갖는 것을 특징으로 하는 범프형성용 판부재의 제조방법.
  11. 제 5항에 있어서,
    상기 금속제의 범프형성용 판부재는 사각형 형상의 가장자리부와, 직선형태의 최심부의 양측에 경사면이 연장된 쐐기형의 저부를 갖는 형상의 복수의 구멍을 갖는 것을 특징으로 하는 범프형성용 판부재의 제조방법.
  12. 결정성판에 마스크를 형성하고, 상기 결정성판에 이방성의 에칭을 행하여 상기 결정성판 표면에 복수의 구멍을 형성하고, 상기 이방성의 에칭을 행한후에 상기 결정성판에 등방성의 에칭을 행하여 상기 결정성판 표면의 구멍을 더욱 깊게 함으로써 제조된 범프형성용 판부재를 사용하여 범프를 형성하는 방법에 있어서,
    상기 범프형성용 판부재의 구멍에 솔더페이스트를 충전하고, 상기 솔더페이스트를 가열하여 형성한 솔더보울을 전기부재에 전사하는 것을 특징으로 하는 범프형성방법.
  13. 결정성판의 표면에 마스크를 형성하고, 상기 결정성판에 이방성의 에칭을 행하여 상기 결정성판 표면에 복수의 구멍을 형성하고, 상기 결정성판을 형으로 하여 복제물을 작성하고, 상기 복제물을 형으로 하여 상기 구멍과 같은 형태의 구멍을 갖는 금속의 범프형성용 판부재를 형성함으로써 제조되는 범프형성용 판부재를 사용하여 범프를 형성하는 방법에 있어서,
    상기 범프형성용 판부재의 구멍에 솔더페이스트를 충전하고, 상기 솔더페이스트를 가열하여 형성한 솔더보울을 전기부재에 전사하는 것을 특징으로 하는 범프형성방법.
KR1019970024234A 1996-12-02 1997-06-12 범프형성용판부재의제조방법및범프형성방법 KR100273649B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8321628A JPH10163211A (ja) 1996-12-02 1996-12-02 バンプ形成用板部材の製造方法及びバンプ形成方法
JP321628 1996-12-02

Publications (2)

Publication Number Publication Date
KR19980063333A KR19980063333A (ko) 1998-10-07
KR100273649B1 true KR100273649B1 (ko) 2001-01-15

Family

ID=18134637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970024234A KR100273649B1 (ko) 1996-12-02 1997-06-12 범프형성용판부재의제조방법및범프형성방법

Country Status (3)

Country Link
US (1) US6090301A (ko)
JP (1) JPH10163211A (ko)
KR (1) KR100273649B1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528346B2 (en) * 1994-01-20 2003-03-04 Fujitsu Limited Bump-forming method using two plates and electronic device
US5984164A (en) * 1997-10-31 1999-11-16 Micron Technology, Inc. Method of using an electrically conductive elevation shaping tool
JP3080047B2 (ja) 1997-11-07 2000-08-21 日本電気株式会社 バンプ構造体及びバンプ構造体形成方法
JP3938253B2 (ja) 1997-12-26 2007-06-27 日本板硝子株式会社 樹脂正立等倍レンズアレイおよびその製造方法
US6105852A (en) * 1998-02-05 2000-08-22 International Business Machines Corporation Etched glass solder bump transfer for flip chip integrated circuit devices
JP3239335B2 (ja) * 1999-08-18 2001-12-17 インターナショナル・ビジネス・マシーンズ・コーポレーション 電気的接続用構造体の形成方法およびはんだ転写用基板
US6484927B1 (en) * 1999-11-05 2002-11-26 Delaware Capital Formation Corporation Method and apparatus for balling and assembling ball grid array and chip scale array packages
DE10004647C1 (de) * 2000-02-03 2001-07-26 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelementes mit einem Multichipmodul und einem Silizium-Trägersubstrat
US6386435B1 (en) * 2000-08-11 2002-05-14 Emc Corporation Systems and methods for distributing solder paste using a tool having a solder paste aperture with a non-circular cross-sectional shape
US6581640B1 (en) * 2000-08-16 2003-06-24 Kelsey-Hayes Company Laminated manifold for microvalve
US6495053B1 (en) * 2000-08-30 2002-12-17 Visteon Global Tech, Inc. Electrical circuit board and a method for making the same
DE10143283C1 (de) * 2001-09-04 2002-12-12 Infineon Technologies Ag Verfahren zur Herstellung eines Grabenkondensators für einen Halbleiterspeicher
JP3639272B2 (ja) * 2002-08-30 2005-04-20 株式会社東芝 半導体装置、半導体装置の製造方法
US7084353B1 (en) 2002-12-11 2006-08-01 Emc Corporation Techniques for mounting a circuit board component to a circuit board
JP4094982B2 (ja) 2003-04-15 2008-06-04 ハリマ化成株式会社 はんだ析出方法およびはんだバンプ形成方法
US20080164609A1 (en) * 2007-01-08 2008-07-10 International Business Machines Corporation Injection molded solder ball method
US8148255B2 (en) * 2007-09-18 2012-04-03 International Business Machines Corporation Techniques for forming solder bump interconnects
US8132775B2 (en) * 2008-04-29 2012-03-13 International Business Machines Corporation Solder mold plates used in packaging process and method of manufacturing solder mold plates
US8561880B2 (en) 2012-02-11 2013-10-22 International Business Machines Corporation Forming metal preforms and metal balls
US8408448B1 (en) 2012-02-11 2013-04-02 International Business Machines Corporation Forming constant diameter spherical metal balls
US8875978B2 (en) 2012-02-11 2014-11-04 International Business Machines Corporation Forming constant diameter spherical metal balls
US8523046B1 (en) 2012-10-18 2013-09-03 International Business Machines Corporation Forming an array of metal balls or shapes on a substrate
TW201508848A (zh) * 2013-08-23 2015-03-01 Chipmos Technologies Inc 一種植球裝置及其植球方法
JP6225193B2 (ja) * 2013-10-08 2017-11-01 リンテック株式会社 電子部品実装体の製造方法
US20190275600A1 (en) * 2018-03-07 2019-09-12 Powertech Technology Inc. Flux transfer tool and flux transfer method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960009245A (ko) * 1994-08-08 1996-03-22 양승택 광통신 소자의 플립-칩 본딩방법 및 그를 사용한 패키징방법
KR960039233A (ko) * 1995-04-19 1996-11-21 구자홍 솔더범프 형성방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3423823A (en) * 1965-10-18 1969-01-28 Hewlett Packard Co Method for making thin diaphragms
DE3371734D1 (en) * 1983-02-23 1987-06-25 Ibm Deutschland Process for the production of metallic layers adhering to plastic supports
US4867839A (en) * 1987-09-04 1989-09-19 Shinko Electric Industries Co., Ltd. Process for forming a circuit substrate
US4902377A (en) * 1989-05-23 1990-02-20 Motorola, Inc. Sloped contact etch process
US5164336A (en) * 1989-09-11 1992-11-17 Nippon Steel Corporation Method of connecting tab tape to semiconductor chip, and bump sheet and bumped tape used in the method
US5145552A (en) * 1989-12-21 1992-09-08 Canon Kabushiki Kaisha Process for preparing electrical connecting member
JPH04263433A (ja) * 1991-02-19 1992-09-18 Matsushita Electric Ind Co Ltd 電気的接続接点の形成方法および電子部品の実装方法
DE69232606T2 (de) * 1991-02-25 2004-08-05 Canon K.K. Elektrischer Verbindungskörper und Herstellungsverfahren dafür
US5308415A (en) * 1992-12-31 1994-05-03 Chartered Semiconductor Manufacturing Pte Ltd. Enhancing step coverage by creating a tapered profile through three dimensional resist pull back
US5390412A (en) * 1993-04-08 1995-02-21 Gregoire; George D. Method for making printed circuit boards
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US5860585A (en) * 1996-05-31 1999-01-19 Motorola, Inc. Substrate for transferring bumps and method of use
JP3292068B2 (ja) * 1996-11-11 2002-06-17 富士通株式会社 金属バンプの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960009245A (ko) * 1994-08-08 1996-03-22 양승택 광통신 소자의 플립-칩 본딩방법 및 그를 사용한 패키징방법
KR960039233A (ko) * 1995-04-19 1996-11-21 구자홍 솔더범프 형성방법

Also Published As

Publication number Publication date
US6090301A (en) 2000-07-18
KR19980063333A (ko) 1998-10-07
JPH10163211A (ja) 1998-06-19

Similar Documents

Publication Publication Date Title
KR100273649B1 (ko) 범프형성용판부재의제조방법및범프형성방법
US6400169B1 (en) Test socket with interposer for testing semiconductor components having contact balls
US6651325B2 (en) Method for forming cantilever beam probe card and probe card formed
KR100455404B1 (ko) 반도체장치 및 그 제조방법
CN100375255C (zh) 半导体装置及其制造方法
US7692434B2 (en) Probe and method for fabricating the same
KR19990037422A (ko) 프로브 카드 및 프로브 카드의 제조방법
KR100381111B1 (ko) Ｂｇａ패키지를 이용한 반도체장치 및 그 제조방법
US6369600B2 (en) Test carrier for testing semiconductor components including interconnect with support members for preventing component flexure
US7560374B2 (en) Mold for forming conductive bump, method of fabricating the mold, and method of forming bump on wafer using the mold
JP2850901B2 (ja) ボール配列治具及びその製造方法
US6819127B1 (en) Method for testing semiconductor components using interposer
US6332267B1 (en) Process of manufacturing a removably interlockable assembly
US7390732B1 (en) Method for producing a semiconductor device with pyramidal bump electrodes bonded onto pad electrodes arranged on a semiconductor chip
KR100455499B1 (ko) 반도체 장치를 검사하기 위한 프로브 및 그 제조 방법
JP2001116796A (ja) Ｉｃデバイスを電気的にテストする方法
US7685704B2 (en) Method for manufacturing bump of probe card
KR100636780B1 (ko) 글래스 기판을 이용한 패키징 제조방법 및 그 방법으로제조된 패키징 기판
KR101301737B1 (ko) 프로브 카드 제조 방법
KR101301738B1 (ko) 프로브 카드 제조 방법 및 그에 의한 프로브 카드
JP4364383B2 (ja) 半田バンプの製造方法
US9832887B2 (en) Micro mechanical anchor for 3D architecture
JP2007309817A (ja) 相互接続部材の製造方法
KR101301739B1 (ko) 프로브 카드 제조 방법
KR100744150B1 (ko) 반도체 패키지용 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030825

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee