KR100273118B1 - 반도체소자의금속배선형성방법 - Google Patents

반도체소자의금속배선형성방법 Download PDF

Info

Publication number
KR100273118B1
KR100273118B1 KR1019980013891A KR19980013891A KR100273118B1 KR 100273118 B1 KR100273118 B1 KR 100273118B1 KR 1019980013891 A KR1019980013891 A KR 1019980013891A KR 19980013891 A KR19980013891 A KR 19980013891A KR 100273118 B1 KR100273118 B1 KR 100273118B1
Authority
KR
South Korea
Prior art keywords
film
arc
metal
mask
etched
Prior art date
Application number
KR1019980013891A
Other languages
English (en)
Other versions
KR19990080550A (ko
Inventor
윤동현
하용해
Original Assignee
김충환
주식회사케이이씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김충환, 주식회사케이이씨 filed Critical 김충환
Priority to KR1019980013891A priority Critical patent/KR100273118B1/ko
Publication of KR19990080550A publication Critical patent/KR19990080550A/ko
Application granted granted Critical
Publication of KR100273118B1 publication Critical patent/KR100273118B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

본 발명에 의한 반도체 소자의 금속 배선 형성방법은, 반도체 기판 상에 금속막과 ARC막을 순차적으로 형성하는 공정과; 상기 ARC막 상의 소정 부분에 감광막 패턴을 형성하는 공정과; 상기 감광막 패턴을 마스크로 이용하여 상기 ARC막과 상기 금속막을 식각하여, 상측부에 ARC막이 구비된 금속 배선을 형성하는 공정과; 상기 감광막 패턴을 마스크로 이용한 습식식각 공정으로 상기 ARC막의 양 측벽을 소정 부분 등방성 식각하고, 상기 감광막 패턴을 제거하는 공정; 및 식각처리된 상기 ARC막을 마스크로 이용한 습식식각 공정으로 상기 금속 배선의 양 측벽 상단부를 소정 부분 등방성 식각하고, 상기 ARC막을 제거하는 공정으로 이루어져, 감광막 패턴 형성시나 혹은 배선 라인 형성시에 별도의 까다로운 공정 변수 제어가 요구되지 않으므로, 식각 공정의 어려움없이도 배선 라인의 스텝 커버리지를 용이하게 개선할 수 있게 된다.

Description

반도체 소자의 금속 배선 형성방법
본 발명은 반도체 소자의 금속 배선 형성방법에 관한 것으로, 보다 상세하게는 공정 진행상의 어려움없이도 배선 라인의 스텝 커버리지(step coverage)를 용이하게 개선할 수 있도록 한 반도체 소자의 금속 배선 형성방법에 관한 것이다.
반도체 소자의 금속 배선으로는 낮은 콘택 저항 및 공정 진행의 용이성으로 인해 주로, 알루미늄이나 알루미늄 합금이 사용되고 있으며, 이를 이용하여 배선을 형성할 경우에는 통상, 스텝 커버리지 개선을 위하여 금속 배선의 양 측벽 상단부가 경사(slope)진 구조를 가지도록 금속막의 식각 공정을 진행하고 있다.
도 1a 내지 도 1d에는 이와 관련된 종래 반도체 소자의 금속 배선 형성방법을 도시한 공정수순도가 제시되어 있다. 이를 참조하여 종래의 금속 배선 형성방법을 개략적으로 살펴보면 다음과 같다.
도 1a에 도시된 바와 같이, 반도체 기판 예컨대, 실리콘 기판(10) 상에 알루미늄이나 알루미늄 합금 재질의 금속막(12)을 형성한다.
도 1b에 도시된 바와 같이, 광식각 공정을 이용하여 상기 금속막(12) 상에 배선 라인 형성부를 한정하는 감광막 패턴(14)을 형성한다. 이때, 감광막 패턴(14)은 현상액의 농도나 현상액의 주입 방법 및 베이크 온도 등과 같은 공정 변수 조절을 통하여 그 양 측벽이 경사진 구조를 가지도록 형성한다.
도 1c에 도시된 바와 같이, 상기 감광막 패턴(14)을 마스크로 이용하여 금속막(12)을 건식식각하여 양 측벽의 상단부가 경사진 구조를 가지도록 알루미늄이나 알루미늄 합금 재질의 금속 배선(12a)을 형성한다. 이와 같이, 금속 배선(12a)의 양 측벽 상단부를 경사지게 형성한 것은 상기 배선의 스텝 커버리지 특성을 개선하여 후속 공정이 용이하게 이루어지도록 하기 위함이다.
도 1d에 도시된 바와 같이, 상기 감광막 패턴(14)을 제거하므로써, 본 공정 진행을 완료한다.
그러나, 상기와 같이 금속 배선을 형성할 경우에는 금속막 식각시에 양 측벽이 경사진 구조의 감광막 패턴이 요구될 뿐 아니라 배선 라인 형성을 위한 건식식각 공정시에 등방성 식각 효과를 얻기 위한 별도의 공정 변수(parameter) 제어가 요구되므로, 배선 라인을 형성할 때 식각 공정 진행에 많은 어려움이 따르게 되고, 또한 이로 인해 고기능의 설비가 요구되는 등의 문제가 발생하게 된다.
이에 본 발명의 목적은, ARC(anti reflective coating)막을 이용한 공정 변경을 통하여 식각 공정의 어려움없이도 용이하게 배선 라인의 스텝 커버리지를 개선할 수 있도록 한 반도체 소자의 금속 배선 형성방법을 제공함에 있다.
도 1a 내지 도 1d는 종래 반도체 소자의 금속 배선 형성방법을 도시한 공정수순도,
도 2a 내지 도 2e는 본 발명에 의한 반도체 소자의 금속 배선 형성방법을 도시한 공정수순도이다.
상기 목적을 달성하기 위하여 본 발명에서는, 반도체 기판 상에 금속막과 ARC막을 순차적으로 형성하는 공정과; 상기 ARC막 상의 소정 부분에 감광막 패턴을 형성하는 공정과; 상기 감광막 패턴을 마스크로 이용하여 상기 ARC막과 상기 금속막을 식각하여, 상측부에 ARC막이 구비된 금속 배선을 형성하는 공정과; 상기 감광막 패턴을 마스크로 이용한 습식식각 공정으로 상기 ARC막의 양 측벽을 소정 부분 등방성 식각하고, 상기 감광막 패턴을 제거하는 공정; 및 식각처리된 상기 ARC막을 마스크로 이용한 습식식각 공정으로 상기 금속 배선의 양 측벽 상단부를 소정 부분 등방성 식각하고, 상기 ARC막을 제거하는 공정으로 이루어진 반도체 소자의 금속 배선 형성방법이 제공된다.
상기와 같이 공정을 진행할 경우, 감광막 패턴의 양 측벽이 경사지도록 광식각 공정을 진행할 필요가 없을 뿐 아니라 금속 배선의 양 측벽 상단부가 ARC막을 마스크로 이용한 습식식각 공정에 의해 간단하게 경사지는 구조를 가지게 되므로, 이를 위한 별도의 공정 변수 제어가 필요치 않게 되어 식각 공정 진행의 어려움없이도 스텝 커버리지 특성이 우수한 금속 배선을 형성할 수 있게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
도 2a 내지 도 2e는 본 발명에 의한 반도체 소자의 금속 배선 형성방법을 도시한 공정수순도를 나타낸 것으로, 이를 참조하여 그 제조방법을 구체적으로 살펴보면 다음과 같다.
도 2a에 도시된 바와 같이 반도체 기판 예컨대, 실리콘 기판(100) 상에 스퍼터링법이나 CVD법을 이용하여 알루미늄이나 알루미늄 합금 재질로 이루어진 금속막(102)을 소정 두께로 형성한다. 이어, 상기 금속막(102) 상에 TiW 재질의 ARC막(104)을 스퍼터링법을 이용하여 0.1 ~ 0.15㎛ 두께로 형성한다.
이와 같이, 금속막(102) 상에 ARC막(104)을 형성해 준 것은 후속 광식각 공정(photolithography) 진행시 U.V 광이 상기 금속막(102) 표면에서 난반사(diffused reflection)되는 것을 억제하기 위함이다.
도 2b에 도시된 바와 같이, 광식각 공정을 이용하여 ARC막(104) 상의 소정 부분에 금속 배선 형성부를 한정하는 감광막 패턴(106)을 형성하고, 이를 마스크로 이용한 건식식각법으로 ARC막(104)과 금속막(102)을 연속적으로 식각한다. 그 결과, 상측부에 ARC막(104)이 구비된 알루미늄이나 알루미늄 합금 재질의 금속 배선(102a)이 형성된다.
도 2c에 도시된 바와 같이, 감광막 패턴(106)을 마스크로 이용한 습식식각 공정으로 상기 ARC막(104)의 양 측벽을 소정 부분 등방성 식각한다. 이때, 상기 ARC막(104)의 습식식각은 과산화수소 용액 내에 상기 결과물이 형성된 기판(100)을 디핑(dipping)해 주는 방식으로 이루어지는데, 이 경우 과산화수소 용액 내에서의 디핑은 ~ 1분 이내의 시간 범위 내에서 실시하는 것이 바람직하다. 상기 공정 진행시 과산화수소 용액 내에서 금속 배선(102a)은 전혀 식각되지 않는다.
도 2d에 도시된 바와 같이, 감광막 패턴(106)을 제거하고, 식각처리된 ARC막(104)을 마스크로 이용한 습식식각 공정으로 상기 금속 배선(102a)의 양 측벽 상단부를 등방성 식각한다. 이때, 상기 금속 배선(102a)의 습식식각은 인산과 질산 및 초산이 혼합된 케미컬 내에 상기 결과물이 형성된 기판(100)을 디핑해 주는 방식으로 이루어지는데, 이 경우 상기 케미컬 내에서의 디핑은 2 ~ 3분간 실시하는 것이 바람직하다. 상기 공정 진행시 인산과 질산 및 초산이 혼합된 케미컬 내에서 ARC막(104)은 전혀 식각되지 않는다.
도 2e에 도시된 바와 같이 ARC막(104)을 제거해 주므로써, 본 공정 진행을 완료한다.
이와 같이 공정을 진행할 경우, 감광막 패턴을 형성하기 위한 광식각 공정 진행시나 혹은 금속 배선을 형성하기 위한 금속막 식각 공정 진행시에 별도의 까다로운 공정 변수 조절이 요구되지 않아, 식각 공정의 어려움없이도 측면이 계단형 구조를 갖는 금속 배선을 형성할 수 있게 되므로, 절연막 증착 등과 같은 후속 공정을 진행하더라도 금속 배선(102a) 측벽에서의 스텝 커버리지를 특성을 개선할 수 있게 된다.
이상에서 살펴본 바와 같이 본 발명에 의하면, 감광막 패턴 형성시나 혹은 배선 라인 형성시에 별도의 까다로운 공정 변수 제어가 요구되지 않으므로, 금속 배선 형성시 식각 공정의 어려움없이도 배선 라인의 스텝 커버리지를 용이하게 개선할 수 있게 된다.

Claims (7)

  1. 반도체 기판 상에 금속막과 ARC막을 순차적으로 형성하는 공정과;
    상기 ARC막 상의 소정 부분에 감광막 패턴을 형성하는 공정과;
    상기 감광막 패턴을 마스크로 이용하여 상기 ARC막과 상기 금속막을 식각하여, 상측부에 ARC막이 구비된 금속 배선을 형성하는 공정과;
    상기 감광막 패턴을 마스크로 이용한 습식식각 공정으로 상기 ARC막의 양 측벽을 소정 부분 등방성 식각하고, 상기 감광막 패턴을 제거하는 공정; 및
    식각처리된 상기 ARC막을 마스크로 이용한 습식식각 공정으로 상기 금속 배선의 양 측벽 상단부를 소정 부분 등방성 식각하고, 상기 ARC막을 제거하는 공정으로 이루어진 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  2. 제 1항에 있어서, 상기 금속막은 알루미늄이나 알루미늄 합금으로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  3. 제 1항에 있어서, 상기 ARC막은 0.1 ~ 0.15㎛ 두께의 TiW막으로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  4. 제 1항에 있어서, 상기 ARC막은 과산화수소를 에천트로 이용하여 등방성 식각하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  5. 제 1항에 있어서, 상기 ARC막은 ~ 1분 이내의 시간 동안 등방성 식각하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  6. 제 1항이 있어서, 상기 금속 배선은 인산과 질산 및 초산이 혼합된 케미컬을 에천트로 이용하여 등방성 식각하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  7. 제 1항에 있어서, 상기 금속 배선은 2 ~ 3분 동안 등방성 식각하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
KR1019980013891A 1998-04-18 1998-04-18 반도체소자의금속배선형성방법 KR100273118B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980013891A KR100273118B1 (ko) 1998-04-18 1998-04-18 반도체소자의금속배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980013891A KR100273118B1 (ko) 1998-04-18 1998-04-18 반도체소자의금속배선형성방법

Publications (2)

Publication Number Publication Date
KR19990080550A KR19990080550A (ko) 1999-11-15
KR100273118B1 true KR100273118B1 (ko) 2001-02-01

Family

ID=40749291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980013891A KR100273118B1 (ko) 1998-04-18 1998-04-18 반도체소자의금속배선형성방법

Country Status (1)

Country Link
KR (1) KR100273118B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100455723B1 (ko) * 2001-09-13 2004-11-12 주식회사 하이닉스반도체 비트라인 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100455723B1 (ko) * 2001-09-13 2004-11-12 주식회사 하이닉스반도체 비트라인 형성방법

Also Published As

Publication number Publication date
KR19990080550A (ko) 1999-11-15

Similar Documents

Publication Publication Date Title
KR900002688B1 (ko) 플라즈마 에칭처리시의 측벽 형태제어용 이중층 감광성 내식막 기술
US4461672A (en) Process for etching tapered vias in silicon dioxide
JPH0680651B2 (ja) 半導体デバイスの製造方法
JP3316407B2 (ja) 半導体装置の製造方法
KR19980080906A (ko) 반도체 장치내의 금속화 방법
US5968711A (en) Method of dry etching A1Cu using SiN hard mask
KR100273118B1 (ko) 반도체소자의금속배선형성방법
US6294314B2 (en) Method of fabricating an opening with deep ultra-violet photoresist
JPH052981B2 (ko)
US20020137331A1 (en) Method of forming contact holes of reduced dimensions by using reverse-transcription process
KR100196226B1 (ko) 반도체장치의 접촉 홀 형성방법
KR100256809B1 (ko) 반도체 소자의 콘택홀 형성방법
JPH03278543A (ja) 電界効果トランジスタの製造方法
KR100338091B1 (ko) 반도체소자제조방법
JPH06224161A (ja) 半導体装置の製造方法
KR0147277B1 (ko) 텅스텐 콘택 플러그 형성방법
KR100236096B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100306905B1 (ko) 접촉홀형성방법
KR0172249B1 (ko) 반도체소자의 콘택홀 형성방법
KR100249384B1 (ko) 접촉홀 형성방법
KR20010047180A (ko) 반도체 장치의 콘택홀 형성방법
KR20010060984A (ko) 반도체 장치의 콘택홀 형성방법
KR100226252B1 (ko) 반도체 소자 및 그의 제조방법
KR100186504B1 (ko) 반도체 소자의 폴리 플러그 제조방법
KR20010004275A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040901

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee