KR100266943B1 - 드라이-에칭방법및장치 - Google Patents

드라이-에칭방법및장치 Download PDF

Info

Publication number
KR100266943B1
KR100266943B1 KR1019920014092A KR920014092A KR100266943B1 KR 100266943 B1 KR100266943 B1 KR 100266943B1 KR 1019920014092 A KR1019920014092 A KR 1019920014092A KR 920014092 A KR920014092 A KR 920014092A KR 100266943 B1 KR100266943 B1 KR 100266943B1
Authority
KR
South Korea
Prior art keywords
gas
etching
hot spot
dry etching
transfer efficiency
Prior art date
Application number
KR1019920014092A
Other languages
English (en)
Other versions
KR930005129A (ko
Inventor
구미하시다까오
쯔지모또가즈노리
다찌신이찌
Original Assignee
가나이 쓰도무
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰도무, 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가나이 쓰도무
Publication of KR930005129A publication Critical patent/KR930005129A/ko
Application granted granted Critical
Publication of KR100266943B1 publication Critical patent/KR100266943B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/36—Imagewise removal not covered by groups G03F7/30 - G03F7/34, e.g. using gas streams, using plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

마이크로 웨이브 드라이 에칭에서, 기판/레지스트 에칭 선택성은 반응가스 플라즈마가 레지스트 보다 큰 에너지 전소효율로 기판을 가열하도록 첨가가스와 같은 첨가 물질로 제어된다. 예를 들어, 레지스트를 구비한 W기판이 레지스트와 관계하여 큰 에너지 전송으로 기판에 충돌하는 입사이온을 발생하기 위해 Xe가스가 첨가된 SF 반응가스로 에칭된다. 이것은 기판/레지스트 에칭 선택성을 증대하기 위해 레지스트 보다 기판을 위해 큰 핫스팟 온도를 산출한다. 핫스팟 온도 차이는 RF 전원 공급기로 에칭동안 기판에 바이어스 전위의 인가로 더욱 에칭될 수 있다.

Description

드라이-에칭 방법 및 장치
제1도는 본 발명의 제1실시예에 따른 드라이-에칭 방법에 따라서 SF6가스에 첨가된 Xe의 비율과 W의 에칭 속도 사이의 관계를 설명하는 다이어그램.
제2도는 본 발명의 제1실시예의 드라이-에칭 방법에 따라서 SF6가스에 첨가된 Xe의 비율과 W의 W/레지스트 에칭 선택성 사이의 관계를 설명하는 다이어그램.
제3도는 드라이-에칭 방법에서 이온으로부터 에칭되는 고체물질의 표면으로의 에너지 전달효율과 고체물질의 원자에 대한 이온의 질량 비율 사이의 관계를 설명하는 다이어그램.
제4도는 드라이-에칭 방법에서 입사이온이 He+, Ne+, Ar+, Kr+그리고 Xe+일때, 고체물질의 원자의 원자량과 그것의 에너지 전달효율 사이의 관계를 설명하는 다이어그램.
제5도는 본 발명의 다른 실시예의 드라이-에칭 방법으로 SF6가스에 첨가된 Xe의 비율과 Si을 위한 에칭 속도 사이의 관계를 설명하는 다이어그램.
제6도는 제5도의 실시예의 드라이-에칭 방법에서 SF6가스에 첨가된 Xe의 비율과 Si/레지스트 에칭 선택성 사이의 관계를 설명하는 다이어그램.
제7도는 본 발명의 다른 실시예의 방법으로 SiO2와 Si가 He 이온원의 F·CF2래디컬 소오스를 구비한 에칭 장소를 사용하여 에칭할 때 He 이온의 에너지와, SiO2와 Si를 위한 에칭 속도 사이의 관계를 설명하는 다이어그램.
제8도는 본 발명의 실시예에 따라 구조된 드라이-에칭 장치의 다이어그램.
본 발명은 반도체 제조공정에 사용되는 드라이-에칭 방법 및 장치에 관한 것으로서, 특히 높은 선택성 에칭을 성취할 수 있는 드라이-에칭 방법 및 장치에 관한 것이다.
종래 드라이-에칭 방법에서, 반응은 반응가스의 플라즈마로부터 활성 공간에 의해 트리거된다. 이온의 입사방향에 있어서의 부등방성 때문에 반응은 이온의 입사에너지에 의해 촉진되나 부등방성은 발현된다.
이 경우에, 입사이온의 에너지는 에칭되는 재료의 표면으로 전달되어 그 부분을 부분적으로 가열하고, 에칭반응은 부분가열(예를 들어, Journal of Vacuum Science and Technology, B4, 1985. p. 459)로 산출된 핫스팟(hot spot)에 기인하여 매우 빨리 진행된다. 핫스팟 온도의 측정법이 Journal of Applied Physics, 64, 1988, p. 315에 보고되어있다. 저온에칭 기술(일본국 특허 공개 번호 제158627호(1985)는, 일본국 특허 공개번호 제63291423호)에서 샘플을 래디컬과 같은 입사입자의 자발적인 반응으로 야기되는 에칭을 억제하도록 매우 낮은 온도에서 유지되고, 에칭반응은 오직 높은 이방성 실현을 성취하도록 핫스팟에서 이루어진다.
그러나, 종래의 드라이-에칭 방법에서, 핫스팟은 플라즈마로부터 입사된 이온에 기인하여 에칭이 요구되는 부분뿐만 아니라 에칭이 요구되지 않는 부분에서도 생성된다. 더욱이, 핫스팟의 온도는 특별히 제어되지 않아서 핫스팟의 온도는 높아진다. 이 때문에 에칭이 요구되지 않는 부분에도 에칭반응이 일어날 수 있다. 따라서, 매우 높은 선택성 에칭이 실현되지 않는다.
더욱이, 종래의 드라이-에칭 방법에서 핫스팟의 온도는 플라즈마로부터 입사된 이온과 에칭되는 재료의 결합에 의존하여 에칭되는 재료의 표면에서 충분하게 상승하지 않는다. 따라서, 에칭 속도가 작고, 충분히 큰 선택성이 획득되지 않는다. 이 문제점은 에칭할 재료가 텅스텐(W)과 같은 무거운 원자를 포함한 것일때, 눈에 띠게 현저해진다.
더욱이, 종래의 드라이-에칭 장치에는 핫스팟 온도를 측정하고 제어하기 위한 메카니즘이 제공되지 않는다. 따라서, 에칭 반응률은 충분히 제어되지 않고, 재료에 대한 에칭의 선택성이 작다.
본 발명의 목적은 재료의 선택성 에칭을 고도로 실현할 수 있는 드라이-에칭 방법 및 드라이-에칭 장치를 제공하는 것이다.
위에 언급된 목적은 에칭이 요구되는 재료의 원자와 에칭이 요구되지 않는 물질의 원자 사이의 질량 차이를 증대하는 것과 드라이-에칭 장치에 핫스팟 측정과 제어의 능력을 갖춘 드라이-에칭장치를 제공함으로써, 에칭이 요구되는 물질과 에칭이 요구되지 않는 물질의 원자에 의존하여 입사이온의 질량이 제어되는 드라이-에칭 장치로 성취될 수 있다.
특히, 상기 목적은 하기의 드라이-에칭 방법으로 성취된다.
(1) 플라즈마를 사용하는 드라이-에칭 방법에서, 입사 이온에서 에칭되는 물질의 원자로의 에너지 전달효율은 입사이온에서 마스크 물질의 원자로의 에너지 전달효율 또는 입사이온에서 마스크 재료와 기초가되는 층의원자로의 에너지 전달효율보다 크다.
(2) 60보다 큰 원자량을 가진 이온은 플루오르를 함유한 가스의 플라즈마로 60보다 큰 원자량의 원자를 포함한 물질의 에칭시에 입사된다.
(3) 60보다 큰 원자량을 가진 이온은 플루오르를 함유한 가스의 플라즈마로서 포토레지스트 마스크를 포함한 탄소를 사용하여 패턴화된 물질의 드라이-에칭 방법에서 에칭되는 물질에 입사된다.
(4) 헬륨 가스는 가스의 플라즈마로 포토 레지스트 물질을 포함한 탄소의 드라이-에칭 방법에서 첨가 가스로 사용된다.
(5) 최소한 He, Li, Be 그리고 B에서 선택된 원자의 한 종류의 1%이상을 함유한 물질은 마스크 물질로 사용되고, 또한 하기의 드라이-에칭 장치로 더욱 성취된다.
(1') 드라이-에칭 장치는 에너지와 이온 시드(seed)를 제어할 수 있는 이온 소오스와, 래디컬 소오스와, 그리고 샘플의 표면상의 핫스팟의 온도를 측정하기 위한 비행 시간측정방법을 갖는다.
핫스팟의 온도는 이온의 입사 에너지와 이온에서 고체 물질의 원자로의 에너지 전달효율에 의존하여 변한다. 더욱이, 에너지 전달효율은 이온대 고체물질의 원자의 질량비율로 결정한다. 여기서, 이온의 입사에너지를 E로, 이온의 질량을 M1으로, 고체물질의 원자의 질량을 M2로, 고체물질의 원자가 이온으로 부터 받은 에너지를 T로, 고체물질의 원자 대 이온의 질량비를 M2/M1=A로 나타내면, 이온이 고체물질의 원자와 정면충돌할 때 고체 물질의 원자에 주어진 에너지율 T/E은
T/E=4A(1+A)2…(1)
로 표현된다.
이 방정식은 운동량 보존과 에너지 법칙 보존으로부터 유래된다.
실제로, 에너지는 고체물질의 원자와 정면 충돌하는 이온에 의해서 뿐만 아니라, 산란각에서 표면을 충돌하는 이온으로 입사 이온에 의해서도 고체물질의 표면으로 전달된다. 그러나, 이 경우에 산란각이 θ일때 단지 sin2θ의 계수만이 증대되고, 방정식(1)은 에너지 전달효율을 나타내기 위해 사용될 수 있다.
도 3은 이온에서 고체물질의 표면으로의 에너지 전달효율과 이온 대 고체물질의 원자의 질량비(A)사이의 관계를 보인다. 에너지 전달효율은 이온과 고체물질의 원자가 같은 질량(A=1)을 가질 때 최대로 되고, 질량비가 1에서 멀어질수록, 즉, 그들사이의 질량 차이가 증대될수록 감소된다. 에너지 전달효율이 높을 때, 입사이온의 에너지는 고체물질의 표면으로 빠르게 전달되고 핫스팟의 온도가 높아진다. 에너지 전달효율이 낮을 때 핫스팟의 온도는 낮아진다.
도 4는 입사이온이 He+, Ne+, Ar+, Kr+그리고 Xe+로 구성될 때 고체물질의 원자의 원자량과 에너지 전달효율 사이의 관계를 설명하는 다이어그램이다. 이러한 불활성 기체의 질량은 종래의 드라이 에칭에 널리 쓰이는 할로겐 이온의 질량과 거의 같고, 따라서 도 4는 동일 범위의 원자량에서의 다양한 할로겐으로부터의 전달효율을 더 설명한다.
본 발명의 특징은 에너지 전달효율을 제어함으로써 고체물질의 표면상의 핫스팟 온도가 제어된다는 점에 있다. 이하에서는 이 특징으로 예를 들어 SF6가스 플라즈마로 W를 에칭하는 본 발명의 제1실시예를 참조하여 이하에 설명하는데 이 실시예가 Ta, Pb와 Zr의 에칭에도 유사하게 적합하다.
종래의 W에칭에서, 입사 F+이온으로부터 W로의 에너지 전달효율은 0.34정도로 낮아서, 핫스팟온도는 낮고 에칭 속도가 작다. 더욱이, 도 4로부터 명백하듯이, F+이온으로부터 레지스트의 C원자 또는 Si로의 에너지 전달효율은 1에 가깝다. 따라서, Si 또는 레지스트로, 핫스팟 온도는 높고 에칭 속도는 크다. 따라서, W와 Si 또는 레지스트 사이의 선택성이 작다.
도 3와 도 4로부터 W에 가까운 질량을 가진 이온이 입사되도록 허락되면, 에너지 전달효율은 W의 핫스팟 온도를 증대 가능하게 하는 것을 개선하는 것을 알 수 있다. 도 4에 따라서, Ta, Pb와 Zr의 에칭동안 Xe+이온이 입사되어도 동일하다. Xe 이온이 W와 사용되면, 에너지 전달효율은 1에 가까와진다. 이 경우에, W의 질량과 다른 질량을 가진 Si 또는 C로의 에너지 전달효율은 0.6정도로 작아지고, 핫스팟온도 감소는 에칭 속도가 작아지는 것을 야기하고, 큰 선택성을 획득하는 것을 가능하게 한다.
더욱이, 위의 사실로부터 에칭되는 물질과 에칭되지 않는 물질 사이의 질량 차를 증대시켜 핫스팟 온도를 제어함으로써 에칭 선택성을 증대시키는 것이 가능해졌다. 예를들어, 레지스트 마스크에 대해서는, C보다 낮은 질량을 갖는 He, Li, Be 또는 B가 첨가되어 에칭속도를 낮출 수 있다.
핫스팟 온도는 입사이온의 에너지와 물질에 특수한 상태에 따라 변한다. 입사이온의 최적에너지는 핫스팟 측정방법을 가진 에칭장치의 제공으로 검출될 수 있다. 샘플에 적용된 바이어스 전위등과 같은 에칭 변수를 조정 또는 고정하기 위해, 핫스팟온도를 사용함으로써 입사 이온의 에너지를 자동으로 제어하는 것이 더욱 가능하다.
도 1은 본 발명의 제1실시예에 따른 W의 드라이에칭에서 예를 들어 SF6가스에 첨가된 Xe양 사이의 관계를 보인다.
지금까지는 W의 드라이 에칭은 SF6가스 플라즈마와 같은 플루오르를 함유한 가스의 플라즈마를 이용하여 실행되었다. 종래의 SF6가스 플라즈마에 기초한 W에칭 속도는 작고, 에칭이 -30℃ 정도로 낮은 온도에서 수행되면, 에칭 속도는 100nm/min(도 1에서 Xe/(SF+Xe)=0%일때)이다. 이 상태하에서, 레지스트의 에칭 속도는 100nm/min이고 W/레지스트 에칭 선택성은 1이 된다. 따라서, 지금까지는 SiO2가 W를 에칭하는 데 있어서 마스킹 재료로서 사용되어 왔다.
SF6가스 플라즈마가 사용되면, W원자와 입사이온 사이의 질량비가 크기때문에 W에칭 속도는 작고, 따라서 핫스팟 온도를 낮은 상태로 유지하도록 하는 W물질의 표면에 입사이온의 에너지가 효율적으로 전달되지 않는다. 즉, W의 원자량은 184이고, 주요 입사이온 시드인 F+의 원자량은 19이고, 그리고 질량비는 W/F=9.7이다. 따라서, 입사이온으로부터 W로의 에너지 전달효율은 0.34정도로 낮다. 이 전달효율이 개선되면, 에칭 속도는 Si에칭의 경우(질량비 Si/F=1.5, 에너지 전달효율 0.96)와 필적할 정도로 증가될 수 있다.
이 실시예에서, W에 필적하는 질량을 가진 Xe를 사용한다. Xe의 원자량이 131이면, 질량비는 W/Xe=1.4이고, 입사이온에서 W로의 에너지 전달효율은 0.97이다. 따라서, 입사이온의 에너지는 효율적으로 W에 전달되고, 핫스팟온도가 증가될 수 있다. 여기서, Xe 가스는 SF6에 추가 가스로써 또는 플라즈마 특성의 심각한 영향을 주지 않는 이온 소오스로서 안전하게 사용될 수 있는 불활성 가스이다. 더욱이, Xe의 제1 이온화 전위는 F의 17.4eV의 제1이온화 전위와 비교하여 12.13eV 만큼 낮고, Xe의 이온화 효율은 플라즈마에서 높다.
이 실시예의 실험에서, SF6가스와 Xe가스의 흐름률은 SF6+Xe 가스의 플라즈마에 기초하여 W에칭을 하도록 조정된다. 방전은 좋은 이온화 효율을 제공하는 마이크로웨이브 방출의 방전이다. 래디컬로 야기되는 측면에칭과 같은 바람직하지 않은 에칭작용을 억제하기 위해 가스압력은 1Pa로 샘플온도는 -30℃로 한다.
도 1은 다이어그램으로부터 명백하듯이, W로의 입사이온의 에너지 전달효율은 초기단계동안 SF6에 첨가된 Xe양의 증가로 증가하고, W의 에칭 속도가 증가한다. 그러나, 첨가된 Xe의 양이 더욱 증가함에 따라 에칭액 SF6는 감소하고, W의 에칭속도는 결국 감소한다. 이 실시예의 상태하에서, W의 에칭 속도는 Xe의 혼합비가 20% 즉, 약 700nm/min일 때, 최대가 된다.
한편, 레지스트의 에칭 속도는 Xe의 혼합비의 증가에 따라 단조롭게 감소한다. 이것의 한 이유는 에칭액의 양이 SF6의 비의 감소에 기인하여 감소한다는 것이다. 그러나, Xe의 혼합비가 10%일때, 레지스트의 에칭 속도는 Xe의 혼합비가 0%일때로 부터 50% 절감된 50nm/min이다. 이는 입사이온 에너지가 레지스트로 전달되는 효율이 감소함에 따른 것이다. 왜냐하면 에칭액의 양의 감소로 인한 영향과 함께 입사이온 시드가 F+에서 Xe+로 바뀌기 때문이다.
레지스트의 주요한 원자는 H와 C이다. H의 원자량은 1정도로 작고, 입사이온 시드에 관한 질량비 H/M1는 보통 0.1보다 작다. 따라서, 입사이온으로부터 H로의 에너지 전달효율은 0.33정도로 작고, 에너지는 주로 C원자를 경유하여 입사 이온으로부터 레지스트로 전송된다. 100% SF6가스의 플라즈마에서, 입사이온은 주로 F+이이다. 질량비가 C/F=0.63이기 때문에, 입사이온으로부터 레지스트로의 에너지 전달효율은 0.95이다. Xe가 SF6에 첨가되면, 입사이온은 주로 Xe가 된다. 이 경우에, 질량비는 C/Xe=0.092이고, 에너지 전달효율은 0.23정도로 작아진다. 따라서, Xe 첨가는 레지스트의 핫스팟 온도를 낮ㅊ고, 에칭 속도를 낮춘다.
도 2는 이 실시예에서 SF5에 첨가된 Xe의 비와 W/레지스트 에칭 선택성 사이의 관계를 보이는 다이어그램이다. SF6가 100%(Xe/(SF+Xe)=0%)이면, W의 에칭 속도는 작고, 레지스트의 에칭 속도와 견줄만 하다. 선택성은 1이다. Xe가 SF3가스에 첨가되면, W/레지스트 에칭 선택성은 W의 핫스팟 온도의 증가와 레지스트의 핫스팟 온도의 감소에 기인하여 증가한다. 이 실시예의 조건에서, Xe가 40%의 첨가비로 첨가되면 28의 최대 선택성이 획득된다. Xe 첨가비가 더욱 감소함에 따라, 에칭액의 공급량은 감소하고, W에칭비가 작아지며, W/레지스트 에칭 선택성이 감소한다.
Xe+이온을 사용하는 것에 대한 대안으로써 본 발명의 제1실시예에 따라서 W에칭에서 입사이온으로 Ar+와 Kr+을 사용하는 것이 또한 가능하다. 도 4에서 보이듯이, Ar과 Kr에 대한 에너지 전달효율은 W로의 Xe에 대한 것보다 작으나, 그럼에도 불구하고 W레지스트 에칭 선택성은 특정 상태하에서 적당하게 유지될 수 있다.
앞선 설명에서 W의 에칭은 언급되었으나, 상술된 방법은 Ta2O와 PZT와 같은 무거운 요소를 포함한 필림의 높은 선택적 에칭을 이루기에 효과적으로 적용될 수 있다. 도 4로부터 이러한 필림에 함유된 무거운 요소대 Ar, Kr 그리고 특히 Xe의 질량비가 필림의 원자에 이러한 이온의 높은 에너지 전달효율을 허락하는 동안, 대표적인 레지스트 물질의 원자에 상응하는 낮은 에너지 전달효율을 유지함으로써 이러한 타입의 필림에 대한 고도의 선택성 에칭을 이루는 것을 볼 수 있다.
도 5는 본 발명의 다른 실시예에 따른 드라이 에칭 방법으로 (SF6+Xe)가스 혼합을 사용한 Si드라이 에칭의 결과를 보이는 다이어그램이다.
Xe가 SF6가스에 첨가될 때, 레지스트로의 Xe의 에너지 전달효율은 도1에서 설명되었듯이 0.23정도로 작아지고, 레지스트 표면상의 핫스팟 온도는 감소하고, 레지스트의 에칭 속도는 매우 작아진다. 한편, Si/Xe의 질량비는 0.21이고, 에너지 전달효율은 0.57정도로 작으나 이것은 0.23인 레지스트로의 전달효율보다 약 두배정도로 크다. 따라서, Xe 이온에 의해 영향받은 Si의 핫스팟 온도는 레지스트의 핫스팟 온도보다 높아진다. 그러나, 전달효율은 0.96인 Si로의 F+의 에너지 전달효율의 약 60%이기 때문에, Xe가스의 첨가는 에칭액의 양을 감소시키고 심지어 동일 에칭 상태하에서도 핫스팟의 온도를 감소시켜서 Si의 에칭 속도는 레지스트의 에칭속도 만큼 매우 작아진다.
그러나, Si로의 Xe+의 에너지 전달효율은 0.23인 레지스트로의 Xe+의 에너지 전달효율과 크게 다른 0.57이고, 이 표면사이에서 핫스팟 온도에 큰 차이가 존재한다. 따라서, 적당한 바이어스 전위는, 에칭반응이 일어나는 온도가 되는 Si의 표면상의 핫스팟 온도와 에칭반응이 일어나지 않는 온도가 되는 레지스트 표면상의 핫스팟의 온도를 제어하도록 샘플 방법에 적용된다.
이 실시예의 경우에서, 마이크로 웨이브 플라즈마 에칭은 샘플에 100W의 전력에서 13.56MHz의 주파수의 바이어스를 인가할 때 실행된다. 이러한 바이어스는 종래의 소정의 다른 방법으로 인가될 수 있다. 더욱이, 래디컬로 에칭반응을 억제하기 위해, 에칭은 1Pa의 가스압력하에 -130℃에서 샘플온도를 유지하고, SF6와 Xe의 혼합비를 변환시킴으로써 실행된다.
상기 바이어스 상태하에서, Si의 핫스팟 온도는 Xe+의 입사에 기인하는 에칭반응을 창출하기에 충분히 높은 온도로 올라간다. 따라서, 에칭 속도는 Xe가 첨가됨으로 인하여 에칭액의 양이 감소되는 비율만큼 Xe의 첨가에 의해 감소된다. 한편, 레지스트의 표면에서 핫스팟 온도는 상기 바이어스 상태하에서 Xe의 첨가로 충분히 상승하지 않으며, 에칭 속도는 Xe의 첨가에 의해 크게 감소한다.
도 6은 이 실시예에서 Xe가스의 혼합비와 Si/레지스트 에칭 선택성 사이의 관계를 보인다. 30정도로 매우 높은 선택성은 40%의 Xe 혼합비에서 획득될 수 있음을 알 수 있다. 더욱이, Si에칭 속도는 실제로 적용하기에 충분할 정도로 큰 600nm/min이다.
위의 에칭 방법은 Si/레지스트 드라이 에칭 방법에서 SF6/Xe 혼합 시스템과 다른 시스템에도 적용될 수 있다. 즉, 입사이온 시드는 에칭되는 물질과 에칭되지 않는 물질 사이에 에너지 전달효율의 차이를 나타내도록 선택되고, 적당한 바이어스는 에칭반응을 진행시키기에 충분할 정도의 높은 값으로 에칭되는 물질의 핫스팟 온도를 설정하고, 또한 에칭반응이 적당히 감소된 값으로 에칭되지 않는 물질의 핫스팟 온도를 설정하도록 적용된다. 따라서, 높은 선택성 에칭이 실행될 수 있다.
입사이온은 플라즈마에 혼합된 가스에서 뿐만 아니라 예를 들어 에칭챔버에 첨가된 개별 플라즈마 소오스로부터 생성된 이온의 독립 소오스로부터 획득될 수 있다. 더욱이, 이온의 개별 소오스가 입사 에너지를 제공하기 위해 발생되면, 중성입자가 이온대신 입사되도록 할 수 있다.
이 실시예의 실험에서, 유기 레지스트가 마스킹 재료로써 사용되었다.
C로의 Xe의 에너지 전달효율이 0.23정도로 작지만, 레지스트의 원자로 C의 원자량보다 더 작은 원자량을 가진 원자를 첨가시키면 상기 에너지 전달효율은 더욱 감소하고, 선택성이 더욱 증가한다. 이러한 원자의 예로는 He, Li, Be 그리고 B를 포함한다. 이러한 요소의 최소한 한 종류를 레지스트 물질에 1% 이상의 양을 첨가시키면 입사이온으로부터 레지스트 마스크로의 에너지 전달효율을 감소하게 하고, Si에 관한 선택성을 증대한다. 레지스트 마스크는 C보다 큰 원자량을 가진 원자를 함유한 물질을 에칭하는 경우에도 효과적으로 사용될 수 있다. 유사한 효과가 유기 레지스트 사용에 추가하여 주로 탄소로 구성된 다이아몬드와 같은 무기 레지스트의 사용으로도 성취될 수 있다.
도 7은 본 발명의 실시예에 따라 F·CF2래디컬의 소오스와 He이온의 소오스를 구비한 에칭장치를 사용하여 SiO2와 Si를 에칭할 때, He이온의 에너지와 SiO2와 Si에 대한 에칭 속도 사이의 관계를 설명하는 다이어그램이다.
SiO2는 산소(O)원자를 포함한다. 따라서, Si를 위한 에칭선택성은 O원자로의 에너지 전달효율이 Si원자를 위한 것보다 크도록 증대시키면 개선될 수 있다. 에너지 전달효율은 입사이온의 질량이 고체 물질의 원자의 질량과 같을때 최대로 되고, 에너지 전달효율은 질량비의 증가로 감소한다. 따라서, Si로의 에너지 전달효율보다 크도록 O로의 에너지 전달효율을 증대시키기 위해, O보다 가벼운 이온이 사용되어야 한다. 이 실시예에서 이러한 입사이온으로 He이온이 사용되었다.
O로의 He+의 에너지 전달효율은 0.44인 Si로의 에너지 전달효율 보다 큰 0.64이다. 따라서 SiO2의 핫스팟온도는 200eV의 He+입사로 충분히 높아지고, 에칭 속도는 래디컬의 공급속도에 따라 포화된다. 한편, Si를 사용하면 400eV의 He입사로 공급속도가 획득된다. 따라서, 200eV 주위의 He 입사에너지에서 10보다 큰 선택성을 획득할 수 있다.
바람직한 결과는 He 가스가 CF4가스의 종래 플라즈마에 첨가되었을 때에도 어느정도 제시된다. 그러나, He의 제1이온화 전위는 17.4eV인 F의 이온화 전위보다 크고, He는 F+이온의 입사를 완전히 억제하도록 허락하지 않는다. 더욱이, F+이온으로부터 Si로의 에너지 전달효율은 0.99인 θ로의 에너지 전달효율과 조금 다른 0.96이다. 따라서, 효과는 F+이온 또는 CF4 +이온의 입사를 방지할 수 없는(CF4+He)가스의 플라즈마로 감소한다. 그러나, 실제로는 방전상태가 He+가 F+보다 많도록 고정되면 아무런 문제도 존재하지 않는다.
더욱이 다층 레지스트와 같은 레지스트 에칭에서, 그후 He+이온 작용의 허락으로 레지스트에서 H로의 에너지 전달효율을 0.64로 크게 증대할 수 있다. 단순하고 효율적인 방법은 레지스트 에칭에 O2+Cl2가스의 플라즈마를 사용하는 낮은 온도에서 He 가스의 첨가로 이루어진다.
도 8은 마그네트론(1), 도파관(2), 방전영역(3), 가스유입구(4), 전자석(5), 샘플단(6), 냉각제 유입구(8), 가열기(9), 가열기 전원(10), 진공펌프(11), 래디컬소오스(12), 이온소오스(13), 비행 튜브(14), 4중극 질량 분리기(15), 비행시간 측정 시스템(16), 측정 및 제어컴퓨터(17), 그리고 RF 전원(18)를 포함하는 본 발명에 따라 구조된 드라이 에칭 장치의 다이어그램이다.
이 장치에서, 마그네트론(1)으로 발생된 마이크로 웨이브는 도파관(2)을 통해 안내되어 방전영역(3)으로 복사된다. 더욱이, 소정압력의 가스는 가스유입구(4)로 부터 방전영역(3)으로 주입되고, 플라즈마는 전자석(5)의 사용으로 마이크로 웨이브 방전으로 효과적으로 발생된다. 샘플단(6)은 낮은 온도로 샘플을 냉각하기 위한 냉각제 유입구(8)와 함께 설치된다. 가열기(9)에는 가열기 전원(10)으로부터 전력이 공급된다. 바이어스 전력은 RF 전원(18)로부터 샘플(7)로 인가된다. 더욱이, 래디컬 소오스(12), 이온 소오스(13), 비행튜우브(14), 4중극 질량분리기(15), 비행시간측정시스템(16), 및 측정 및 제어 컴퓨터(17)는 핫스팟 온도를 측정하도록 제공되고, 측정과 제어컴퓨터(17)는 RF 전원(18), 이온 소오스(13), 및 래디컬 소오스(12)를 제어하도록 작동한다.
이하에 기술하는 것은 핫스팟 측정방법과 에칭변수를 조정하도록 측정 결과를 이용하는 방법에 관한 것이다.
먼저, 에칭액의 래디컬은 래디컬 소오스(12)로부터 발생되어 샘플(7)로 흡수된다. 그후, 소정의 이온이 이온 소오스(13)로부터 샘플(7)상에 입사되도록 허용되어, 에칭반응이 핫스팟에서 일어나고, 반응 산물이 탈착된다. 이 경우에, 반응물은 핫스팟 온도를 반영하는 맥스웰-볼츠만 분포에 따른 비율로 탈착된다. 따라서, 반응생성물의 탈착비는 비행튜브(14), 4중극 지량분리기(15), 비행시간 측정시스템(16)에 의해 얻어져 핫스팟 온도를 측정한다. 측정결과는 측정 및 제어컴퓨터(17)로 분석된다. 측정 및 제어컴퓨터(17)는 래디컬 소오스(12)와 이온소오스(13)를 자동으로 제어하여 다양한 질량의 이온의 입사 에너지와 핫스팟 온도 사이의 관계를 자동으로 얻는다. 고체물질의 표면상의 여러 종류의 핫스팟 온도를 동시에 측정하기 위하여 측정 및 제어 4중극 질량 분리기(15)가 사용된다. 이러한 측정은 최대 선택성을 얻는데 도움이 되는 핫스팟을 획득하기에 가장 적당한 이온시드와 이온의 입사에너지를 결정할 수 있게 한다. RF 전원으로부터의 바이어스 전력은 입사 이온의 에너지를 설정하도록 설정된다.
위에 기술했듯이 이 실시예의 장치에서, RF 전원도 핫스팟 온도의 측정으로 제어시켜 최적 에칭변수가 획득될 수 있다. 더욱이, 얻어진 에칭상태는 에칭변수를 자동으로 조정 또는 고정하도록 측정 및 제어 컴퓨터(17)에 저장된다. 다결정 및 비결정형 샘플인 경우에는, 핫스팟 온도를 필림-성형 상태에 따라 변화시켜도 저장되어 있는 에칭 상태 주위에서 핫스팟온도가 측정되어 짧은 시간주기내에 최적 상태를 자동으로 결정한다.
위에 기술되었듯이, 드라이-에칭 방법과 본 발명에 따라 구성된 드라이-에칭장치는 종래 기술 고유의 문제점을 해결하고 물질의 높은 선택성 에칭을 실현하도록 반도체 제조를 위한 공정에 사용된다.
바람직한 실시예가 본 발명의 세부 특수한 이익을 보이는 변형과 수정을 따라 보이는 동안, 다른 실시예는 변형과 수정이 뒤따르는 청구항의 정신과 범위로 보이듯이 본 발명의 넓은 외관내에서 계획된다.

Claims (22)

  1. 용기내에 제1영역과 제2영역을 가지는 기체(基體)를 설치하는 공정과, 상기 용기내에 에칭가스와 첨가가스를 도입하는 공정과, 상기 용기내에 에칭가스와 첨가가스를 플라즈마화하는 공정과, 상기 첨가가스의 이온으로부터 상기 제1영역으로의 제1에너지 전달효율은 상기 제2영역으로의 제2에너지 전달효율보다도 크고, 또한 제1에너지 전달효율과 상기 제2에너지 전달효율의 차가 0.4이상인 상태에서, 상기 제1영역을 선택적으로 에칭하는 공정을 가지는 것을 특징으로 하는 드라이 에칭방법.
  2. 제1항에 있어서, 상기 제1영역은 원자량이 60이상인 원자를 포함하는 재료로 형성되어 있는 것을 특징으로 하는 드라이 에칭방법.
  3. 제2항에 있어서, 상기 원자는 탄탈, 텅스텐, 아연, 지르코늄 중 어느 하나인 것을 특징으로 하는 드라이 에칭방법.
  4. 제1항에 있어서, 상기 첨가가스는 원자량이 60이상인 원자를 포함하는 가스임을 특징으로 하는 드라이 에칭방법.
  5. 제1항에 있어서, 상기 첨가가스는 희(希)가스임을 특징으로 하는 드라이 에칭방법.
  6. 제1항에 있어서, 상기 첨가가스의 도입량은 상기 에칭 가스의 도입량에 대하여 10~50%인 것을 특징으로 하는 드라이 에칭방법.
  7. 제1항에 있어서, 상기 에칭가스는 불소를 포함하는 가스인 것을 특징으로 하는 드라이 에칭방법.
  8. 제7항에 있어서, 상기 제1영역은 원자량이 60이상인 원자를 포함하는 재료로 형성되고, 또한 상기 첨가가스는 원자량이 60이상의 원자를 포함하는 가스임을 특징으로 하는 드라이 에칭방법.
  9. 용기내에 제1재료와 제2재료를 가지는 기체를 설치하는 공정과, 상기 용기내에 에칭가스와 첨가가스를 도입하는 공정과, 상기 에칭가스와 첨가가스를 플라즈마화하는 공정과, 상기 첨가가스의 이온으로부터의 상기 제1재료로의 에너지 전달효율이 상기 제2재료로의 에너지 전달효율보다도 0.4이상 커지도록 상기 이온을 상기 제1 및 제2재료에 조사하여 상기 제1재료의 핫스팟온도를 상기 제2재료의 핫스팟 온도보다도 높게 하여 상기 제1재료를 제2재료에 대하여 선택적으로 에칭하는 공정을 가지는 것을 특징으로 하는 드라이 에칭방법.
  10. 제9항에 있어서, 상기 핫스팟 온도는 상기 기체에 고주파 바이어스를 인가함으로써 제어되는 것을 특징으로 하는 드라이 에칭방법.
  11. 제9항에 있어서, 상기 제2재료는 탄소를 포함하는 레지스트이고, 상기 첨가가스는 헬륨가스인 것을 특징으로 하는 드라이 에칭방법.
  12. 제9항에 있어서, 상기 제2재료는 탄소를 포함하는 레지스트이고, 상기 제2재료는 헬륨, 리튬, 베리륨, 붕소 중 어느 하나를 1%이상 포함하는 것을 특징으로 하는 드라이 에칭방법.
  13. 제12항에 있어서, 상기 제1재료는 실리콘인 것을 특징으로 하는 드라이 에칭방법.
  14. 제9항에 있어서, 상기 제1재료는 텅스텐이고, 상기 제2재료는 실리콘이며, 상기 첨가가스는 크세논 가스인 것을 특징으로 하는 드라이 에칭방법.
  15. 제9항에 있어서, 상기 제1재료는 텅스텐이고, 상기 제2재료는 탄소를 포함하는 레지스트이며, 상기 첨가가스는 크세논 가스인 것을 특징으로 하는 드라이 에칭방법.
  16. 용기내에 제1재료와 제2재료를 가지는 기체를 설치하는 공정과, 상기 용기내로 에칭가스와 첨가가스를 도입하는 공정과, 상기 에칭가스와 첨가가스를 플라즈마화하는 공정과, 상기 첨가가스의 이온을 상기 제1재료 및 제2재료에 조사하는 공정과, 상기 제1재료의 핫스팟 온도와 상기 제2재료의 핫스팟 온도를 측정하여, 상기 측정결과에 따라 상기 제1재료를 상기 제2재료의 핫스팟 온도보다도 높게 제어하여 상기 제1재료를 제1재료에 대하여 선택적으로 에칭하는 공정을 가지는 것을 특징으로 하는 드라이 에칭방법.
  17. 제16항에 있어서, 상기 제1재료를 상기 제2재료의 핫스팟 온도보다도 높게 제어하는 공정은 기체에 인가하는 고주파 전압을 제어함으로써 행하여지는 것을 특징으로 하는 드라이 에칭방법.
  18. 용기와, 상기 용기내로 에칭가스와 첨가가스를 도입하는 수단과, 상기 에칭가스와 첨가가스를 플라즈마화하는 수단과, 제1재료와 제2재료를 가지는 기체를 설치하기 위하여 상기 용기내에 설치된 대(臺)와, 상기 제1재료와 상기 제2재료의 핫스팟 온도를 계측하는 수단을 가지는 것을 특징으로 하는 드라이 에칭장치.
  19. 제18항에 있어서, 상기 핫스팟 온도를 계측하는 수단은 타임-오브-플라이트 측정계와 4중극 질량분리기를 가지는 것을 특징으로 하는 드라이 에칭장치.
  20. 제18항에 있어서, 상기 기체의 온도를 -30℃이상 -130℃이하로 제어하는 수단을 포함하는 것을 특징으로 하는 드라이 에칭장치.
  21. 용기와, 상기 용기내로 에칭가스와 첨가가스를 도입하는 수단과, 상기 에칭가스와 첨가가스를 플라즈마화하는 수단과, 제1재료와 제2재료를 가지는 기체를 설치하기 이하여 상기 용기내에 설치된 대(臺)와, 상기 제1재료와 상기 제2재료의 핫스팟 온도를 계측하는 수단과, 상기 계측하는 수단의 결과에 따라 상기 제1재료와 상기 제2재료의 핫스팟 온도를 제어하는 수단을 가지는 것을 특징으로 하는 드라이 에칭장치.
  22. 제21항에 있어서, 상기 제1재료와 상기 제2재료의 핫스팟 온도를 제어하는 수단은 상기 기체에 인가된 고주파 전압을 제어하는 수단인 것을 특징으로 하는 드라이 에칭장치.
KR1019920014092A 1991-08-16 1992-08-06 드라이-에칭방법및장치 KR100266943B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3205974A JPH05234959A (ja) 1991-08-16 1991-08-16 ドライエッチング方法及びドライエッチング装置
JP91-205974 1991-08-16

Publications (2)

Publication Number Publication Date
KR930005129A KR930005129A (ko) 1993-03-23
KR100266943B1 true KR100266943B1 (ko) 2000-11-01

Family

ID=16515802

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920014092A KR100266943B1 (ko) 1991-08-16 1992-08-06 드라이-에칭방법및장치

Country Status (5)

Country Link
US (1) US5409562A (ko)
EP (1) EP0528655B1 (ko)
JP (1) JPH05234959A (ko)
KR (1) KR100266943B1 (ko)
DE (1) DE69231268T2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384009A (en) * 1993-06-16 1995-01-24 Applied Materials, Inc. Plasma etching using xenon
AU2072697A (en) * 1996-03-05 1997-09-22 Carnegie Wave Energy Limited Method for fabricating mesa interconnect structures
KR100242116B1 (ko) * 1996-12-31 2000-02-01 윤종용 임의배율변환이가능한화상기록장치
JPH10223608A (ja) * 1997-02-04 1998-08-21 Sony Corp 半導体装置の製造方法
KR100257903B1 (ko) * 1997-12-30 2000-08-01 윤종용 인시튜 모니터링가능한 플라즈마 식각장치, 그 인시튜 모니터링방법, 플라즈마 식각챔버내의 잔류물 제거를 위한 인시튜 세정방법
GB0115374D0 (en) * 2001-06-22 2001-08-15 Isis Innovation Machining polymers
JP4806516B2 (ja) * 2003-08-29 2011-11-02 Ｏｋｉセミコンダクタ株式会社 半導体装置のプラズマエッチング方法
US8633115B2 (en) * 2011-11-30 2014-01-21 Applied Materials, Inc. Methods for atomic layer etching
US10220537B2 (en) 2012-10-17 2019-03-05 Saxum, Llc Method and apparatus for display screen shield replacement
FR3022070B1 (fr) * 2014-06-04 2016-06-24 Univ D'aix-Marseille Procede de texturation aleatoire d'un substrat semiconducteur
US11011351B2 (en) 2018-07-13 2021-05-18 Lam Research Corporation Monoenergetic ion generation for controlled etch
CN111696863B (zh) * 2019-03-15 2024-04-12 北京北方华创微电子装备有限公司 硅介质材料刻蚀方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4028155A (en) * 1974-02-28 1977-06-07 Lfe Corporation Process and material for manufacturing thin film integrated circuits
JPS5421271A (en) * 1977-07-19 1979-02-17 Mitsubishi Electric Corp Pattern forming method
US4253888A (en) * 1978-06-16 1981-03-03 Matsushita Electric Industrial Co., Ltd. Pretreatment of photoresist masking layers resulting in higher temperature device processing
JPS56137637A (en) * 1980-03-31 1981-10-27 Chiyou Lsi Gijutsu Kenkyu Kumiai Etching of aluminum film
JPS56169776A (en) * 1980-06-03 1981-12-26 Tokyo Ohka Kogyo Co Ltd Selective dry etching method
JPS5842236A (ja) * 1981-09-07 1983-03-11 Nec Corp 選択ドライエツチング方法
JPH0614518B2 (ja) * 1984-01-27 1994-02-23 株式会社日立製作所 表面反応の制御方法
JPS61136229A (ja) * 1984-12-06 1986-06-24 Toshiba Corp ドライエツチング装置
KR940000915B1 (ko) * 1986-01-31 1994-02-04 가부시기가이샤 히다찌세이사꾸쇼 표면 처리방법
JP2669460B2 (ja) * 1986-10-29 1997-10-27 株式会社日立製作所 エツチング方法
JP2719332B2 (ja) * 1987-05-25 1998-02-25 株式会社日立製作所 プラズマ処理方法
FR2619578A1 (fr) * 1987-08-18 1989-02-24 Air Liquide Procede de gravure ionique reactive a basse tension d'autopolarisation par addition de gaz inertes
JPS6479326A (en) * 1987-09-21 1989-03-24 Kobe Steel Ltd Electron beam melting method for producing active metal alloy
US4786389A (en) * 1987-09-25 1988-11-22 Amp Incorporated Electroplating apparatus
JPH0817169B2 (ja) * 1988-03-11 1996-02-21 株式会社日立製作所 プラズマエッチング方法
US4948462A (en) * 1989-10-20 1990-08-14 Applied Materials, Inc. Tungsten etch process with high selectivity to photoresist
US5002632A (en) * 1989-11-22 1991-03-26 Texas Instruments Incorporated Method and apparatus for etching semiconductor materials
KR910016054A (ko) * 1990-02-23 1991-09-30 미다 가쓰시게 마이크로 전자 장치용 표면 처리 장치 및 그 방법
JPH03257182A (ja) * 1990-03-07 1991-11-15 Hitachi Ltd 表面加工装置
US5147498A (en) * 1990-04-09 1992-09-15 Anelva Corporation Apparatus for controlling temperature in the processing of a substrate

Also Published As

Publication number Publication date
EP0528655A3 (ko) 1994-03-23
EP0528655B1 (en) 2000-07-19
DE69231268T2 (de) 2001-03-15
KR930005129A (ko) 1993-03-23
EP0528655A2 (en) 1993-02-24
DE69231268D1 (de) 2000-08-24
JPH05234959A (ja) 1993-09-10
US5409562A (en) 1995-04-25

Similar Documents

Publication Publication Date Title
Samukawa Highly selective and highly anisotropic SiO2 etching in pulse-time modulated electron cyclotron resonance plasma
US4226665A (en) Device fabrication by plasma etching
US4211601A (en) Device fabrication by plasma etching
US5376223A (en) Plasma etch process
US5157000A (en) Method for dry etching openings in integrated circuit layers
Samukawa Pulse‐time‐modulated electron cyclotron resonance plasma etching for highly selective, highly anisotropic, and notch‐free polycrystalline silicon patterning
US5368685A (en) Dry etching apparatus and method
Tatsumi et al. Control of surface reactions in high-performance SiO 2 etching
JP3215151B2 (ja) ドライエッチング方法
KR100266943B1 (ko) 드라이-에칭방법및장치
Tatsumi et al. Etch rate control in a 27 MHz reactive ion etching system for ultralarge scale integrated circuit processing
EP0184220B1 (en) Apparatus and method for carrying out dry etching
Schaepkens et al. Effect of radio frequency bias power on SiO 2 feature etching in inductively coupled fluorocarbon plasmas
US5017511A (en) Method for dry etching vias in integrated circuit layers
Lee et al. Plasma characterization of an electron cyclotron resonance–radio‐frequency hybrid plasma reactor
US4373990A (en) Dry etching aluminum
US6228774B1 (en) High aspect ratio sub-micron contact etch process in an inductively-coupled plasma processing system
Ephrath Dry Etching for VLSI—A Review
Lee Surface damage threshold of Si and SiO2 in electron‐cyclotron‐resonance plasmas
Tsukada et al. Electrode temperature effect in narrow-gap reactive ion etching
JP3172340B2 (ja) プラズマ処理装置
JPH0458176B2 (ko)
Matsuo Reactive ion-beam etching and plasma deposition techniques using electron cyclotron resonance plasmas
Lee et al. Reactive etching mechanism of tungsten silicide in CF4-O2 plasma
Lynch et al. Electron cyclotron resonance etching of silylated resist

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee