KR100266666B1 - 번-인 판정회로 - Google Patents

번-인 판정회로 Download PDF

Info

Publication number
KR100266666B1
KR100266666B1 KR1019980004374A KR19980004374A KR100266666B1 KR 100266666 B1 KR100266666 B1 KR 100266666B1 KR 1019980004374 A KR1019980004374 A KR 1019980004374A KR 19980004374 A KR19980004374 A KR 19980004374A KR 100266666 B1 KR100266666 B1 KR 100266666B1
Authority
KR
South Korea
Prior art keywords
burn
signal
voltage
output
level
Prior art date
Application number
KR1019980004374A
Other languages
English (en)
Other versions
KR19990069857A (ko
Inventor
신윤철
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980004374A priority Critical patent/KR100266666B1/ko
Publication of KR19990069857A publication Critical patent/KR19990069857A/ko
Application granted granted Critical
Publication of KR100266666B1 publication Critical patent/KR100266666B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 번-인 판정회로에 관한 것으로, 종래의 기술에 있어서는 정상동작시에 외부전원의 레벨이 노이즈 등의 원인으로 인하여 높아지면 원하지 않는 상태에서 번-인 모드로 동작하는 경우가 발생하고, 또한 일정 전원전압 레벨에서는 항상 번-인 모드를 인에이블시키기 위해 스탠바이 전류 경로를 가지므로, 정상동작 중에도 과도한 저뉴를 소모하는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 조래의 문제점을 해결하기 위하여 창안한 것으로, 외부 어드레스와 명령신호를 입력받아 디코딩하여 출력하는 신호발생부와; 상기 신호발생부의 출력신호에 의해 전원전압을 인가 또는 차단하는 제1,2 피-모스 트랜지스터와; 상기 제1 피-모스 트랜지스터에서 인가하는 전압의 레벨이 번-인 모드로 들어가는 소정의 레벨이상 인가를 검출하는 번-인레벨 검출부와; 상기 번-인레벨 검출부에서 출력한 검출신호에 따라 일정한 전류의 경로를 전원전압(Vcc)에서 접지전압(Vss)으로 형성하여 바이어스 전압을 공급하는 전압공급부와; 상기 제2 피-모스 트랜지스터에서 전원전압을 인가받아 상기 번-인레벨 검출부의 출력신호와 기준전압을 비교하여 그에따른 전압을 출력하는 비교기와; 상기 신호발생부의 출력신호를 반전하여 출력하는 인버터와; 상기 비교기의 출력과 인버터의 출력을 입력받아 낸드조합하여 외부로 출력하는 낸드게이트로 구성한 장치를 제공함으로써, 정상동작시 번-인회로에 의한 스탠바이 전류 소모를 줄이고, 오동작에 의하여 번-인모드로 들어가는 것을 방지하는 효과가 있다.

Description

번-인 판정회로
본 발명은 번-인 판정회로에 관한 것으로, 특히 외부전압이 일정 레벨 이상이 되면 동작하는 반도체 소자내의 번-인회로에 있어서, 정상동작시 스탠바이(Stand-by) 전류를 소모하거나, 전압변동 등의 원인으로 번-인 상태로 들어가는 것을 방지하기 위하여 어드레스 키 조합에 의해 발생하는 번-인 엔트리 플래그(Entry Flag)신호와 외부전압이 번-인 레벨이 되면 발생하는 번-인 플래그신호가 발생하여야만 번-인 상태로 들어가게 하는 번-인 판정회로에 관한 것이다.
도 1은 종래 번-인 판정회로의 구성을 보인 블록도로서, 이에 도시된 바와 같이 외부에서 인가하는 전압의 레벨이 번-인 모드로 들어가는 소정의 레벨이상 인가를 검출하는 번-인레벨 검출부(10)와; 상기 번-인레벨검출부(10)에서 출력한 검출신호에 따라 일정한 전류의 경로를 전원전압(Vcc)에서 접지전압(Vss)으로 형성하여 바이어스 전압을 공급하는 전압공급부(20)와; 복수의 피-모스 트랜지스터(PM1, PM2)로 이루어진 전류반복기와, 상기 검출신호에 의해 상기 제1 피-모스 트랜지스터(PM1 : 이하, 피-모스)에서 출력한 전류를 인가 또는 차단하는 제1 엔-모스 트랜지스터(NM1 : 이하, 엔-모스)와, 기준전압(REF)에 의해 상기 제2 피-모스(PM2)에서 출력한 전류를 인가 또는 차단하는 제2 엔-모스(NM2)와, 상기 제2 피-모스(PM2)의 출력을 반전하여 외부로 출력하는 인버터(I1)와, 상기 전압공급부(20)의 출력에 의해 상기 제1 또는 제2 엔-모스(NM1, NM2)에서 출력한 전류를 인가 또는 차단하는 제3 엔-모스(NM3)로 구성된 비교기(30)로 구성된 것으로, 이와 같이 구성된 종래 회로의 동작 과정을 설명하면 다음과 같다.
도 1에서 번-인레벨 검출부(10)에서 외부에서 인가하는 전압의 레벨이 번-인 모드로 들어가는 소정의 레벨이상 인가를 검출하여 전압(OUT1)을 출력하면 비교기(30)는 기준전압(REF)과 상기 검출전압(OUT1)을 비교하여 검출전압이 기준전압보다 높아지면 제2 피-모스(PM2)에서 인가하는 레벨이 '하이'가 되어 인버터(I1)를 통해 '로우'신호가 출력되어 번-인 상태가 되었음을 알리는 판정신호(BURN_INB)가 출력되어 번-인 회로(미도시)가 동작하게 된다.
또한, 상기 번-인레벨 검출부(10)의 출력(OUT1)은 '로우, 하이'의 디지탈 레벨로 있는 것이 아니라 일정한 전압 레벨이기 때문에 제3 피-모스(PM3)와 제4 엔-모스(NM4)를 통해 스탠바이 전류 경로를 가지며, 상기 제4 엔-모스(NM4)는 드레인과 게이트를 서로 연결하여 일정한 바이어스 전압을 생성하는데, 이 바이어스 전압은 비교기(30)의 제3 엔-모스(NM3)의 게이트에 공급되므로, 결국 이 바이어스 전압은 상기 비교기(30)를 인에이블시켜 외부 전압이 '하이'레벨이 되면 항시 상기 비교기(30)가 동작을 할 수 있도록 제3 엔-모스(NM3)를 턴-온시킨다.
상기와 같이 종래의 기술에 있어서는 정상동작시에 외부전원의 레벨이 노이즈 등의 원인으로 인하여 높아지면 원하지 않는 상태에서 번-인 모드로 동작하는 경우가 발생하고, 또한 일정 전원전압 레벨에서는 항상 번-인 모드를 인에이블시키기 위해 스탠바이 전류 경로를 가지므로, 정상동작 중에도 과도한 저뉴를 소모하는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 조래의 문제점을 해결하기 위하여 창안한 것으로, 어드레스 키 조합에 의해 발생하는 번-인 엔트리 플래그(Entry Flag)신호와 외부전압이 번-인 레벨이 되면 발생하는 번-인 플래그신호가 발생하여야만 번-인 상태로 들어가게 하는 회로를 제공함에 그 목적이 있다.
도 1은 종래 번-인 판정회로의 구성을 보인 블록도.
도 2는 본 발명 번-인 판정회로의 일실시예 구성을 보인 예시도.
도 3은 도 2에서 신호발생부의 구성을 보인 블록도.
***도면의 주요 부분에 대한 부호의 설명***
10, 50 : 번-인레벨 검출부 20 : 전압공급부
30, 60 : 비교기 40 : 신호발생부
I1, 70 : 인버터 80 : 낸드게이트
90 : 디코더 PM1∼PM5 : 피-모스 트랜지스터
NM1∼NM4 : 엔-모스 트랜지스터
이와 같은 목적을 달성하기 위한 본 발명의 구성은 외부 어드레스와 명령신호를 입력받아 디코딩하여 출력하는 신호발생부와; 상기 신호발생부의 출력신호에 의해 전원전압을 인가 또는 차단하는 제1,2 피-모스 트랜지스터와; 상기 제1 피-모스 트랜지스터에서 인가하는 전압의 레벨이 번-인 모드로 들어가는 소정의 레벨이상 인가를 검출하는 번-인레벨 검출부와; 상기 번-인레벨 검출부에서 출력한 검출신호에 따라 일정한 전류의 경로를 전원전압(Vcc)에서 접지전압(Vss)으로 형성하여 바이어스 전압을 공급하는 전압공급부와; 상기 제2 피-모스 트랜지스터에서 전원전압을 인가받아 상기 번-인레벨 검출부의 출력신호와 기준전압을 비교하여 그에따른 전압을 출력하는 비교기와; 상기 신호발생부의 출력신호를 반전하여 출력하는 인버터와; 상기 비교기의 출력과 인버터의 출력을 입력받아 낸드조합하여 외부로 출력하는 낸드게이트로 구성함을 특징으로 한다.
상기 신호발생부는 어드레스 핀 및 명령 핀으로 외부 어드레스 신호와 명령신호를 입력받아 디코딩하여 출력하는 디코더로 구성함을 특징으로 한다.
이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명 번-인 판정회로의 일실시예 구성을 보인 예시도로서, 이에 도시한 바와 같이 외부 어드레스와 명령신호를 입력받아 디코딩하여 출력하는 신호발생부(40)와; 상기 신호발생부(40)의 출력신호에 의해 전원전압을 인가 또는 차단하는 제1,2 피-모스 트랜지스터(PM4, PM5)와; 상기 제1 피-모스 트랜지스터(PM4)에서 인가하는 전압의 레벨이 번-인 모드로 들어가는 소정의 레벨이상 인가를 검출하는 번-인레벨 검출부(50)와; 상기 번-인레벨 검출부(50)에서 출력한 검출신호에 따라 일정한 전류의 경로를 전원전압(Vcc)에서 접지전압(Vss)으로 형성하여 바이어스 전압을 공급하는 전압공급부(20)와; 상기 제2 피-모스 트랜지스터(PM5)에서 전원전압을 인가받아 상기 번-인레벨 검출부(50)의 출력신호와 기준전압(REF)을 비교하여 그에따른 전압을 출력하는 비교기(60)와; 상기 신호발생부(40)의 출력신호를 반전하여 출력하는 인버터(70)와; 상기 비교기(60)의 출력과 인버터(70)의 출력을 입력받아 낸드조합하여 외부로 출력하는 낸드게이트(80)로 구성한다.
이와 같이 구성한 본 발명에 따른 일실시예의 동작 과정을 첨부한 도 3을 참조하여 설명하면 다음과 같다.
도 3은 도 2에서 신호발생부의 구성을 보인 블록도로서, 이에 도시한 바와 같이 신호발생부(40)는 어드레스 핀(A1, A2) 및 명령 핀(C1, C2)으로 외부 어드레스 신호와 명령신호(/RAS, /CAS, /WE, /CS 등)를 입력받아 디코더(90)에서 디코딩하여 출력하고, 이 출력된 신호( )는 제1,2 피-모스 트랜지스터(PM4, PM5)의 게이트에 각각 인가되는데, 상기 신호( )가 '로우'이면 전원전압을 번-인레벨 검출부(50)와 비교기(60)로 인가하며, 이를 상기 번-인레벨 검출부(50)는 인가되는 전원전압의 레벨이 번-인 모드로 들어가는 소정의 레벨이상 인가를 검출하여 전압(OUT1)을 출력하고, 상기 비교기(60)는 기준전압(REF)과 상기 검출전압(OUT1)을 비교하여 검출전압이 기준전압보다 높아지면 상기 제2 피-모스 트랜지스터(PM5)에서 인가하는 레벨이 '하이'가 되며, 또한 상기 신호( )는 인버터(70)에서 반전되어 상기 비교기(60)의 출력과 함께 낸드게이트(80)에서 낸드조합되어 외부로 '로우'신호가 출력되는데, 이는 번-인 상태가 되었음을 알리는 판정신호(BURN_INB)로써, 이로 인하여 번-인 회로(미도시)가 동작하게 된다.
결국, 상기 제1,2 피-모스 트랜지스터(PM4, PM5)로 인가되는 신호( )가 '하이'로 되었을 때에는 전원전압의 공급을 차단시켜 번-인레벨 검출부(50)와 비교기(60) 및 전압공급부(20)의 스탠바이 전류소모를 억제하며, 이하 본 발명의 동작은 종래의 동작과 동일함으로 설명을 생략한다.
이상에서 설명한 바와 같이 본 발명 번-인 판정회로는 정상동작시 번-인회로에 의한 스탠바이 전류 소모를 줄이고, 오동작에 의하여 번-인모드로 들어가는 것을 방지하는 효과가 있다.

Claims (2)

  1. 외부 어드레스와 명령신호를 입력받아 디코딩하여 출력하는 신호발생부와; 상기 신호발생부의 출력신호에 의해 전원전압을 인가 또는 차단하는 제1,2 피-모스 트랜지스터와; 상기 제1 피-모스 트랜지스터에서 인가하는 전압의 레벨이 번-인 모드로 들어가는 소정의 레벨이상 인가를 검출하는 번-인레벨 검출부와; 상기 번-인레벨 검출부에서 출력한 검출신호에 따라 일정한 전류의 경로를 전원전압(Vcc)에서 접지전압(Vss)으로 형성하여 바이어스 전압을 공급하는 전압공급부와; 상기 제2 피-모스 트랜지스터에서 전원전압을 인가받아 상기 번-인레벨 검출부의 출력신호와 기준전압을 비교하여 그에따른 전압을 출력하는 비교기와; 상기 신호발생부의 출력신호를 반전하여 출력하는 인버터와; 상기 비교기의 출력과 인버터의 출력을 입력받아 낸드조합하여 외부로 출력하는 낸드게이트로 구성함을 특징으로 하는 번-인 판정회로.
  2. 제1항에 있어서, 상기 신호발생부는 어드레스 핀 및 명령 핀으로 외부 어드레스 신호와 명령신호를 입력받아 디코딩하여 출력하는 디코더로 구성함을 특징으로 하는 번-인 판정회로.
KR1019980004374A 1998-02-13 1998-02-13 번-인 판정회로 KR100266666B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980004374A KR100266666B1 (ko) 1998-02-13 1998-02-13 번-인 판정회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980004374A KR100266666B1 (ko) 1998-02-13 1998-02-13 번-인 판정회로

Publications (2)

Publication Number Publication Date
KR19990069857A KR19990069857A (ko) 1999-09-06
KR100266666B1 true KR100266666B1 (ko) 2000-10-02

Family

ID=19533018

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980004374A KR100266666B1 (ko) 1998-02-13 1998-02-13 번-인 판정회로

Country Status (1)

Country Link
KR (1) KR100266666B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020060788A (ko) * 2001-01-12 2002-07-19 (주)이엠엘에스아이 대기 전력이 감소되는 반도체 메모리 장치 및 이에적용되는 리던던트 디코더

Also Published As

Publication number Publication date
KR19990069857A (ko) 1999-09-06

Similar Documents

Publication Publication Date Title
KR100269313B1 (ko) 대기시전류소모가적은반도체메모리장치
US6943585B2 (en) Input buffer circuit
JP2508697B2 (ja) 半導体集積回路
KR100558549B1 (ko) 외부 전원전압 제어기능을 갖는 반도체 장치 및 그에 따른제어방법
JPH0580633B2 (ko)
KR19990084474A (ko) 저전력 정적 램의 셀 구조
IE54336B1 (en) Volgate level detecting circuitry
JPH06251584A (ja) 半導体記憶装置
CN100419911C (zh) 半导体存储器件的激活电路
US7183838B2 (en) Semiconductor device having internal power supply voltage dropping circuit
KR100266666B1 (ko) 번-인 판정회로
US6215351B1 (en) Fuse-latch circuit
KR100265594B1 (ko) 파워-업회로
KR0154662B1 (ko) 동기형 디램의 클럭 인에이블 버퍼
US6335650B1 (en) Method and apparatus for adjusting time delays in circuits with multiple operating supply voltages
KR100271713B1 (ko) 반도체 메모리 소자의 파이프 카운터 장치
KR0167261B1 (ko) 전원공급 제어회로
KR100231430B1 (ko) 반도체 메모리소자의 데이터출력 버퍼회로
KR0172787B1 (ko) 컬럼 어드레스 스트로브 신호 입력 버퍼 장치
JP3181306B2 (ja) 半導体集積回路
KR100480568B1 (ko) 고전압검출부,및이를구비한반도체메모리장치와반도체메모리장치의모드구별방법
KR100269619B1 (ko) 저전압 검출회로
KR890002188B1 (ko) 정전 검출 회로
KR0125301B1 (ko) 5v/3.3v 겸용 데이타 출력버퍼
KR0132748B1 (ko) 반도체 소자의 파우어-업 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080527

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee