KR100266372B1

KR100266372B1 - 입력신호들 간의 시간차측정회로

Info

Publication number: KR100266372B1
Application number: KR1019970075803A
Authority: KR
Inventors: 여태민
Original assignee: 김종수; 엘지이노텍주식회사
Priority date: 1997-12-29
Filing date: 1997-12-29
Publication date: 2000-09-15
Also published as: KR19990055846A

Abstract

본 발명은 디지탈 상태로 입력되는 두 개의 신호들간의 입력 시간차를 측정하는 회로에 관한 것으로서, 이들 신호간의 시간차를 시간 지연 회로(1)를 이용하여 일차적으로 확장시키고, 적분 회로(2) 및 비교 회로(3)를 이용하여 확장된 시간차를 다시 확장시킨 후, 이 확장된 시간차를 카운터(4)로서 계측하므로써 입력 신호들간의 시간차를 정확하게 측정할 수 있다.

즉, 본 발명에서는 시간차를 가지고 입력되는 두 개의 신호간의 입력 시간차를 용이하게 측정할 수 있다는 효과가 있다.

Description

입력신호들간의 시간차측정회로

본 발명은 두개의 신호들간의 입력되는 시간차를 측정하는 회로에 관한 것으로서, 더욱 상세하게는 신호들간의 입력시간차를 확대하므로서 이들 시간차를 정확하게 검출할 수 있게 한 입력신호들간의 시간차측정회로에 관한 것이다.

디지탈 오실로스코프등과 같은 장치에서는 아나로그 신호를 디지탈 신호로 변화시키게 되며, 아나로그 신호를 디지탈 신호로 변환시킬 때에는 소정 주파수의 샘플링 신호로서 아나로그 신호를 샘플링하고, 이 샘플링값을 순서적으로 나열하므로서 아나로그 파형을 재생할 수 있다.

한편, 이들 장치에서 디지탈 상태의 데이터를 샘플링하고자 하는 경우가 있으며, 입력 신호(디지탈 상태의 샘플링 신호의 동기가 일치하지 않고, 샘플링 신호가 입력 신호에 대하여 매우 느리게 입력되는 경우가 발생할 수 있다. 이 경우 실시간 샘플링을 통한 파형 재생이 불가능하게 되며, 이때는 다른 샘플링 방법을 사용하여야 한다. 그 중 한 방법이 무작위 샘플링(Random Interleaved Sampling)방법이며, 이 방법에서는 입력 신호와 샘플링 신호간의 시간차를 정확하게 검출할 필요가 있다.

그러나, 입력 신호와 샘플링 신호간의 시간차는 수 나노초 ns인 바, 이들 시간차를 정확하게 검출하기는 어렵다는 문제가 있었다. 따라서, 이들 시간차를 샘플링 신호의 입력 주기에 대하여 수배 이상으로 확장하여 주므로써입력 신호와 샘플링 신호간의 시간차를 정확히 검출할 수 있게 하는 회로가 필요하다.

본 발명은 이러한 필요성에 부응하여 안출한 것으로서, 본 발명의 목적은 입력되는 두 개의 신호들간의 시간차를 확장하므로써 시간차를 정확하게 측정할 수 있게 한 입력 신호들간의 시간차 측정 회로를 제공하는데 있다.

제1도는 본 발명에 따른 입력신호들 간의 시간차측정회로도.

제2도는 본 발명에 따른 입력신호들 간의 시간차측정회로에 구성되는 적분회로도.

제3도는 본 발명에 따른 입력신호들 간의 시간차측정회로의 주요 부분 파형도.

* 도면의 주요부분에 대한 부호의 설명

1 : 시간지연회로 2 : 적분회로

3 : 비교회로 4 : 카운터

상기 목적을 달성하기 위한 본 발명은, 아날로그신호를 디지탈신호로 변환시키는 디지탈 오실로스코프의 무작위 샘플링을 위하여, 소정시간차를 두고 입력되는 입력신호 및 샘플링신호 사이의 상기 시간차를 측정하기 위한 장치로서, 입력신호와 최초 샘플링신호 간의 시간차를 D플립플롭을 이용하여 샘플링신호 주기 또는 그 이상으로 확장시키는 시간지연회로와; 상기 시간지연회로에서 확장된 게이트신호를 적분하여 수십 마이크로 시간대의 스위프 게이트신호를 발생시키는 적분회로와; 상기 적분회로의 출력을 기준전압과 비교하여 상기 전분회로의 출력이 상기 기준전압 이상임을 알리는 신호를 출력하는 비교회로와; 상기 비교회로로부터 출력되는 신호의 출력시간을 계수하여 상기 입력신호와 샘플링신호 간의 시간차 정보로서 출력하는 카운터를 구비하는 것을 특징으로 한다.

이하, 본 발명의 일 실시예를 첨부된 도면을 참조하여 상세히 설명한다.

도 1은 본 발명에 따른 입력신호와 샘플링신호 간의 시간차 확장회로도로서, 시간지연회로(1), 적분회로(2), 비교회로(3) 및 카운터(4)를 구비한다. 상기 시간지연회로(1)는 D플립플롭(D1,D2,D3) 및 슈미트 크리거 낸드 게이트(SN1,SN2)로 구성되어 있다. 즉, 입력신호는 D플립플롭(D1)의 클럭단자(CK)가 인가되고, 샘플링 신호는 D플립플롭(D2,D3)의 클럭단자(CK)에 인가되도록 구성되어 있으며, D플립플롭(D2)은 D플립플롭(D1)의 단자(Q) 출력에 따라 선택적으로 리셋되도록 구성되어 있다. 또한, D플립플롭(D3)은 D플립플롭(D2)의 단자(Q) 출력에 따라 리셋되도록 구성되어 있다. 여기서, D플립플롭(D1,D2,D3)의 입력단자(D)에는 전원전압 (5V)이 인가된다.

또한, 시간 지연 회로(1)내의 슈미트 트리거 낸드 게이트(SN1)는 D플립플롭(D3)의 반전단자(Q) 출력과, D플립플롭(D1)의 단자(Q) 출력을 조합하여 트리거되도록 구성되어 있으며, 슈미트 트리거 낸드 게이트(SN2)는 슈미트 트리거 낸드 게이트(SN1)의 출력을 반전시켜 트리거되도록 구성되어 있다.

한편, 시간 지연 회로(1)와 연결된 적분 회로(2)는 도 2에 도시된 바와 같이 충방전용 캐패시터(C1)와 캐패시터(C1)에 충전 전류를 제공하는 증폭용 트랜지스터(TR1) 그리고, 캐패시터(C1)가 방전하는 전류의 방전 패스를 제공하는 증폭용 트랜지스터(TR2)를 구비한다.

적분 회로(2)에는 비교 회로(3)가 연결되어 있으며, 비교 회로(3)는 적분 회로(2)에서 출력되는 전압과 소정의 기준 전압(Vref)를 비교하여 적분 회로(2)의 출력이 기준 전압(vREF)이상일 때에 로직 하이가 되는 클럭 신호를 출력하며, 카운터(4)는 비교 회로(3)에서 출력되는 클럭 신호의 지속 시간(하이 레벨 상태로 지속되는 시간)을 또 다른 제2클럭 신호로 계수하여 그 계수값을 출력하게 구성되어 있다.

이와 같이 구성된 회로의 작동 상태를 도 3의 파형도를 참조하여 설명한다.

먼저, 도 3에 도시된 바와 같이 입력 신호는 시점(T1)에서 그리고, 샘플링 신호는 시점(T2)에서 하이 레벨로 변환되는 바, 입력 신호와 샘플링 신호는 상호 동기가 일치되지 않고 있으며, 이 시간차는 (T2-T1)임을 알 수 있다.

이러한 상태에서 시간 지연 회로(1)내 D플립플롭(D1)은 입력 신호에 동기되어 펄스(P1)를 출력하게 되며, D플립플롭(D2)는 샘플링 신호에 동기되어 펄스(P2)를 출력하게 된다.

이때, D플립플롭(D3)은 도시된 바와 같이 D플립플롭(D2)의 단자(Q)가 하이 레벨의 펄스(P2)를 출력하기 까지 리셋되어 있는 상태이므로 시점(T3)에서 샘플링 신호에 동기되어 단자(Q)로 하이 레벨의 펄스(P3)를 출력하게 된다. 이때, D플립플롭(D3)의 반전 단자(Q)는 펄스(P3)가 반전된 상태의 펄스(P4)를 출력하게 될 것이다.

상술한 펄스(P1,P4)는 슈미트 트리거 낸드 게이트(SN1)에서 조합된 후 슈미트 트리거 낸드 게이트(SN2)에서 반전되는 바, 슈미트 트리거 낸드 게이트(SN2)는 펄스(P5)를 출력하게 된다.

이러한 펄스(P5)는 적분 회로(2)에 인가되며, 적분 회로(2)내 캐패시터(C1)의 시정수 및 트랜지스터(Q1,Q2)를 통한 충방전 전류량에 대응하여 펄스(P5)를 적분하므로써 펄스(P6)를 출력하게 된다. 여기서, 펄스(P6)의 파형은 캐패시터(C1)의 용량 및 트랜지스터(Q1,Q2)를 통한 충방전 전류량을 조절하므로서 제어할 수 있음은 본 발명의 기술 분야에서 통상의 지식을 가진 자는 용이하게 알 수 있을 것이다.

적분 회로(3)로로부터의 펄스(P6)는 비교 회로(3)에 인가되며, 비교 회로(3)는 이 펄스(P6)와 기준 전압(Vref)을 비교하여 펄스(P6)가 기준 전압(Vref)이상일 때에 하이 레벨의 신호를 출력하므로써 클럭 펄스(P7)를 출력하게 될 것이다.

카운터(4)는 펄스(P7)가 하이 레벨 상태로 존재하는 시간을 비교적 높은 주파수의 클럭으로서 계수하고, 이 계수값을 도시하지 않은 표시부 등을 통하여 출력한다.

즉, 본 발명에서는 디지탈 상태의 입력 신호와 이 입력 신호를 샘플링하는 샘플링 신호와 동기가 일치하지 않는 경우에, 이들 신호가의 시간차가 매우 짧아 시간차를 정확히 계측할 수 없는 바, 이들 신호간의 시간차를 시간 지연회로(1)를 이용하여 일차적으로 확장시키고, 적분 회로(2) 및 비교 회로(3)를 이용하여 확장된 시간차를 다시 확장시킨 후 이 확장된 시간차를 계측하므로써 입력신호와 샘플링 신호와의 시간차를 정확하게 측정할 수 있는 것이다.

상술한 설명에서는 입력 신호를 샘플링 신호로서 샘플링하는 경우에 이 입력 신호와 샘플링 신호간의 시간차를 측정하는 것으로서 본 발명을 설명하였으나, 어떠한 종류의 신호들이라도 시간차가 존재하는 경우에는 이 두개의 신호사이에 존재하는 시간차를 본 발명을 이용하여 용이하게 측정할 수 있음은 본 발명의 기술 분야에서 통상의 지식을 가진 자는 용이하게 알 수 있을 것이다.

이와 같이 본 발명에서는 시간차를 가지고 입력되는 두 개의 신호간의 시간차를 용이하게 측정할 수 있다는 효과가 있다.

Claims

아날로그신호를 디지탈신호로 변환시키는 디지탈 오실로스코프의 무작위 샘플링을 위하여, 소정시간차를 두고 입력되는 입력신호 및 샘플링신호 사이의 상기 시간차를 측정하기 위한 장치로서, 입력신호와 최초 샘플링신호 간의 시간차를 D플립플롭을 이용하여 샘플링신호 주기 또는 그 이상으로 확장시키는 시간지연회로와; 상기 시간지연회로에서 확장된 게이트신호를 적분하여 수십 마이크로 시간대의 스위프 게이트신호를 발생시키는 적분회로와; 상기 적분회로의 출력을 기준전압과 비교하여 상기 전분회로의 출력이 상기 기준전압 이상임을 알리는 신호를 출력하는 비교회로와; 상기 비교회로로부터 출력되는 신호의 출력시간을 계수하여 상기 입력신호와 샘플링신호 간의 시간차 정보로서 출력하는 카운터를 구비하는 입력신호들간의 시간차측정회로.
제1항에 있어서 : 상기 시간지연회로는, 클럭단자로 상기 입력신호가 입력되고 입력단자에 전원이 인가되는 제1플립플롭과; 클럭단자로 상기 최초 샘플링신호가 입력되고 입력단자에 전원이 인가되며, 상기 제1D플립플롭의 출력에 따라 선택적으로 리셋되는 제2D플립플롭과; 클럭단자로 상기 최초 샘플링신호가 입력되고 입력단자에 전원이 인가되며, 상기 제2D플립플롭의 출력에 따라 선택적으로 리셋되는 제3D플립플롭과; 상기 제3D플립플롭의 반전출력단자의 출력과 상기 제1D플립플롭의 출력단자의 출력을 조합하여 트리거되는 제1슈미트 트리거 낸드 게이트와; 상기 제1슈미트 트리거 낸드 게이트의 출력을 반전시켜 트리거되는 제2슈미트 드리거 낸드 게이트를 구비하는 입력신호들간의 시간차측정회로.