KR100264925B1

KR100264925B1 - 마이크로 컴퓨터

Info

Publication number: KR100264925B1
Application number: KR1019960004544A
Authority: KR
Inventors: 가즈히꼬 스즈끼
Original assignee: 가네꼬 히사시; 닛뽕덴끼 가부시키가이샤
Priority date: 1995-02-21
Filing date: 1996-02-21
Publication date: 2000-09-01
Also published as: EP0729088A2; DE69628604T2; EP0729088B1; DE69628604D1; US5812834A; KR960032138A; JPH08227326A; EP0729088A3; JP2702431B2

Abstract

카운트 대상 펄스의 주파수의 고속화를 가능케하는 동시에, 소정 계측 시간내에서만 상기 카운트 대상 펄스를 카운트하고, 회로 규모의 증대를 억제한다.

타이머 카운터(8)가 타이머 카운터(7)의 출력 신호(Oa)를 클록(Xb)의 공급 제어 신호로서 입력시키는 3 입력의 AND 게이트(83A)를 구비한다.

Description

마이크로 컴퓨터

제1도는 본 발명의 마이크로 컴퓨터의 제1실시예를 도시하는 블록도.

제2도는 본 실시예의 마이크로 컴퓨터에 있어서의 동작의 한 예를 도시하는 타임 차트.

제3도는 본 발명의 마이크로 컴퓨터의 제2실시예를 도시하는 블록도.

제4도는 종래의 제1마이크로 컴퓨터를 도시하는 블록도.

제5도는 종래의 제1마이크로 컴퓨터에 있어서, 동작의 한예를 도시하는 타임 차트.

제6도는 종래의 제2마이크로 컴퓨터를 도시하는 블록도.

* 도면의 주요부분에 대한 부호의 설명

1 : 분주기 2 : CPU

3 : ROM 4∼6 : 버스

7,7A,8,8A,8B : 타이머 카운터 70,80 : 동작 제어 회로

71,71A,81 : MPX 72,82 : CLSEL

73,83,83A : AND 게이트 74,84 : OR 케이트

75,85 : 카운터 76,86 : 비교치 설정 레지스터

77,87 : 비교 회로 78,88 : F/F

79,89 : INTT 91 : 캡쳐 레지스터

본 발명은 마이크로 컴퓨터에 관한 것이며, 특히 복수의 타이머 카운터를 내장하는 단일칩 마이크로 컴퓨터(이하, 단일 칩 마이콤이라고 한다.)에 관한 것이 다.

일반적으로, 단일칩 마이콤에 내장되는 타이머 카운터는, 임의의 시간을 계측하거나, 외부로 부터의 입력 펄스를 카운트하는데 사용되고, 이들의 계측 카운터 동작의 각각은 상기 타이머 카운터가 하나의 독립된 타이머 카운터로서 실행한다. 또한, 단일 칩 마이콤이 2개의 타이머 카운터를 내장한 경우는, 한쪽을 시간 계측용 타이머로 사용하고, 다른 한쪽을 외부 입력 펄스 카운트용 카운트 타이머로 사용하여, 이들 두개의 타이머 카운터를 사용함으로써, 임의의 시간 또는, 외부 입력 펄스를 카운트하는 사용방법도 있다.

여기에서는, 종래의 마이크로 컴퓨터로서 상술된 2개의 내장 타이머 카운터를 구비하여 각각 시간 계측 타이머용 및 외부 입력 펄스 카운트용으로 사용하는 단일 칩 마이콤의 예에 관하여 설명한다.

이런 종류의 종래의 일반적인 제1마이크로 컴퓨터를 블록으로 표시한 제4도를 참조하면, 이 종래의 마이크로 컴퓨터는, X1 단자 T1으로부터의 클록 X1을 소정의 분주비로 분주하여 CPU(2)와 MPX(71, 81)에 각각 공급하는 내부 클록 Xc, Xa1, Xa2, Xb1, Xb2를 생성하는 분주기(1)와, 클록 Xc에 동기하여 ROM(3)에 저장된 프로그램에 따라 처리를 하는 CPU(2)와, CPU(2)의 프로그램을 저장한 ROM(3)과, 데이타 및 어드레스 전송용의 쌍방향 복수 비트 길이의 버스(4)와, 라이트 신호(W) 및 리드 신호(R)를 각각 전송하는 신호선(5, 6)과, 타이머 카운터(7, 8)를 구비한다.

타이머 카운터(7)는, 1 비트의 레지스터로 이루어진 카운터(75)의 동작을 제어하는 동작 제어 회로(70)와, MPX(71)와 2 비트의 레지스터에서 MPX(71)가 출력하여 클록을 선택하는 CLSEL(72)과, 2 입력의 AND 게이트(73)와, 2입력의 OR 게이트(74)와, 카운터(75)와, 비교치 설정 레지스터(76)와, 비교 회로(77)와, 플립 플롭(F/F)(78)과 INTT(79)를 구비한다.

여기서, 라이트 신호(W)는 이들 신호의 동작 제어 회로(70, 80)와, CLSEL(72, 82)과, 비교치 설정 레지스터(76, 86)및, INTT(79, 89)에 데이타가 기록(write)될 때,‘1’로 되는 신호이며, 리드 신호(R)은 카운터(75, 85)로부터 데이타가 판독(read)될때,‘1’로 되는 신호이다.

다음에 제4도 및 동작 타임 차트를 도시하는 제5도를 참조하여, 종래의 마이크로 컴퓨터의 동작에 관하여 설명하면, 먼저 CPU(2)는 버스(4)를 경유하여 타이머 카운터(7,8)에 대하여 어드레스와 데이타를 공급하고, 신호선(5)의 라이트 신호(W)에 동기하고 타이머 카운터(7, 8)의 각 레지스터 즉 동작 제어 회로(70, 80)와, CLSEL(72, 82)와, 비교치 설정 레지스터(76, 86)및 INTT(79,89)에 각각 데이타를 기록한다. 또 신호선(6)의 리드 신호(R)에 동기하고, 버스(4)를 경유하여 타이머 카운터(7, 8)에 대하여 어드레스틀 출력하고, 카운터(75, 85)로부터 데이타를 판독한다. 또 INTT(79)또는 INTT(89)으로 부터 발생된 인터럽트 신호 INT에 의해 인터렁트 처리를 한다. 이 인터럽트 처리는 버스(4)를 통하여 신호선(5)의 라이트 신호(W)를‘1’로 하고, 인터럽트 신호 INT 발생에 응하는 인터럽트 플래그 즉 INTT(79)또는 INTT(89)의 내용을 클리어 처리한 후, ROM(3)에 저장되어 있는 인터럽트 신호 INT에 대한 인터럽트 처리 루틴을 실행한다.

동작 제어 회로(70)에 데이타(Da)를 기록하는 것은 CPU(2)에 의해 버스(4)를 경유하여 라이트 신호(W)에 동기하여 행해진다. 동작 제어 회로(70)의 출력 데이타(Da)가‘0’일때, AND 게이트(73)의 출력은 ‘0’으로'되어 카운터(75)는 동작하지 않는다. 데이타(Da)를 ‘1’로 하였을 때, 카운터(75)는 초기화되고, F/F(78)의 내용온 ‘1’로 되고 INTT(79)의 내용은 ‘0’으로 된다. 이때 AND 게이트(73)의 출력의 카운트 펄스(Pa)는 MPX(71)의 출력이되며, 카운터(75)는 MPX(71)출력의 라이징 에지에 동기하여 카운트 동작을 한다. MPX(71)는 분주기(1)으로부터 공급되는 클록 Xa1, Xa2를 입력으로 하고, CLSEL(72)의 출력 신호에 응답하여 Xa1, Xa2 중의 하나를 AND 게이트(73)에 출력한다. CLSEL(72)에로의 기록은, CPU(2)에 의해 버스(4)를 통하여 신호선(5)의 라이트 신호(W)에 동기하여 행해진다.

카운터(75)는, 비교치 설정 레지스터(76)의 설정치(Ma)와 일치할때까지 카운트 펄스(Pa)의 라이징 에지에 동기하여 카운트-업된다. 카운터(75)의 카운트치(Na)는 항상 비교회로(77)에 공급된다. 카운트치(Na)는 동작 제어 회로(70)의 데이타(Da)에 ‘1’이 기록되거나, 또는 비교회로(77)로 부터 일치 신호가 출력될 때, 카운트 펄스(Pa)의 라이징 에지(이하 카운트 펄스(Pa))가 입력되면 OR 게이트(74)의 출력 리셋 펄스(Ia)에 의해 초기화 된다. 카운터(75)의 판독은 CPU(2)에 의해 버스(4)를 통하여, 신호선(6)의 리드 신호(R)에 동기하여 행해진다.

비교치 설정 레지스터(76)는 CLSEL(72)가 선택한 클록의 주파수로 부터 산출한 시간에 응하는 임의의 설정치(Ma)를 설정하는 레지스터이다. 비교치 설정 레지스터(76)로의 기록은 CPU(2)에 의해 버스(4)를 통하여 라이트 신호(W)에 동기하여 행해진다. 설정치(Ma)는 항상 비교 회로(77)에 공급된다.

비교 회로(77)은, 항상 비교설정치(Ma)와 카운트치(Na)를 비교하여 쌍방의 값이 일치하였을때 일치신호(Ca)‘1’을 출력하고, 다음의 카운트 펄스(Pa)에서 F/F(78)과 INTT(79)와 OR 게이트(74)에 대하여 제어 신호를 출력한다. F/F(78)은, 동작 제어 회로(70)에‘1’을 기록하므로써‘1’로 되고, 비교회로(77)으로 부터 일치신호(Ca)가 출력될 때 카운트 펄스(Pa)가 입력되면, F/F(78)의 출력(Oa)은 반전하다. 이 출력(Oa)은 단자 T2로 출력된다.

INTT(79)는 동작 제어 회로(70)의 데이타(Da)로서‘1’을 기록하므로써,‘0’으로 되고, 비교회로(77)으로부터 일치신호(Ca)가 출력될 때, 카운트 펄스(Pa)가 입력되면, 그 출력(INTa)이 ‘1’로 되는 인터럽트 플래그이다. 또 IMTa는 항상 CPU(2)에 공급되고, 이 INTa =‘1’로 되었을 때에 CPU(2)가 실시하는 인터럽트 처리에 의해, 그의 내용은 클리어 된다. 타이머 카운터(8)는, 타이머 카운터(7)의 구성에 대하여 카운트 대상의 펄스(TIb)입력 단자 T3를 추가한 구성으로 되어 있으며, CLSEL(82)의 설정치에 대응하여 카운트 펄스(Pb)으로서 펄스(TIb)를 선택할 수 있다. 그 이외에는 타이머 카운터(7)와 동일하기 때문에 설명은 생략한다.

여기서 설명의 편의상 타이머 카운터(7)를 임의의 시간 계측용 시간 계측 타이머로 하고, 타이머 카운터(8)를 외부 입력 펄스의 카운트용 카운트 타이머로 한다. 또 시간 계측 타이머, 카운트 타이머 모두 8 비트의 타이머 카운터로 한다.

다음에 동작 타임 차트를 도시하는 제5도를 참조하여 종래의 마이크로 컴퓨터의 외부 입력 펄스의 카운트 동작에 관하여 설명하면, 우선 타이머 카운터(7, 8)의 동작 모드를 설정한다. 타이머 카운터(7)의 동작 설정은 ROM(3)으로부터의 출력 프로그램(명령)Ip를 CPU(2)가 해독하고, 버스(4)를 통하여 CLSEL(72)과 비교치 설정 레지스터(76)각각에 데이타를 설정하여 실시한다. 비교치 설정 레지스터(76)에는 CLSEL(72)에 의해 선택된 클록(Xa)의 클록 주파수로부터 산출한 계측 시간에 대한 임의의 설정치(Ma)으로서 데이타‘n’(계측시간 = 클록 주파수 *( n+1))을 설정한다. 또 CLSEL(72)에는, 카운터(75)가 카운트업 용의 기준 클록으로 클록 Xa1, Xa2의 2 종류의 클록 중의 어느 한쪽을 선택하기 위한 데이타를 설정한다.

또 타이머 카운터(8)의 동작 설정은 마찬가지로 ROM(3)의 프로그램을 CPU(2)가 해독하고, CLSEL(82)과 비교치 설정레지스터(86)의 각각에 데이타 설정을 행한다. 비교치 설정레지스터(86)에는, 설정치(Mb)로서 최대치‘FFH’를 설정한다. 또, CLSEL(82)에는, MPX(81)의 출력에 클록 Xb1 또는 Xb2가 공급되도록 펄스 TIb를 선택하는 데이타를 설정한다.

다음에 타이머 카운터(7, 8)의 동작을 개시한다. 먼저 CPU(2)는 프로그램(Ip)의 해독 결과에 따라, 동작 제어 회로(80)의 출력 데이타(Db)를‘1’로 설정한다. 이때 카운터(85)가 ‘OOH’로 초기화되고, F/F(88)은‘1’로 되고, INTT(89)는 ‘0’으로 된다. 카운터(85)는 카운터치(Nb)가 비교치 설정 레지스터(86)의 설정치(Mb)‘FFH’와 일치할 때까지 펄스(TIb)에 동기하여 카운트업 된다.

다음에, CPU(2)는 마찬가지로 동작 제어 회로(70)의 출력 데이타(Da)를 ‘1’로 설정한다. 이때 카운터(75)는 ‘OOH’로 초기화되고, F/F(78)은 ‘1’로 되고, INTT(79)는‘0’으로 된다. 카운터(75)는 비교치 설정 레지스터(76)의 설정치(Ma)‘n’과 일치할때까지 카운트 펄스(Pa)에 동기하여 카운트업된다. 카운터(75)의 카운트 치(Na)가 n으로 된 다음의 카운트 펄스로 카운트치(Na)는 초기치 ‘00H’로 되고, F/F(78)은 반전하여‘0’으로 된다. 이때 INTT(79)는‘1’로 되어 인터럽트가 발생한다. 인터럽트의 발생은 CPU(2)에 전달되고, CPU(2)는 인터럽트 처리를 하여 INTT(79)를 클리어하고, CPU(2)는 ROM(3)의 INTTa 인터럽트 처리루틴을 실행한다. INTT 인터럽트 처리 루틴에서 CPU(2)는, 동작중의 카운터(85)의 카운터치(Nb)를 판독함으로써, 외부로부터의 카운트 대상 펄스(TIb)의 카운트치 = OFH를 얻는다.

즉, 시간 계측 타이머인 타이머 카운터(7)의 동작개시로부터 INTT(79)의 발생까지의 기간이 계측시간이며, 카운트 타이머인 타이머 카운터(8)는 시간 계측타이머의 인터럽트가 발생할 때까지 외부로 부터의 카운트 대상 펄스(TIb)를 카운트한다.

다음에, 종래의 제2마이크로 컴퓨터를 제4도와 공통의 구성요소에는 공통의 부호 및 번호를 붙여서 동일하게 블록으로 표시한 제6도를 참조하면, 이 종래의 제2마이크로 컴퓨터와 상술한 제1마이크로 컴퓨터와의 상이점은, 타이머 카운터(8)대신에 캡쳐 레지스터(97)를 더 구비하는 타이머 카운터(8B)를 구비하는 것이다

캡쳐 레지스터(91)는, 리드신호(R)에 동기하여 버스(4)를 통하여 CPU(2)에 의해 판독이 가능하고, INTT(79)으로부터의 인터럽트 신호 발생에 동기하여 카운터(85)의 카운트치(Nb)를 취입한다.

다음에, 종래의 제2마이크로 컴퓨터의 동작을 설명하면, 여기서는 타이머 카운터(8B)의 캡쳐 레지스터(91)이외는, 제4도의 타이머 카운터(7, 8)와 동일한 구성이고, 동일한 동작을 실시하므로, 여기서는 상이점만을 설명한다. 먼저 타이머 카운터(7)의 인터럽트 플래그 INTT(79)가 ‘0→1’로 될때, 카운터(85)의 카운트치(Nb)는 캡쳐 레지스터(91)에 취입되고 유지된다. CPU(2)는 인터럽트 처리루틴에서 캡쳐 레지스터(91)의 값을 판독하여 카운트 대상 펄스(TIb)의 카운트 값=OBH를 얻는다.

상술한 종래의 제1마이크로 컴퓨터는 내장 타이머 카운터의 한쪽인 카운트 타이머에 의해 외부로 부터 입력되는 카운트 대상 펄스를 카운트하는 경우, 카운터 동작중에 카운트치를 판독할 필요가 있기 때문에, 상기 카운트 대상 펄스의 주기가 카운터 판독 명령 사이클 이상일 필요가 있어 고속성이 결여된다는 결점이 있었다.

또 카운트 타이머의 동작 개시로부터 시간 계측 타이머의 동작개시까지의 기간, 혹은 시간 계측 타이머의 인터럽트 발생으로부터 카운트 타이머의 카운트 판독 개시까지의 기간에 상기 카운트 대상 펄스를 카운트하여 카운트치가 부정확하게 된다는 결점이 있었다.

한편, 종래의 제2마이크로 컴퓨터는 캡쳐 레지스터를 구비함으로써 상기 고속성이 결여된다는 결점은 해소되나, 카운트 타이머의 동작 개시로부터 시간 계측 타이머의 동작 개시까지의 기간의 상기 카운트 대상 펄스를 카운트하여 카운트치가 부정확하다는 결점은 여전히 남는데다가, 캡쳐 레지스터를 구비함으로써, 새로이 회로 규모가 증대하여 비용 증가 요인이 된다는 결점이 있었다.

본 발명의 목적은 이상의 결점을 해소하고, 카운트 대상 펄스의 주파수 고속화를 가능케하는 동시에, 소정 계측시간내에서만 상기 카운트 대상 펄스를 카운트하고, 회로 규모의 증대를 억제한 마이크로 컴퓨터를 제공하는데 있다.

본 발명의 마이크로 컴퓨터는 다른 주파수를 갖는 복수의 클록 신호를 입력받아 상기 복수의 클록 신호 중 하나를 선택하고, 공급 제어 신호와 일치되어 제어됨으로써 선택된 클록 신호의 출력을 제어하는 클록 제어 수단과, 상기 선택된 클록 신호를 입력받아 카운트치를 출력하는 카운트 수단과, 상기 카운트 수단의 상기 카운트치와 비교되는 설정치를 저장하는 비교치 설정 레지스터와, 상기 카운트 수단의 상기 카운트치와 상기 비교치 설정 레지스터의 상기 설정치를 입력받아 상기 카운트 수단의 상기 카운트치가 상기 설정치와 일치할 때 일치 신호를 발생시키는 비교 수단 및 상기 일치 신호에 응답하여 반전하는 출력 신호를 유지하는 출력 유지 수단을 각각 포함하는 제1및 제2타이머 카운터를 구비하고, 제2타이머 카운터내에 상기 제1타이머 카운터의 상기 출력 신호를 상기 제2타이머 카운터의 상기 클록 제어 수단에 공급하기 위한 제어 신호 입력 수단 및 외부 클록 신호원으로부터의 외부 클록 신호를 입력하는 외부 클록 입력 단자를 상기 클록 제어 수단에 구비함으로써, 상기 선택된 클록 신호 또는 외부 클록 신호를 상기 제1타이머 카운터의 상기 출력신호 및 상기 공급 제어 신호를 기준으로 상기 클록 제어 수단에 의해 제어함으로써 상기 카운터 수단에 출력하는 것이 특징으로 한다.

[실시예]

다음에, 본 발명의 실시예를 제4도와 공통의 구성요소에는 공통의 부호번호를 붙여서 동일하게 블록으로 도시하는 제1도를 참조하면, 동도에 표시한 본 실시예의 마이크로 컴퓨터는, 종래와 공통의 분주기(1)와, CPU(2)와, ROM(3)과, 버스(4)와, 신호선(5, 6)과, 타이머 카운터(7)에 추가로, 타이머 카운터(8)대신에 3입력의 AND 게이트(83A)를 포함하는 타이머 카운터(8A)를 구비한다.

AND 게이트(83A)의 추가된 제3의 입력단에는 출력 단자 T2에 접속된 출력 신호(Oa)가 공급된다.

다음에 제1도를 참조하여 본 실시예의 동작에 관하여 설명하면, 우선 타이머 카운터(7)의 F/F(78)는, 동작 제어 회로(70)에 설정 데이타(Da)으로서 ‘1’ 을 기록함으로써 ‘1’로 되고, 비교 회로(77)으로 부터의 출력의 일치 신호(Ca)가 출력될때, 카운트 펄스(Pa)가 공급되면, 그 출력(Oa)은 반전한다. 이 출력(Oa)은 출력 단자(T2)및 타이머 카운터(8A)의 AND 게이트(83A)에 공급된다.

AND 게이트(83A)는 출력(Oa)에 추가로, MPX(81)의 출력 클록(Xb), 동작 제어 회로(80)의 출력 데이타(Db)의 공급에 응답하여 이것들의 각 데이타를 AND 연산하여 카운트 펄스(Pb)를 카운터(85)에 출력한다.

다음에, 종래와 마찬가지로, 타이머 카운터(7, 8A)를 각각 시간 계측타이머 및 카운트 타이머로 하고, 동작 타임 차트를 도시하는 제2도를 참조하여 본 실시예의 마이크로 컴퓨터의 외부입력 카운트 대상 펄스의 카운트 동작에 관하여 설명하면, 우선 종래와 동일하게 타이머 카운터(7, 8A)의 동작 모드를 설정한다.

다음에 타이머 카운터(7, 8A)의 각각의 동작을 개시한다. 먼저 CPU(2)는, ROM(3)의 프로그램(명령)(Ip)에 따라 버스(4)를 통하여 동작 제어 회로(70)에 데이타(Da)으로서 ‘1’을 설정한다. 이때 카운터(75)는 ‘00H’로 초기화되고, F/F(78), INTT(79)는 각각 ‘1’,‘0’ 으로 된다. 이때, 타이머 카운터(8A)의 AND 게이트(83A)의 입력 신호중 하나인 출력(Oa)이 ‘1’로 되므로, 카운터(85)는 비교치 설정 레지스터(86)의 설정치(Mb)(FFH)와 일치할때까지 단자(T3)으로부터 입력되는 카운트 대상펄스(TIb)에 동기하여 카운트업된다.

데이타(Da)으로서 ‘1’을 설정하고나서 카운터(75)는 비교치 설정 레지스터(76)의 설정치(Ma) ‘n’과 일치할때까지 클록(Xa)에 대응하는 카운트 펄스(Pa)에 동기하여 카운트업된다. 카운터(75)가 ‘n’ 으로 된 다음 카운트 펄스의 라이징 에지에서 이 카운터(75)는 초기치 ‘OOH’로 되고 F/F(78)은 반전하여 ‘0’으로 된다. 이때 INTT(79)가 ‘1’로 되고, 인터럽트를 발생시킨다. 그러면, AND 게이트(83A)의 3입력 중의 하나인 출력(Oa)이 ‘0’으로 되므로, 카운터(85)는 카운트 대상 펄스(TIb)가 입력되더라도 카운트 동작을 하지 않게 된다. INTT(79)세트에 의한 인터럽트의 발생은 CPU(2)에 전달되고, CPU(2)는 인터럽트 처리를 하여 INTT(79)를 클리어 하여 ROM(3)의 INTTa 인터럽트 처리 루틴을 실행한다. INTTa 인터럽트 처리 루틴에서 CPU(2)는 동작 정지 중인 카운터(85)의 카운트치(Nb)를 판독함으로써, 카운트 대상 펄스(TIb)의 카운트치=08H를 얻는다.

위에서 설명한 바와 같이, 시간 계측 타이머인 타이머 카운터(7)의 동작 개시로 부터 INTT(79)가 발생될 때까지의 F/F(78)의 출력(Oa)이 ‘1’인 기간이 계측시간이며, 이출력(Oa)이 ‘1’인 시간만, 카운트 타이머인 타이머 카운터(8A)는 카운트 대상 펄스(TIb)를 카운트한다.

다음에 본 발명의 제2실시예를 제1도와 공통의 구성요소에는 공통의 부호 및 번호를 붙여서 동일 블록으로 도시하는 제3도를 참조하면, 이 도에 도시된 본 실시예와 상술한 제1의 실시예와의 상이점은, 타이머 카운터(7)대신에 입력 단자(T5)로부터 입력되는 외부 클록(TIa)에 대응하는 3 입력의 MPX(71A)을 포함하는 타이머 카운터(7A)를 구비하는 점이다.

MPX(71A)는 제1실시예의 타이머 카운터(8A)의 MPX(81)과 마찬가지로, 클록(Xa1, Xa2)과 외부 클록(TIa)의 3개의 클록 중에서 CLSEL(72)의 출력 신호에 의해 어느 하나를 AND 게이트(73)에 출력한다.

시간 계측 타이머인 타이머 카운터(7A)는, CLSEL(72)에서 MPX(71A)의 출력 클록(Xa)으로서 클록(TIa)을 선택하므로써, 외부에서 동작하는 다른 마이크로 컴퓨터등의 클록 원(源)으로부터 카운트 펄스를 공급받을 수 있으므로 시간 계측의 선택 폭이 넓어 진다.

이상, 설명한 바와 같이 본 실시예의 마이크로 컴퓨터는 제1실시예와 동일 목적을 달성할 수 있는데다가, 시간 계측 타이머의 계측시간의 선택 폭이보다 넓어지는 장점이 있다.

이상 설명한 바와 같이 본 발명의 마이크로 컴퓨터는, 타이머 카운터의 한 쪽의 카운트 타이머의 클록 신호 제어수단이 시간 계측 타이머인 다른 쪽의 타이머 카운터의 출력 신호를 선택 클록 신호의 공급 제어 신호로서 입력하는 제어 신호 입력 수단을 구비함으로써, 상기 카운트 타이머에 의해 외부로 부터의 카운트 대상 펄스를 카운트하는 경우, 카운터 동작중에 카운트치를 판독할 필요가 없기 때문에, 상기 카운트 대상 펄스의 주파수를 높게 즉 고속화할 수 있다는 효과가 있다.

또 카운트 타이머의 동작개시로 부터 시간 계측 타이머의 동작 개시 까지의 기간, 혹은 시간 계측 타이머의 인터럽트 발생으로부터 카운트 타이머의 카운트치 판독 개시까지의 기간에 상기 카운트 대상 펄스를 카운트하는 문제가 해소되므로 항상 정확한 카운트치가 얻어진다는 효과가 있다.

또 캡쳐 레지스터등을 구비할 필요가 없으므로, 회로 규모가 축소되어 비용 증대 요인이 제거 된다는 효과가 있다.

Claims

다른 주파수를 갖는 복수의 클록 신호(Xa1, Xa2, Xbl, Xb2)를 입력받아 상기 복수의 클록 신호 중 하나를 선택하고, 공급 제어 신호와 일치되어 제어됨으로써 상기 선택된 클록 신호의 출력을 제어하는 클록 제어 수단(71, 72, 73; 81, 82, 83A)과, 상기 선택된 클록 신호를 입력받아 카운트치(Na, Nb)를 출력하는 카운트 수단(75, 85)과, 상기 카운트 수단의 상기 카운트치(Na, Nb)와 비교되는 설정치(Ma, Mb)를 저장하는 비교치 설정 레지스터(76, 86)와, 상기 카운트 수단(75, 85)의 상기 카운트치와 상기 비교치 설정 레지스터의 상기 설정치를 입력받아 상기 카운트 수단의 상기 카운트치(Na, Nb)가 상기 설정치(Ma, Mb)와 일치할 때 일치 신호(Ca, Cb)를 발생시키는 비교 수단 및 상기 일치 신호(Ca, Cb)에 응답하여 반전하는 출력 신호(Oa)를 유지하는 출력 유지 수단(78)을 각각 포함하는 제1 및 제2타이머 카운터를 구비하는 마이크로 컴퓨터에 있어서, 상기 제2타이머 카운터(8A)내에 상기 제1타이머 카운터(7)의 상기 출력 신호(Oa)를 상기 제2타이머 카운터의 상기 클록 제어 수단(81, 82, 83A)에 공급하기 위한 제어 신호 입력 수단 및 외부 클록 신호원으로부터의 외부 클록 신호(TIb)를 입력하는 외부 클록 입력 단자를 상기 클록 제어 수단(81, 82, 83A)에 구비함으로써 , 상기 클록 신호(Xb1, Xb2)또는 외부 클록 신호(Tlb)를 선택하여 상기 카운터 수단(85)에 출력하는 것이 상기 제1타이머 카운터(7)의 상기 출력신호(Oa) 및 상기 공급 제어 신호를 기준으로 상기 클록 제어 수단(81, 82, 83A)에 의해 제어되고, 상기 제2카운터는 상기 외부 클록 신호(TIb)를 카운터 할 수 있는 것을 특징으로 하는 마이크로 컴퓨터.
제1항에 있어서, 상기 제1타이머 카운터를 상기 제어 클록 신호의 공급 개시로부터 상기 일치 신호의 발생까지의 시간을 계측하여 소정의 시간 게이트를 발생시키는 시간 계측 타이머로 하고, 상기 제2타이머 카운터를 상기 시간 게이트의 계속 기간중 외부로부터 입력되는 카운트 대상 펄스를 카운트하는 펄스 카운트 타이머로 하고, 상기 제2타이머 카운터의 상기 제어 신호 입력 수단이, 상기 제1타이머 카운터의 출력 신호를 상기 공급 제어 신호로서 입력하는 논리 회로를 구비하는 것을 특징으로 하는 마이크로 컴퓨터.
제2항에 있어서, 적어도 상기 제1타이머 카운터의 상기 클록 신호 제어 회로가 외부 클록 신호원으로부터의 외부 클록 신호를 상기 복수의 클록 신호의 하나로서 입력하는 외부 클록 입력 단자를 구비하는 것을 특징으로 하는 마이크로 컴퓨터.