KR100263708B1 - 영상신호의 표시 비율 변환 장치 및 방법 - Google Patents

영상신호의 표시 비율 변환 장치 및 방법 Download PDF

Info

Publication number
KR100263708B1
KR100263708B1 KR1019980025136A KR19980025136A KR100263708B1 KR 100263708 B1 KR100263708 B1 KR 100263708B1 KR 1019980025136 A KR1019980025136 A KR 1019980025136A KR 19980025136 A KR19980025136 A KR 19980025136A KR 100263708 B1 KR100263708 B1 KR 100263708B1
Authority
KR
South Korea
Prior art keywords
horizontal
vertical
section
ratio
interpolation
Prior art date
Application number
KR1019980025136A
Other languages
English (en)
Other versions
KR20000003844A (ko
Inventor
강경진
백우현
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019980025136A priority Critical patent/KR100263708B1/ko
Publication of KR20000003844A publication Critical patent/KR20000003844A/ko
Application granted granted Critical
Publication of KR100263708B1 publication Critical patent/KR100263708B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22Circuits for controlling dimensions, shape or centering of picture on screen
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/05Synchronising circuits with arrangements for extending range of synchronisation, e.g. by using switching between several time constants

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 발명은 화면의 임의의 위치에서 입력영상의 종횡비를 임의의 값으로 변환 할 수 있는 영상신호의 표시 비율 변환 장치 및 방법에 관한 것이다. 이러한 본 발명에 따른 영상신호의 표시비율 변환 장치는 수평구간과 수직구간으로 만들어지는 블록단위별로 상기 입력 영상에 대한 가변 맵핑 정보(arbitrary mapping information)를 발생하는 수단과, 가변 맵핑 정보를 이용하여 해당 블록에 대한 상기 입력영상의 표시비율을 결정하고, 상기 표시비율에 따라 상기 입력영상의 수평위치별 수직 표시비율 및/내지 수직위치별 수평 표시비율을 각각 다르게 변환(converting)하는 수단으로 구성된다. 또한, 이와 같은 본 발명에 따른 영상신호의 표시비율 변환 방법은 수평구간과 수직구간으로 만들어지는 블록단위별로 상기 입력 영상에 대한 가변 맵핑 정보(arbitrary mapping information)를 발생하는 단계와, 가변 맵핑 정보를 이용하여 해당 블록에 대한 상기 입력영상의 표시비율을 결정하고, 상기 표시비율에 따라 상기 입력영상의 수평위치별 수직 표시비율 및/내지 수직위치별 수평 표시비율을 각각 다르게 변환(converting)하는 단계로 이루어진다.

Description

영상신호의 표시 비율 변환 장치 및 방법
본 발명은 영상신호의 표시 비율 변환장치 및 방법에 관한 것으로서, 더욱 상세하게는 화면의 임의의 위치에서 입력영상의 종횡비를 임의의 값으로 변환 할 수 있는 영상신호의 표시 비율 변환 장치 및 방법에 관한 것이다.
정보화 사회의 발달로 일반인도 영상을 쉽게 접할 수 있게 되고 영상의 형태도 다양해짐에 따라, 가정이나 사무실에서도 영상을 펀집하는 경우가 점점 늘고 있다. 지금까지 대부분의 화면 편집기술은 주로 퍼스널 컴퓨터(PC)상에서 행해져 왔다. 화면 편집은 대부분 비디오 램에서 영상 데이터를 읽어 내어 변형시킨 다음 다시 쓰는 방법을 근간으로 하고 있다.
그러나, 텔레비젼의 경우는 영상을 원래의 모습대로 표시하는 것이 목적이므로 편집기능을 할 수 있는 장치가 아니다. 일반적으로 텔레비젼의 화면비율은 4:3 또는 16:9와 같은 고정된 종횡비이기 때문에 입력 영상의 특성을 고려하여 화면비의 변환을 시도하려고 할 때, 지금까지는 화면 전체의 종횡비를 변화시키는 기법에 국한되어 있었다. 이것은 편집이라기보다는 단순히 시청하기 편할 목적으로 처리하는 것이라 할 수 있다.
도 1은 일반적인 아날로그 방식의 편향파 발생기의 내부구성을 나타낸 구성도이다.
도 1을 참조하면, 일반적인 아날로그 방식의 편향파 발생기는 입력되는 수평 및 수직 동기신호(Hsync/Vsync)에 따라 수평 및 수직 톱니파(saw tooth wave)를 각각 발생시키는 수평 및 수직 톱니파 발생회로(11,21)와, 수평 및 수직 톱니파 발생회로(11,21)에서 출력되는 출력파형의 시작부분과 끝부분을 각각 S-자 형상으로 보정하는 수평 및 수직 S-자 보정회로(12,22)와, 수평 및 수직 S-자 보정회로(12,22)의 출력신호를 소정 레벨로 증폭하여 씨알티(CRT)로 각각 출력하는 전류 증폭기(13,23)로 구성된다. 여기서, 수평 및 수직 톱니파는 한쪽 방향으로, 예를 들면 좌에서 우로, 위에서 아래로 일정한 간격을 가지고 주사하도록 설정되어 있다.
또한, 디스플레이 장치의 편향기울기를 조절하거나 리드/라이트 클럭 속도를 조절하여 수평방향 또는 수직방향의 표시 비율이 변하도록 하는 기술이 미국특허 번호 제5,537,149호에 제안되었다.
그러나, 미국특허에 나타난 종래의 기술은 화면전체에 대한 표시비율이 화면의 가로 또는 세로 방향으로 일정한 비율로 정하게 되어 있으므로, 화면 전체의 비율만 선형적으로 바꿀 수 있었다. 따라서, 영상을 수평 S자 보정에 의해 모든 수직방향에 대해 일정비율로 수평변환을 실시하거나 또는 수직 S자 보정에 의해 모든 수평방향에 대해 일정비율로 수직 변환을 실시할 수만 있다.
또한, 종래에는 입력영상을 라인메모리와 필드메모리에 저장시켜 인접한 2화소 또는 2라인간에 축소 내지 확대 보간을 통해 화면의 종횡비를 변환시킬 수 있는 기술이 제시되었다.
그러나, 종래에는 이 데이터를 보간하는 비율이 화면전체에 있어서 수평 또는 수직 방향으로 일정한 비율로 고정되어 있었다. 따라서, 화면전체의 비율을 동일한 일정 비율로만 바꿀 수 있었다.
이상에서 설명한 종래의 기술에 따르면, 일반적인 디스플레이 장치가 한쪽 방향으로 (보통 좌에서 우로, 위에서 아래로) 일정한 간격을 가지고 주사되기 때문에 수평선과 수직선들이 만나는 각은 항상 직각이 된다. 즉, 그림 2a와 같이 비율변환을 하지 않은(영상의 표시비율 = 1) 정상적인 화면의 모양은 화면의 임의의 점 1(x1, y1)에서 주사시간의 비와 주사거리의 비는 수평과 수직 방향에 대하여 수학식 1과 같은 등식이 항상 성립한다.
tx11: tx12= dx11: dx12그리고 ty11: ty12= dy11: dy12
그러나, 원래의 영상보다 더 보기 좋은 화면을 만들거나 반대로 의도적으로 화면의 필요한 부분에 대해 종횡비를 바꿀 필요가 있을 때 현재 이를 실행할 수 있는 기술은 아직 제시되지 않은 상태이다.
만일 전체화면 중 필요한 부분의 화면의 종횡비를 바꿀 수 있다면, 영상신호의 고유특성을 살려서 더욱 향상된 화면을 제공할 수 있으며, 이러한 기술은 영상표시장치의 여러 분야에 응용될 수 있을 것이다.
본 발명은 이상에서 설명한 종래의 기술에서 언급된 문제점들을 해소시키기 위해 제안한 것으로서, 본 발명의 목적은 입력 영상신호의 종횡비나 시청 영역의 범위에 상관없이 어떤 종류의 영상신호라도 주어진 스크린에 가장 적합한 형태의 화면 비율로 나타낼 수 있는 영상신호의 표시 비율 변환 장치 및 방법을 제공하기 위한 것이다.
본 발명의 다른 목적은 전체의 화면을 수평과 수직방향으로 다수개의 구간으로 구분하고, 각 구간에 해당되는 영상의 보간비율을 변환하여 원하는 형태의 영상으로 디스플레이 될 수있도록하고, 그 화면의 원하는 부분의 종횡비를 가변시킬 수 있는 영상신호의 표시 비율 변환 장치 및 방법을 제공하기 위한 것이다.
본 발명의 또 다른 목적은 전체의 화면을 수평과 수직방향으로 다수개의 구간으로 구분하고, 각 구간에 해당되는 영상신호의 종횡비를 임의의 위치에서 임의의 값으로 가변할 수 있는 편향파를 발생시키는 영상신호의 표시 비율 변환 장치 및 방법을 제공하기 위한 것이다.
본 발명의 추가적인 목적은 전체의 화면을 수평과 수직방향으로 다수개의 구간으로 구분하고, 각 구간에 해당되는 영상신호의 클럭속도를 다르게 함으로써 해당 위치에서 영상신호의 종횡비를 가변시킬 수 있는 영상신호의 표시 비율 변환 장치 및 방법을 제공하기 위한 것이다.
이러한 목적을 달성하기 위한 본 발명의 첫 번째 특징에 따르면, 다수의 수평구간과 수직구간으로 구분된 화면에 입력영상을 디스플레이시키는 장치에 있어서, 영상신호의 표시비율 변환 장치가 수평구간과 수직구간으로 만들어지는 블록단위별로 상기 입력 영상에 대한 가변 맵핑 정보(arbitrary mapping information)를 발생하는 수단과, 가변 맵핑 정보를 이용하여 해당 블록에 대한 상기 입력영상의 표시비율을 결정하고, 상기 표시비율에 따라 상기 입력영상의 수평위치별 수직 표시비율 및/내지 수직위치별 수평 표시비율을 각각 다르게 변환(converting)하는 수단으로 구성된다.
상기의 목적을 달성하기 위한 본 발명의 두 번째 특징에 따르면, 다수의 수평구간과 수직구간으로 구분된 화면에 입력영상을 디스플레이시키는 장치에 있어서, 영상신호의 표시비율 변환 장치가 수평구간과 수직구간으로 만들어지는 블록단위별로 상기 입력 영상에 대한 보간 비율 변화량정보를 발생하는 수단과, 보간 비율 변화량정보를 이용하여 해당 블록에 대한 수평 및/내지 수직위치별 보간 비율을 각각 다르게 변환하는 수단으로 구성된다.
상기의 목적을 달성하기 위한 본 발명의 세 번째 특징에 따르면, 다수의 수평구간과 수직구간으로 구분된 화면에 입력영상을 디스플레이시키는 장치에 있어서, 영상신호의 표시비율 변환 장치가 상기 수평구간과 수직구간으로 만들어지는 블럭단위별로 편향 비율 변화량 정보를 발생하는 수단과, 편향 비율 변화량 정보를 이용하여 해당 블록에 대한 수평 및/내지 수직 위치별 편향비율을 각각 다르게 변환하는 수단으로 구성된다.
상기의 목적을 달성하기 위한 본 발명의 네 번째 특징에 따르면, 다수의 수평구간과 수직구간으로 구분된 화면에 입력영상을 디스플레이시키는 장치에 있어서, 영상신호의 표시비율 변환 장치가 수평구간과 수직구간으로 만들어지는 블럭단위별로 클럭속도 변화량 정보를 발생하는 수단과, 클럭속도 변화량 정보를 이용하여 해당 블록에 대한 수평 및/내지 수직위치별 클럭속도를 각각 다르게 변환하는 수단으로 구성된다.
상기의 목적을 달성하기 위한 본 발명의 다섯 번째 특징에 따르면, 다수의 수평구간과 수직구간으로 구분된 화면에 입력영상을 디스플레이시키는 방법에 있어서, 영상신호의 표시비율 변환 방법이 수평구간과 수직구간으로 만들어지는 블록단위별로 상기 입력 영상에 대한 가변 맵핑 정보(arbitrary mapping information)를 발생하는 단계와, 가변 맵핑 정보를 이용하여 해당 블록에 대한 상기 입력영상의 표시비율을 결정하고, 상기 표시비율에 따라 상기 입력영상의 수평위치별 수직 표시비율 및/내지 수직위치별 수평 표시비율을 각각 다르게 변환(converting)하는 단계로 이루어진다.
상기의 목적을 달성하기 위한 본 발명의 여섯 번째 특징에 따르면, 다수의 수평구간과 수직구간으로 구분된 화면에 입력영상을 디스플레이시키는 방법에 있어서, 영상신호의 표시비율 변환 방법이 수평구간과 수직구간으로 만들어지는 블럭단위별로 보간 비율 변화량정보를 발생하는 단계와, 보간 비율 변화량정보를 수신하여 디코딩 및 저장하는 단계와, 저장된 보간 비율 변화량정보를 이용하여 해당 블록에 대한 수평 및/내지 수직 보간 비율 변화량을 결정하고, 상기 변화량에 따라 상기 입력영상의 수평 및/내지 수직위치별 보간 비율을 각각 다르게 변환하는 단계로 이루어진다.
상기의 목적을 달성하기 위한 본 발명의 일곱 번째 특징에 따르면, 다수의 수평구간과 수직구간으로 구분된 화면에 입력영상을 디스플레이시키는 방법에 있어서, 영상신호의 표시비율 변환 방법이 수평구간과 수직구간으로 만들어지는 블럭단위별로 편향 비율 변화량 정보를 발생하는 단계와, 편향 비율 변화량 정보를 수신하여 디코딩 및 저장하는 단계와, 저장된 편향 비율 변화량 정보를 이용하여 해당 블록에 대한 수평 및/내지 수직 편향 비율 변화량을 결정하고, 상기 변화량에 따라 상기 입력영상의 수평 및/내지 수직 위치별 편향비율을 각각 다르게 변환하는 단계로 이루어진다.
상기의 목적을 달성하기 위한 본 발명의 여덟 번째 특징에 따르면, 다수의 수평구간과 수직구간으로 구분된 화면에 입력영상을 디스플레이시키는 방법에 있어서, 영상신호의 표시비율 변환 방법이 수평구간과 수직구간으로 만들어지는 블럭단위별로 클럭속도 변화량 정보를 발생하는 단계와, 클럭속도 변화량 정보를 수신하여 디코딩 및 저장하는 단계와, 저장된 클럭속도 변화량 정보를 이용하여 해당 블록에 대한 수평 및/내지 수직변환의 클럭속도 변화량을 결정하고, 상기 변화량에 따라 상기 입력영상의 수평 및/내지 수직위치별 클럭속도를 각각 다르게 변환하는 단계로 이루어진다.
도1은 일반적인 아날로그방식의 편향파 발생기의 구성을 나타낸 블럭 구성도이다.
도 2a는 비율변환을 하지 않은 경우의 정상적인 화면 상태도이고,
도 2b는 도 2a에 보인 정상적인 화면의 모든 수직구간에 대해 일정비율로 수평변환을 실시한 화면 상태도이고,
도 2c는 도 2a에 보인 정상적인 화면의 모든 수평구간에 대해 일정비율로 수직변환을 실시한 화면 상태도이다.
도 2d는 도 2a에 보인 정상적인 화면의 모든 수직구간에 대해 다른 비율로 수평변환을 실시한 화면 상태도이다.
도 2e는 도 2a에 보인 정상적인 화면의 모든 수평 구간에 대해 다른 비율로 수직변환을 실시한 화면 상태도이다.
도 2f는 도 2a에 보인 정상적인 화면의 모든 수평 및 수직 구간에 대해 다른 비율로 수평 및 수직 변환을 실시한 화면 상태도이다.
도 3은 본 발명의 일 실시 예에 따른 영상신호의 보간 비율 변환 장치의 블럭 구성도이다.
도4는 도 3에 보인 마이크로 프로세서에서 출력되는 제어버스의 포맷을 보인 블럭 구성도이다.
도 5는 도 3에 보인 버스 디코더의 내부 구성을 보인 블럭 구성도이다.
도 6은 도 5에 보인 버스 디코더의 다른 실시 예에 따른 블럭 구성도이다.
도 7a 내지 도 7b는 64개의 수평 및 수직 구간을 갖는 화면 상태도이다.
도 8은 도 3에 도시된 수평 보간용 수평구간길이 카운터부 내지 수직보간용 수직구간길이 카운터부의 블럭 구성도이다.
도 9는 도 3에 도시된 수평 내지 수직 보간 계수 제어부의 내부 구성을 보인 블럭 구성도이다.
도 10은 도 5에 도시된 플립플롭 어레이 타입의 메모리의 내부 구성을 보인 블럭 구성도이다.
도 11은 도 5에 도시된 버스 디코더의 다른 실시 예를 보인 블럭 구성도이다.
도 12는 도3에 도시된 영상처리부의 내부구성을 보인 블록 구성도이다.
도 13은 도12에서 보인 영상처리부를 이용한 보간 원리를 보여주기 위한 확대/축소 보간부의 블럭 구성도이다.
도 14a 내지 14b는 도13에 보인 확대/축소 보간부의 동작상태를 설명하기 위한 블록 구성도이다.
도 15는 도 3에 도시된 영상처리부의 다른 실시 예에 따른 블록 구성도이다.
도 16은 본 발명의 두 번째 실시 예에 따른 편향비율 변환장치의 블럭 구성도이다.
도17은 도 16에 보인 마이크로 프로세서에서 출력되는 제어 버스의 포맷을 보인 블럭 구성도이다.
도 18은 도 16에 보인 버스 디코더의 내부 구성을 보인 블럭 구성도이다.
도 19는 도 18에 보인 버스 디코더의 다른 실시예의 블럭 구성도이다.
도 20은 도 16에 도시된 수평 슬로프 제어부 내지 수직 슬로프 제어부의 블럭 구성도이다.
도 21은 도 16에 도시된 수평 내지 수직 편향값 발생부의 내부 구성을 보인 블럭 구성도이다.
도 22는 도 18에 도시된 플립플롭 어레이의 내부 구성을 보인 블럭 구성도이다.
도 23은 도 18에 도시된 버스 디코더의 다른 실시 예를 보인 블럭 구성도이다.
도 24a 내지 도 24c는 본 발명의 제2 실시 예에 따른 슬로프 제어출력 및 톱니파 출력에 대한 파형도이다.
도 25는 본 발명의 제2 실시에 따른 수평구간별 수직편향이 가변적인 경우 수직편향파의 수평구간 진행에 따른 변화상태를 보인 그래프이다.
도 26은 본 발명에 따른 쌍방향 주사시 도16에 보인 수평 내지 수직편향값 발생부의 내부구성을 보인 블럭 구성도이다.
도 27a 내지 27c는 도 26에 보인 수평 내지 수직편향값 발생부의 쌍방향 수평주사에 의한 편향파형도이다.
도 28은 본 발명의 세 번째 실시 예에 따른 클럭속도 표시비율 변환장치의 블럭 구성도이다.
도 29는 도 28에 보인 마이크로 프로세서에서 출력되는 제어버스의 포맷을 보인 블럭 구성도이다.
도 30은 도 28에 보인 버스 디코더의 내부 구성을 보인 블럭 구성도이다.
도 31은 도 30에 보인 버스 디코더의 다른 실시예의 블럭 구성도이다.
도 32는 도 28에 도시된 수평 클럭 속도 제어부 내지 수직 클럭 속도 제어부의 블럭 구성도이다.
도 33은 도 28에 도시된 수평 내지 수직 클럭값 발생부의 내부 구성을 보인 블럭 구성도이다.
도 34는 도 30에 도시된 플립플롭 어레이의 구성을 보인 블럭 구성도이다.
도 35는 도 30에 도시된 버스 디코더의 다른 실시 예를 보인 블럭 구성도이다.
도 36a 내지 도 36c는 도 30에 도시된 영상처리부의 다른 실시 예에 따른 각각의 블럭 구성도이다.
도 37은 도 36a에 보인 수평처리부의 내부구성을 보인 블록 구성도이다.
도 38은 도 36b 내지 36c에 보인 수직처리부의 내부구성을 보인 블록 구성도이다.
도 39a 내지 39d는 도 37 내지 도 38에 도시된 수평처리부와 수직처리부의 동작에 따른 화면 상태도이다.
도 40은 도 37 내지 도 38의 동작에 따른 수평 및 수직변환에서의 어드레스 변환을 설명하기 위한 도면이다.
도 41a 내지 41d는 수평 및 수직구간의 클럭속도 변화를 보이기 위한 그래프이다.
도면의 주요부분에 대한 부호의 설명
101 : 버스 디코더 102 : 수평구간길이 카운터부
103 : 수직구간길이 카운터부 104 : 수평보간계수 제어부
105 : 수직보간계수 제어부 106 : 영상처리부
111 : 수평/수직 보간 표시구간 112 : 구간정의 표시구간
113 : 구간번호 표시구간 114 : 비보간 표시구간
115 : 확대/축소 표시구간 116 : 분모 선택 표시구간
117 : 반복횟수 표시구간
300 : 마이크로 프로세서 301 : 버스 디코더
302 : 수평편향용 화소 카운터부
303 : 수직편향용 수직위치 카운터부
304 : 수평 슬로프 제어부 305 : 수직 슬로프 제어부
306 : 수평편향값 발생부 307 : 수직편향값 발생부
308, 309 : 디지털/아날로그 변환기
310 : 수평 로우 패스 필터 311 : 수직 로우 패스 필터
312, 313 : 전류 증폭기
321 : 수평/수직편향 표시구간 322 : 구간정의 표시구간
323 : 구간번호 표시구간 324 : 기울기 표시구간
325 : 증가/감소 표시구간 326 : 구간길이 표시구간
500 : 마이크로 프로세서 501 : 버스 디코더
502 : 화소 카운터부 503 : 수평클럭 발생부
504 : 수직위치 카운터부 505 : 수직클럭 발생부
506 : 수평클럭속도 제어부 507 : 수평클럭값 발생부
508 ; 수평클럭값 로우 패스 필터 509 : 클럭 선택부
510 : 영상처리부 513 : 수직클럭속도 제어부
514 : 수직클럭값 발생부 515 : 수직클럭값 로우 패스 필터
521 : 수평/수직변환 표시구간 522 : 구간정의 표시구간
523 : 구간번호 표시구간 524 : 기울기 표시구간
525 : 증가/감소 표시구간 526 : 구간길이 표시구간
제1 실시예
이하에서, 도 3 내지 도 15를 참조하여 본 발명의 제1 실시 예에 따른 영상신호의 가변 비율 변환 장치의 구성과 동작을 설명한다.
도 3은 본 발명의 제1 실시 예에 따른 영상신호의 보간 비율 변환 장치의 블럭 구성도이다.
도 3을 참조하면, 본 발명의 영상신호의 보간 비율 변환 장치는 입력영상을 수평구간과 수직구간으로 만들어지는 블록단위별로 보간 비율 변화량 정보를 발생시키는 마이크로 프로세서(100)와, 마이크로 프로세서(100)로부터 출력되는 보간 비율 변화량정보를 수신하여 디코딩 및 저장하는 버스 디코더(101)와, 버스 디코더(101)에 저장된 보간 비율 변화량정보를 이용하여 미리 설정된 순서로 해당 블록의 수평 및/내지 수직 보간 비율 변화량을 결정하고, 수평 및/내지 수직방향에 대하여 이 변화량만큼 보간 비율을 변환시키는 보간 비율 제어부로 구성된다. 여기서, 보간 비율 제어부는 버스 디코더(101)에 저장된 보간 비율 변화량정보에 따라 각 수평구간의 길이를 결정하는 수평 보간용 수평 구간길이 카운터부(102)와, 버스 디코더(101)에 저장된 보간 비율 변화량정보에 따라 각 수직구간의 길이를 결정하는 수직보간용 수직 구간길이 카운터부(103)와, 버스 디코더(101)에서 출력되는 보간 비율 변화량정보에 따라 수평 보간에 필요한 계수를 선택하기 위한 수평 보간 계수 제어부(104)와, 버스 디코더(101)에서 출력되는 보간 비율 변화량정보에 따라 수직 보간에 필요한 계수를 선택하기 위한 수직 보간 계수 제어부(105)와, 수평 보간 계수 제어부(104) 및/내지 수직 보간 계수 제어부(105)에서 출력되는 수평 및/내지 수직 보간값에 따라 입력영상을 수평 및/내지 수직보간시켜 표시하는 영상처리부(106)로 구성된다.
이와 같은 구성에 따른 본 발명의 제1 실시 예에 따른 영상신호의 보간 비율 변환 장치에서는 전 화면을 마이크로 프로세서(100)에 의해 수평과 수직방향으로 다수개의 구간으로 구분한 뒤 각 구간에 걸쳐서 보간 비율을 변환한다.
물론, 변환제어 데이터를 저장하는 메모리가 충분하고 변화율의 기울기 변화가 심하여 화질손실에 무리가 가더라도 상관이 없다면 각 화소 단위로도 처리가 가능하다. 그러나, 본 발명의 실시 예에서는 시각적으로 구간 경계를 느끼지 못할 정도로만 세분하여 미리 설정된 다수개의 구간중 각 구간 단위별로 처리하는 것으로 설명한다.
즉, 도 7a 내지 7b에 도시된 바와 같이 전체화면을 수평적으로 64 구간 수직적으로 64 구간으로 각각 나눈다. 각 구간은 또한 등간격이 아닌 구간길이를 갖으며, 본 발명의 실시 예에서는 각 구간이 1 내지 64 화소 (또는 수직적으로는 라인)단위로 자유로이 조절이 가능하다. 따라서, 시각적으로는 아무리 급격하게 보간 비율의 변화를 준다 하더라도 거의 경계를 느끼지 못하게 된다.
도 3의 버스 디코더(101)에서는 마이크로 프로세서(100)로부터 입력되는 직렬 제어버스를 받아 각 수평 및 수직 64 개의 구간에 필요한 데이터 비트(data bit)를 저장한다. 그러면 해당 블록이 대해 수평 또는 수직 보간 비율을 얼마로 할 것인지를 저장된 데이터로 부터 전달받게 된다.
이때, 수평 보간에 해당하는 수평구간길이 카운터부(102)와 수직 보간에 해당하는 수직구간길이 카운터부(103)는 화소클럭 또는 수평동기신호(Hsync)로 각 구간의 길이 만큼 세어서 캐리(carry)가 발생되면 구간의 끝을 알림과 동시에 다음 수평 또는 수직구간으로 넘어가도록 제어한다.
수평보간계수 제어부(104)에서는 버스 디코더(101)로 부터 확대/축소 또는 비보간 정보(2 비트)를 받아 수평 보간에 필요한 계수를 선택한다. 그러면, 영상처리부(106)에서는 수평보간계수 제어부(104)에서 출력되는 수평 보간값에 따라 디스플레이되는 영상을 원하는 비율로 수평 보간시킨다.
또한, 수직보간계수 제어부(105)에서는 버스 디코더(101)로 부터 확대/축소 또는 비보간 정보(2 비트)를 받아 수직 보간에 필요한 계수를 선택한다. 그러면, 영상처리부(106)에서는 수직보간계수 제어부(105)에서 출력되는 수직 보간값에 따라 디스플레이되는 영상을 원하는 비율로 수직 보간시킨다.
여기서, 각 수평 내지 수직 구간을 64 개로 한다는 것은 보간 비율의 방향(확대 또는 축소)이 최대 64번까지 바뀔 수 있다는 것이므로 보간의 실행을 곡선으로 그릴 때 64차의 곡선으로 그릴 수 있다는 것을 의미한다. 따라서, 보간 비율을 곡선으로 그려보면 주기가 수평 및 수직방향으로 최대 32번 까지 반복될 수 있다는 것을 의미한다. 그러므로, 시각적인 특성상 거의 경계선을 느끼지 못하며, 더구나 구간길이가 필요에 따라 조절되므로 원하는 수평 및 수직 보간을 자유로이 할 수 있다.
도4는 마이크로 프로세서(100)와 버스 디코더(101)간에 사용되는 제어 버스의 포맷의 블럭 구성도이다.
4를 참조하면, 버스 디코더(101)로 입력되는 제어 버스의 포맷은 이후의 값들이 수평 보간에 적용될 값들인지, 수직 보간에 적용될 값들인지를 구별하기 위한 수평/수직 보간 표시구간(111)과, 수평 보간의 수평구간인지 수직구간인지를 구별하기 위한 구간정의 표시구간(112)과, 미리 설정된 범위 내에서 선택 구간을 지시하기 위한 구간번호 표시구간(113)과, 보간의 실시여부를 구별하기 위한 비보간 표시구간(114)과, 비보간 표시구간(114)의 상태에 따라 출력영상 데이터의 개수를 증가 내지 감소시키기 위해 사용되는 확대/축소 표시구간(115)과, 구간길이를 계산하기 위한 분모 선택 표시구간(116) 및 반복횟수 표시구간(117)으로 구성된다.
여기서, 수평/수직 보간 표시구간(111), 구간정의 표시구간(112), 구간번호 표시구간(113)은 서브-어드레스 구간으로 분류할 수 있으며, 비보간 표시구간(114), 확대/축소 표시구간(115), 분모 선택 표시구간(116), 반복횟수 표시구간(117)은 데이터 표시구간으로 분류할 수있다.
수평/수직 보간 표시구간(111)은 1 비트로 이루어져 있으며, 이후의 값들이 수평 보간에 적용될 값들인지, 수직 보간에 적용될 값들인지를 구별하는 역할을 한다. 구간 정의 표시구간(112)은 1 비트로 이루어져 있으며, 수평 보간에 있어서도 수직적으로 다른 위치에서는 비율이 다른 수평 보간을 하게 되는 것을 구분하기 위하여 수평 보간의 수평구간에 해당하는지 수직구간에 해당하는지를 또는 수직 보간에 있어서, 수직 보간의 수평구간인지 수직구간인지를 구별한다.
구간번호 표시구간(113)은 6 비트로 이루어져 있으며, 0 ~ 63 ( 또는 1 ~ 64 로 명명하기 나름 ) 번의 구간을 지시한다.
비보간 표시구간(114)은 1 비트로 이루어져 있으며, 비보간 표시구간(114)의 비트값이 1 일 때는 보간을 실시하지 않고, 입력영상의 데이터 수와 출력영상의 데이터 수를 일정하게 한다. 이 때, 확대/축소 표시구간(115)의 비트값은 자동으로 무시된다. 반면, 비보간 표시구간(114)의 비트값이 0 일 경우에 1 비트로 이루어진 확대/축소 표시구간(115)의 비트값이 1이면 영상데이터의 개수를 증가시키고, 0 이면 영상데이터의 개수를 감소시킨다.
분모선택 표시구간(116)과 반복횟수 표시구간(117)은 각각 3 비트씩으로 구간길이를 계산하는데 사용된다. 여기서, 구간길이는 현재의 보간 비율로 몇 화소 ( 또는 수직일 땐 몇 라인) 만큼 같은 동작을 유지할 것인가를 결정하는 것으로 이 값은 수평 및 수직구간길이 카운터부(102, 103)에서 각각 계산된다.
이하에서, 도5를 참조하여 먼저 수평 보간을 위한 버스 디코더(101)의 동작을 설명하면 다음과 같다.
본 발명의 제1 실시 예에서는 수평 보간을 실행함에 있어서 수평방향 뿐만 아니라 수직방향으로도 구간을 나누어서 각 수직구간마다 수평보간비율을 달리하므로 8비트 x 64 메모리(126)를 별도로 구비시켰다. 64 x 1 먹스(132)는 메모리(126)에서 제공되는 수평보간용 수직구간 번호에 의해 각 수직구간별로 선택되도록 하고, 이 값을 수평보간용 수직구간길이 카운터부(131)에 전달한다. 수직구간길이 카운터부(131)는 이 값 만큼의 라인 수를 카운트하고 수평보간용 수직구간길이 카운터부(131)의 캐리가 발생하면, 그 수직방향 구간이 끝난 것을 알림과 동시에 모듈로 카운터(MC2)의 클럭으로 작용하여 이 모듈로 카운터(MC2)의 출력이 6 비트 64 x 1 먹스(129)와 수직구간 선택용 8 비트 64 x 1 먹스(128a-128n)의 다음 입력을 선택하게 한다.
이렇게 선택된 임의의 수직구간에서의 8 비트 데이터는 각 수평구간마다 64가지의 변환 데이터를 가지고 있으므로 도 3의 수평보간용 수평구간길이 카운터부(102)의 캐리가 들어오면 이것을 모듈로 카운터(MC2)를 거쳐 수평구간번호를 출력하게 된다. 이 값에 의해 수평구간선택용 먹스(128a-128n)를 선택함으로써 다음 블록으로 가기 위해 현재의 6 비트값(현재 블록의 수평구간길이)이 수평보간용 수평구간길이 카운터부(131)로 출력된다.
수직 보간에 대해서도 수평 보간과 같은 방식으로 도3의 수직보간용 수직구간길이카운터부(103)의 캐리가 입력되어 도 6의 모듈로 카운터(MC7)에 의해 수직방향의 구간이 선택된다.
본 발명의 제1 실시 예에서는 도 7a 내지 7b에 도시된 바와 같이, 수평 보간을 위한 수직 및 수평구간별 블록과 수직 보간을 위한 수직 및 수평 구간별 블록을 별도로 구성시킬 수 있다. 그러나, 도5에서는 수평 보간에서만 각 수직구간을 구분하였고, 수직 보간에서는 모든 수평구간을 일정한 비율로 변환하는 것으로 나타내었다.
도 6은 도 5에 도시된 버스 디코더(101)를 더 확장하여 수직보간에서도 각 수평구간별 변환비율을 달리하도록 구성한 버스 디코더의 다른 실시 예를 도시한 것이다.
여기서, 각 블록의 모양은 가로세로를 구간길이 데이터에 의해 임의로 정할 수 있다. 여기서는 모든 블록이 서로 중첩 또는 비어 있는 영역이 없어야 하므로, 편의상 한 수직구간에 따른 수평구간들의 수직길이는 일정하도록 하였다. 이것은 디스플레이 장치가 보통 좌에서 우로, 위에서 아래로 순서적으로 진행하기 때문이며, 그렇다고 해서 수평직선을 상하로 구부리지 못하는 것은 아니다. 도 6에 도시된 버스 디코더(101)의 구성에 의해 도 3과 같이 도시된 영상처리부(106)를 구성하면 수직 보간 비율의 수평구간별 변화를 통해서 수평 내지 수직 직선을 상하로 구부리는 것이 가능하다.
도 8은 도 3에 도시된 수평보간용 수평구간길이 카운터부(102)와 수직보간용 수직구간길이 카운터부(102)의 블럭 구성도인데, 여기서는 버스 디코더(101)로 부터 분모선택 및 반복횟수 값을 받아 구간길이를 계산한 뒤, 이 값을 카운터 로드(load)값으로 하여 업/다운 카운터부(164)를 구동시킨다. 여기서, 구간길이는 분모값과 반복횟수를 곱하여 구한다.
본 발명의 실시 예에서는 전 동작을 하나의 클럭으로 처리하는 것을 예로 들고 있다. 그리고, 확대와 축소비율을 분수로 나타내면 확대시에는 그 비율을 ( (분모+1) / 분모 )로 표시하고 축소시에는 ( (분모-1) / 분모 )으로 표시였다. 또한 모든 분모는 디지털 처리가 편리한 2의 멱수로만 제한하였다.
그러므로, 축소시에는 출력 데이터의 개수가 입력 data의 개수보다 1만큼 적으므로 분모만큼의 클럭 횟수가 지나면 한 주기가 처리되나, 확대시에는 출력 데이터의 개수가 입력 데이터의 개수보다 1개가 더 많으므로 분모 크기보다 1클럭 더 지나야 한 주기의 보간이 끝이 나므로 확대시에는 분모에 1을 더한 즉, 분자만큼의 클럭이 필요하다. 이 업/다운 카운터부(164)의 출력은 그 다음 구간을 시작하는 정보를 버스 디코더(101)에 전달한다.
도 9는 도 3에 도시된 수평 및 수직 보간계수제어부(104, 105)의 내부 구성을 보인 블럭 구성도로서, 보간 계수를 보간 순서에 따라 선택하게 하는 정보를 도3에 보인 영상처리부(106)에 전달한다.
비보간 표시구간(114)의 비트값이 1일 때는 영상의 입출력 데이터 개수가 같으므로 메모리의 /re 또는 /we 을 디스에이블(disable)시킬 필요가 없으며 보간 계수도 0 으로 둠으로써 현재의 데이터가 다음 데이터와 1:0 의 비율로 섞이므로 그대로 현재의 데이터가 출력되도록 한다.
비보간이 아닐 경우, 확대시에는 보간 시작시(카운터가 보간 주기만큼 세었을 때보다 한 클럭 다음 순간)에 영상처리부(106)의 앞쪽 메모리로부터 데이터를 읽는 것을 한번 중지함으로써 입력데이타의 개수가 출력데이타의 개수보다 하나 적도록 한다.
반면, 축소 시에는 보간 주기의 마지막 클럭(카운터출력이 보간 주기만큼 세었을 때) 에서 영상처리부(106)의 뒤쪽 메모리에 데이터를 적는 것을 한번 중지함으로써 출력데이타의 개수가 입력데이타의 개수보다 하나 적도록 한다
도 10은 도 5에 도시된 플립플롭 어레이 타입의 메모리(125a-125n)의 내부 구성을 보인 블럭 구성도로서, 메모리(125a-125n)가 어떻게 수평구간 내지 수직구간을 구분하여 8 비트 데이터를 저장하는지를 보여 준다. 즉, 수직k번째 구간과 수평 I번째 구간을 나타내는 디코더의 출력이 동시에 하이레벨이 될 때, 이에 해당하는 도 10에 보인 2 x 1 먹스(168)의 선택신호가 하이레벨이 되어 8 비트 데이터가 8 비트의 메모리(125a-125n)에 입력된다. 그러나, 그 외의 경우는 현재의 값이 계속 피드백(feedback)되어 자신의 값을 유지한다.
도 11은 도 5에 도시된 버스 디코더의 다른 실시 예를 보인 블럭 구성도이다. 도 11에서는 수평 보간을 위해 도 5에 사용한 64 x 64의 8 비트 플립플롭 어레이 대신에 플립플롭 메모리(175, 177)를 사용하였다. 이것은 각 블록 단위로 주어진 길이 만큼 비보간 및 확대/축소 비트 정보를 저장해 두고 있으므로 일종의 2 비트 필드메모리 (field memory)라 할 수 있다. 또한, 도 5와 같이 수직 보간에서도 수평구간을 두어 변환비율을 달리할 때는 2 비트 필드 메모리(bit field memory)를 사용해야 한다. 그러나, 수직 보간을 위해서 수직방향으로만 2 비트 데이터를 저장해 놓고 플립플롭 메모리(197)는 수직방향으로 2 비트 라인 메모리를 사용할 수도 있다.
본 발명의 실시 예에서는 수평 보간을 위하여는 수평 보간값 발생에 필요한 2 비트 데이터를 수평주사유효구간 동안에만 플립플롭 메모리(195)에 저장하면 되고, 수직 보간을 위해서는 수직주사 유효구간 동안에만 수직 보간에 필요한 2 비트 데이터를 저장하면 된다.
도 12는 도 3에서의 영상처리부(106)의 내부 구성을 보인 블럭 구성도이다.
도 12를 참조하면, 수직 보간의 축소를 실행하기 위해서는 라인 단위의 보간을 해야 하므로 첫 번째 라인메모리(192)의 입출력을 수직축소 보간부(193)에 입력시켜 마지막 보간라인을 필드메모리(194)에 쓰지 않는 (/we 을 디스에이블 시킴) 동작을 하게 한다. 또한, 수직보간의 확대를 실행하기 위해서는 수직확대 보간부(197)에서 보간주기의 첫째 클럭에서 필드메모리(194)의 데이터를 읽어 내지 않는 (/re 을 디스에이블 시킴) 동작을 한다. 여기서, 수직확대/축소 보간부(193,197)는 별도로 있는 것이 아니라 도 13에 도시된 바와 같은 하나의 회로도를 이용한다.
수평 보간의 의 축소를 실행하기 위해서도 마찬가지로 수평 보간을 위해서는 화소 단위의 보간을 해야 하므로 필드메모리(194)에서 출력되는 연속하는 2 화소를 수평 보간부(195)에 입력시켜 마지막 보간 화소를 2번째 라인메모리(196)에 쓰지 않는 (/we 을 disable 시킴) 동작을 하게 한다. 또한, 수평 보간의 확대를 실행하기 위해서는 수평 보간부(195)에서 보간주기의 첫째 클럭에서 필드메모리(194)의 데이터를 읽어 내지 않는 (/re 을 디스에이블 시킴) 동작을 하면 된다.
도 13은 도12에서 실제로 보간하는 원리를 보여주기 위한 확대/축소 보간부의 블럭 구성도이며, 보간주기의 한 주기동안 확대 및 축소 보간 동작을 도 14a 내지 14b에 도시하였다. 보간 계수는 0 ~ 63/64 또는 1/64 ~ 64/64 의 64등분한 것이]며 상하의 계수를 합하면 항상 1이 되도록 계수선택신호를 서로 반대로 하고 있다.
도 14a 내지 14b에 도시된 바와 같이 데이터 기간에 보간 확대시의 보간 주기는 분모보다 1이 많은 5 이며, 축소시에는 분모인 4 가 바로 보간 주기가 됨을 알 수 있다.
도 2a는 화면 비율변환을 하지 않은 정상적인 화면을 보이고, 도 2d는 도 6과 같은 구성으로 수직 보간에서 수평방향으로는 일정한 수직 보간 비율을 적용했을 때 화면 비율을 변환시킨 상태를 보여준다.
그러나, 도 6과 같이 수직 보간에서도 수평구간에 따라 보간 비율을 달리하면, 도 2d와 같이, 수직 보간 비율이 수평구간에 따라 변하게 되므로 한 수직구간에서 수평위치에 따라 수직라인의 수가 증가 또는 감소하는 결과를 가져온다. 이 때는 도 3에서와 같이 듀얼 포트램(dual port RAM)으로된 필드 메모리를 더 추가하되 도 12에서 필드메모리(194)의 앞에 있었던 라인메모리(222)는 없어도 된다. 왜냐하면 이 추가된 필드 메모리(192)에 축소보간된 데이터를 쓸 때 축소 보간에서 나타나는 /we 을 적용하면 되기 때문이다
또한 64 개의 수평구간별 라인카운터부(229a-229n)를 두어 각 수평구간마다 지금까지 수직 보간된 출력 라인의 총합을 수평 동기신호를 클럭으로 세어서, 이것이 해당 수평구간의 필드메모리(226)의 라이트용 로우 어드레스(row addr.)로 활용하면 된다. 이 때, 수평구간 중 상대적으로 수직길이가 짧은 구간은 다른 수직길이가 긴 구간이 라이트하는 동안 계속 더미 데이터(dummy data)를 쓰게 되는데, 이것은 다음 수직구간에서 다시 수평구간이 시작될 때 새로운 데이터로 덮어쓰기 때문에 문제가 되지 않는다.
따라서, 도 6에 의한 수평 구간별 수직변환 비율이 가변적인 경우의 경우, 화면의 수직 보간을 수평구간에 따라 변화시킨 경우를 도 2f와 같이 나타내었다.
제 2 실시예
이하에서, 도 16 내지 도27를 참조하여 본 발명의 제2 실시 예에 따른 영상신호의 편향 비율 변환 장치의 구성과 동작을 설명한다.
도 16은 본 발명의 제2 번째 실시 예에 따른 편향 비율 조절 장치의 블럭 구성도이다.
도 16을 참조하면, 본 발명의 편향 비율 조절 장치는 사용자의 제어신호의 입력에 따라 입력영상을 수평구간과 수직구간으로 만들어지는 블럭단위별로 편향 비율 변화량 정보를 발생하는 마이크로 프로세서(300)와, 마이크로 프로세서(300)에서 출력되는 편향 비율 변화량 정보를 수신하여 디코딩 및 저장하는 버스 디코더(301)와, 버스 디코더(301)에 저장된 편향 비율 변화량 정보를 이용하여 미리 설정된 순서로 해당 블럭의 수평 및/내지 수직 편향 비율 변화량을 결정하고, 이 변화량만큼 수평 및/내지 수직 편향비율을 제어하는 편향비율 제어부로 구성된다. 여기서, 편향비율 제어부는 도 16에 도시된 바와 같이 버스 디코더(301)에서 제공되는 화소(pixel) 클럭으로 각 수평구간의 길이를 결정하는 수평편향용 화소카운터부(302)와, 버스 디코더(301)에서 출력되는 편향 비율 변화량 정보에 포함된 기울기(linear) 또는 증가/감소(up/down)정보를 수신하여 수평 편향파의 기울기를 제어하는 수평 슬로프 제어부(304)와, 수평 슬로프 제어부(304)의 출력신호와 입력 수평동기신호(Hsync)를 이용하여 수평편향값을 발생시키는 수평 편향값 발생부(306)와, 수평 편향값 발생부(306)에서 발생된 수평 편향값을 디지털/아날로그 변환시키는 디지털/아날로그 변환기(308)와, 디지털/아날로그 변환기(308)의 출력신호를 미리 설정된 주파수 대역으로 필터링시키는 수평 로우 패스 필터(310)와, 수평 로우 패스 필터(310)의 출력신호를 소정의 증폭비로 증폭시켜 수평 편향 펄스를 출력시키는 전류증폭기(312)와, 버스 디코더(301)에서 제공되는 화소(pixel) 클럭으로 각 수직구간의 길이를 결정하는 수직편향용 수직위치 카운터부(303)와, 버스 디코더(301)에서 출력되는 편향 비율 변화량 정보에 포함된 기울기(linear) 또는 증가/감소(up/down)정보를 수신하여 수직 편향파의 기울기를 제어하는 수직 슬로프 제어부(305)와, 수직 슬로프 제어부(305)의 출력신호와 입력 수직동기신호(Vsync)를 이용하여 수직편향값을 발생시키는 수직 편향값 발생부(307)와, 수직 편향값 발생부(307)에서 발생된 수직 편향값을 디지털/아날로그 변환시키는 디지털/아날로그 변환기(309)와, 디지털/아날로그 변환기(309)의 출력신호를 미리 설정된 주파수 대역으로 필터링시키는 수평 로우 패스 필터(311)와, 수평 로우 패스 필터(311)의 출력신호를 소정의 증폭비로 증폭시켜 수직 편향 펄스를 출력시키는 전류증폭기(313)로 구성된다.
이와 같은 구성에 따른 본 발명의 제2 실시예에 따른 편향 비율 조절 장치에서는 전 화면을 마이크로 프로세서(100)에 의해 수평과 수직방향으로 다수개의 구간으로 구분한 뒤 각 구간에 걸쳐서 편향비율을 조절한다.
물론, 변환제어 데이터 메모리가 충분하고 변화율의 기울기 변화가 심하여 화질 손실에 무리가 가더라도 상관이 없다면 각 화소 단위로도 처리가 가능하나, 본 발명의 실시 예에서는 시각적으로 구간 경계를 느끼지 못할 정도로만 세분하여 미리 설정된 다수개의 구간중 각 구간 단위별로 처리하는 것으로 설명하였다.
즉, 도 7a 내지 7b에 도시된 바와 같이 화면을 수평적으로 64 구간 수직적으로 64 구간으로 각각 나눈다. 각 구간은 또한 등간격이 아닌 구간길이를 갖으며, 본 발명의 실시 예에서는 각 구간이 1 내지 64 화소 (또는 수직적으로는 라인)단위로 자유로이 조절이 가능하다. 따라서, 시각적으로는 아무리 급격하게 편향 비율의 변화를 준다 하더라도 거의 경계를 느끼지 못하게 된다.
도 16의 버스 디코더(301)에서는 마이크로 프로세서(300)로 부터 직렬로 입력되는 제어버스를 받아 각 수평 수직 64 구간에 필요한 데이터를 저장한다. 그러면 해당 블럭(각 수평 수직 구간으로 이루어진 사각형을 블럭이라고 하자.) 이 되면 수평 또는 수직 편향파의 기울기를 얼마나 조절할 것인지를 저장된 데이터로부터 전달받게 된다.
여기서, 수평편향용 화소 카운터부(302)는 화소(pixel)클럭으로 각 수평구간의 길이 만큼 세어서 캐리가 발생되면 그 구간의 끝을 알림과 동시에 다음 수평구간으로 넘어가서 카운트가 진행되도록 한다.
마찬가지로, 수직편향용 수직위치 카운터부(303)는 수평동기신호로 각 수직구간의 길이 만큼 세어서 캐리가 발생되면 그 구간의 끝을 알림과 동시에 다음 수직구간으로 넘어가서 카운트를 진행되도록 제어한다.
수평 스로프 제어부(304)에서는 버스 디코더(301)에 저장된 편향 비율 변화량정보로 부터 기울기(linear) 또는 기울기의 증가 내지 감소 정보를 받아 수평 편향파의 기울기를 제어 한다. 그러면, 수평 편향값 발생부(306)에서 발생된 수평 편향값이 디지털/아날로그 변환기(308)에 의해 아날로그 값으로 바뀐다. 이 아날로그값은 바로 수평 로우 패스 필터(310)를 거쳐 디스플레이되는 영상을 원하는 비율로 수평 편향시키는 펄스가 된다.
또한, 수직 슬로프 제어부(305)에서는 버스 디코더(301)에 저장된 편향 비율 변화량 정보로부터 기울기 또는 증가 내지 감소 정보를 받아 수직 편향파의 기울기를 제어 한다. 그러면, 수직 편향값 발생부(307)에서 발생된 수직 편향값이 디지털/아날로그 변환기(309)에 의해 아날로그 값으로 바뀐다. 이 아날로그값은 바로 수직 로우 패스 필터(311)를 거쳐 디스플레이되는 영상을 원하는 비율로 수직 편향시키는 펄스가 된다.
한편, 구간을 64 개로 했다는 것은 편향펄스의 기울기의 부호가 최대 64번까지 바뀔 수 있다는 것이므로 64차의 곡선을 이룰 수 있으며, 이는 사인파의 주기가 32번 까지 반복될 수 있다는 것이다.
그러므로, 수평 로우 패스 필터(310)는 예를 들어 각 구간이 등간격이라고 가정하면 60Hz, 525 라인의 주사선을 갖는 경우 31.5kHz x 32 = 약 1MHz 이상 ( 등간격이 아닐 경우는 더 늘어나게 되므로 )의 대역을 갖게 될 것이다. 수직 로우 패스 필터(311)는 60 Hz x 32 = 약 2kHz 이상의 대역을 갖게 된다. 단, 도 19와 같이 수직편향이 수평구간에 따라 달라질 때(편향전류가 주사도중에 거꾸로 흐를 수 있는 경우)는 수직 편향도 약1MHz 이상이 된다.
도 17은 마이크로 프로세서(300)에서 출력되는 편향 비율 변화량 정보를 갖는 제어버스의 포맷을 보인 블록 구성도이다.
도 17을 참조하면, 마이크로 프로세서(300)에서 출력되는 편향 비율 변화량 정보를 갖는 버스는 이후의 값들이 수평편향에 적용될 값들인지, 수직편향에 적용될 값들인지를 구별하기 위한 수평/수직편향 표시구간(321)과, 수평편향 내지 수직편향의 수평구간에 속하는지 수직구간에 속하는지를 구별하기 위한 구간정의 표시구간(322)과, 0-63번의 구간을 지시하기 위한 구간번호 표시구간(323)과, 편향의 실시여부를 구별하기 위한 기울기 표시구간(324)과, 기울기 표시구간(324)의 상태가 편향을 실시할 경우 편향파의 기울기를 증가 내지 감소시키기 위한 증가/감소 표시구간(325)과, 현재의 기울기로 몇 화소 (또는 수직일 땐 몇 라인만큼) 만큼 같은 기울기를 유지할 것인가를 결정하기 위한 구간길이 표시구간(326)으로 구성된다.
여기서, 수평/수직편향 표시구간(321)은 1 비트로 이루어져 있으며, 이후의 값들이 수평편향에 적용될 값들인지, 수직편향에 적용될 값들인지를 구별한다. 또, 구간정의 표시구간(322)은 1 비트로 이루어져 있으며, 수평편향에 있어서도 수직적으로 다른 위치에서는 비율이 다른 수평 편향을 하게 되므로 수평편향의 수평구간인지 수직구간인지를 구별한다.
구간번호 표시구간(323)은 6 비트로 이루어져 있으며, 0 ~ 63 ( 또는 1 ~ 64 로 명명하기 나름) 번의 구간을 지시한다.
기울기 표시구간(324)이 1 일 때는 기울기를 일정하게 한다. 이 때 증가 내지 감소 표시구간(325)은 무시된다. 그러나, 기울기 표시구간(324)이 0 일 때 증가 내지 감소 표시구간이 1이면 편향파의 기울기를 증가시키고 0 이면 편향파의 기울기를 감소시킨다.
구간길이 표시구간(326)은 현재의 기울기로 몇 화소 (또는 수직일 땐 몇 라인만큼) 만큼 같은 기울기를 유지할 것인지를 결정하는 것으로 이 값이 도 16에 도시된 수평편향용 화소카운터부(302)의 로드값, 또는 수직편향용 수직위치카운터부(303)의 로드값이 된다.
도 18을 참조하여 수평편향을 위한 버스 디코더의 동작을 설명하면 다음과 같다.
먼저, 수평변환에 대하여 설명하면, 같은 수평주사선 내에서도 각 수직구간마다 수평편향을 달리하므로 6 비트 x 64 메모리(Flip-Flop)(336)를 별도로 구비시켰다. 64 x 1 먹스(339)에 의해 각 수직구간별로 선택되도록 하고, 이 값을 수평편향용 라인 카운터(341)에 로드하여 이 값만큼의 라인수가 지난 후 수평편향용 라인 카운터(341)의 캐리가 발생하면, 그 수직방향 구간이 끝난 것을 알림과 동시에 모듈로-64 카운터(MC32)의 클럭으로 작용하여 이 카운터(MC32)의 출력이 6 비트 64 x 1 먹스(339)와 수직구간 선택용 8 비트 64 x 1 먹스(338a-338n)의 다음 입력을 선택하게 한다.
이렇게 선택된 임의의 수직구간에서의 8 비트 데이터는 각 수평구간마다 64가지의 변환 데이터를 가지고 있으므로 수평편향용 화소 카운터부(302)의 캐리가 들어오면 이것을 모듈로-64 카운터(MC31)를 거쳐 수평구간번호를 출력하게 된다. 이 값에 의해 수평구간 선택용 64 x 1 먹스(340)를 선택함으로써 해당 블럭에 대한 증가 내지 감소, 기울기 값과 다음 블럭으로 가기 위해 현재의 6 비트값 (즉, 현재 블럭의 수평길이)이 수평편향용 화소 카운터부(302)의 로드값으로 출력된다.
수직편향에 대해서도 수평편향과 같은 방식으로 수직편향용 수직위치 카운터부(303)의 캐리가 입력되어 모듈로-64 카운터(MC33)에 의해 수직방향의 구간이 선택된다.
본 발명의 제2 실시예에서는 도 7a 내지 도 7b에 도시된 바와 같이 수평편향을 위한 수직 및 수평구간별 블록과 수직 편향을 위한 수직 및 수평블록을 별도로 두고 있으나, 도 18에서는 수평편향에서만 각 수직구간을 구분하였고, 수직편향에서는 모든 수평구간을 일정하게 비율 변환하는 것으로 나타내었다. 그러나, 이를 더 확장하여, 도 19에 도시된 버스 디코더에서는 수직편향에서도 각 수평구간별 변환비율을 달리하도록 구성된다.
각 블록의 모양은 가로 및 세로를 구간길이 데이터에 의해 임의로 정할 수 있다. 여기서는, 편의상 모든 블록이 서로 중첩되지 않아야 하며, 비어있는 영역이 있어서도 안되므로 한 수직구간에 따른 수평구간들의 수직길이는 일정하도록 하였다. 이것은 CRT의 편향 빔이 좌에서 우로, 위에서 아래로 순서적으로 진행하기 때문이며, 그렇다고 해서 수평직선을 상하로 구부리지 못하는 것은 아니다. 도 19의 구성에 의해 도 25와 같이 수직편향의 수평적 기울기의 변화를 통해서 얼마든지 가능하다.
도 20은 수평 또는 수직편향 슬로프 제어부(304,305)의 구성도인데, 여기서는 버스 디코더(301)로 부터 기울기나 증가/감소 신호를 받아 증가/감소 카운터(368)를 구동시킨다.
이 카운터(368)의 출력신호는 그 다음 카운터(369)의 스텝으로 작용한다. 그러므로 스텝은 +, - 가 모두 가능하며, 기울기가 주어졌을 때는 현재의 스텝이 그대로 유지되면서 슬로프 변화를 위한 값이 도 12a에 도시된 바와 같이 선형적으로 증가한다.
참고로, 이 스텝은 도 21의 톱니파 데이터의 출력을 만드는 증가/감소 카운터(375)의 증가 스텝보다는 충분히 작은 값이므로 편향의 기울기는 비교적 느리게 변하게 되며, 디지털 편향신호를 디지털/아날로그 변환할 때는 적어도 한 수평주사선당 화소의 갯수(수직편향일 때는 화면의 라인수)보다는 많은 10 비트 이상인 것이 바람직하다.
도 21의 증가/감소 카운터(375)에서 출력되는 톱니파 데이터 신호는 편향파 기울기 변화분 제어값과 덧셈기(377)에서 합해져서 도 24c와 같은 파형을 나타낸다.
여기서, 편향파 기울기 변화분 제어값이 (-)일 때 톱니파의 기울기보다 절대값이 작아야 한다. 그 이유는 수평 편향파가 음의 기울기를 가져서 수평주사 방향이 화면중간에서 반대로 되면 이전의 영상과 현재의 영상, 그리고 다시 원래의 방향으로 편향이 진행하게 될 때의 영상들이 3중으로 겹쳐져서 보이는 결과를 가져오므로 모든 영상을 다 보기 위해서는 이러한 현상이 나타나지 않도록 유의해야 한다.
도 21의 최대편향값 비교부(379)에서 편향의 끝점에 해당하는 디지탈 값이 그 경계를 초과했을 시는 상하의 수평주사선이 서로 이가 맞지 않는 (수직편향일 경우는 시간적으로 매 필드마다 화면이 상하로 떨림)현상이 일어난다. 그러나 이것이 화면의 스크램블링(scrambling) 효과를 위해서라면 무시해도 상관없으나 이러한 현상을 방지하기 위해서는 경계 초과신호가 발생하면 2x1 먹스(378)의 하측입력을 선택하여 현재의 디지털 편향신호를 계속 유지시킬 필요가 있다.
또, 최대편향값을 동기 구간폭으로 나누면 이 감소 스텝이 귀선 구간동안 편향값이 시작점으로 돌아올 수 있는 톱니파를 만든다. 이 때도 스크램블링 효과를 얻으려면 시작점 경계를 무시하고 고정된 감소 스텝값을 선택하면 된다.
본 발명의 제2 실시예에서는 카운터를 편리하게 사용하기 위해 최대 편향값이 편향이 끝나는 점의 편향값으로 간주하며, 편향이 시작되는 점의 값을 최소값으로 둔다.
도 22는 도 18의 플립플롭 어레이(335a-335n)가 어떻게 수평구간 내지 수직구간을 구분하여 8 비트 데이터를 저장하는지를 보여 준다. 즉, 수직k번째 구간과 수평l번째 구간을 나타내는 디코더의 출력이 동시에 하이레벨이 될 때, 이에 해당하는 2 x 1 먹스(380)의 선택신호가 하이레벨이 되어 8 비트 데이터가 8 비트 플립플롭(381)에 입력되며, 그 외의 경우는 현재의 값이 계속 피드백되어 자신의 값을 유지한다.
도 23은 도 18에 보인 64 x 64의 8 비트의 플립플롭 어레이(335a-335n) 대신에 플립플롭 메모리(388)를 사용한 경우 버스 디코더의 다른 실시예이다. 이 플립플롭 메모리(388)는 각 블록 단위로 주어진 길이 만큼 증가/감소 내지 기울기 정보를 저장해 두고 있으므로 일종의 2 비트 필드 메모리이다.
또한, 수직편향을 위해서는 수직방향으로만 2 비트 데이터를 저장해 놓고 있으므로 이 때의 플립플롭 메모리(390)는 수직방향으로 2 비트 라인 메모리를 써도 무방하다. 그러나 도 19와 같이 수직편향에서도 수평구간을 두어 변환비율을 달리할 때는 이것도 수평편향과 마찬가지로 2 비트 필드 메모리를 사용해야 한다.
여기서는, 수평편향을 위하여는 수평편향값 발생에 필요한 2 비트 데이터를 수평주사유효구간 동안만 플립플롭 메모리(390)에 저장하면 되고, 수직편향을 위해서는 수직주사유효구간 동안에만 수직편향에 필요한 2 비트 데이터를 플립플롭 메모리(390)에 저장하면 된다.
도 24c는 실제로 도 24a에 도시된 슬로프 제어출력과 도 24b에 도시된 톱니파 출력을 더하여 영상의 비율변환이 가능한 편향파형을 나타내고 있다.
도 2c는 도 24c에서 얻은 수평편향펄스 및 음의 기울기가 없이 수평방향으로 일정한 수직편향펄스를 이용하여 화면 비율 변환시의 영상을 보여준다.
그러나, 도 19에 도시된 디코더를 이용하여 수직편향에서도 수평구간에 따라 기울기를 달리하면 수직편향펄스가 음의 기울기도 가지게 되므로 도 25와 같이 한 수평주사선 동안에도 수직위치가 상하로 바뀌는 결과를 가져온다. 도 2d는 수직편향을 수평구간에 따라 상하로 가변시킨 경우이다.
도 26은 본 발명의 제2 실시예에 의한 디지털 편향파 발생 원리를 이용하여 쌍방향 주사가 가능하도록 삼각파 편향펄스를 발생시키기 위한 편향값 발생 카운터의 다른 실시 예에 대한 블록 구성도이다.
도 26에서는 정상적인 편향시 (좌에서 우로)의 슬로프 제어 입력을 라인 메모리에 저장하여 두고 역방향 주사시에는 이를 거꾸로 (어드레스를 감소시키면서) 읽어 내어 역방향 주사시의 편향파(삼각파) 슬로프 제어 입력으로 사용하면 된다. 즉, 도 27a에 도시된 바와 같은 대칭된 모습의 삼각파의 기울기 제어 입력과, 도27b에 도시된 바와 같은 수평 또는 수직 동기 주기의 50% 씩 서로 반대방향으로 주사를 하는 삼각파 출력과 합하면 도 27c와 같은 영상비율 변환을 하면서 쌍방향 주사가 가능한 편향펄스가 발생된다.
이때는 영상신호도 마찬가지로 라인 메모리에 저장했다가 라이트 클럭의 2배의 속도로 읽어내되 한 주사기간의 50%는 정상방향으로 어드레스를 증가시키면서 읽고, 나머지 50%는 어드레스를 감소시키면서 읽어 내고 블랭크구간 동안에는 읽지 않고 쉬면 된다.
이러한 방법은 주사선을 2배로 늘리면서 라인플리커(수직의 경우 필드 플리커)를 줄이면서도 수평주사 주파수는 원래의 주파수를 그대로 ( NTSC신호인 경우 15.7kHz ) 유지할 수 있으므로 2배 주사용 CPT를 사용하지 않으면서 2배 주사를 할 수 있는 장점이 있으며, 역방향 주사선이 정방향 주사선과 서로 겹치지 않으므로 움직임 검출에 의한 편향을 하지 않더라도 좋은 화질을 얻을 수 있다.
제 3 실시예
이하에서, 도 28 내지 도 41을 참조하여 본 발명의 제3 실시 예에 따른 영상신호의 클럭속도 비율 변환 장치의 구성과 동작을 설명한다.
도 28은 본 발명의 제3 실시 예에 따른 영상신호의 클럭속도 비율 변환장치의 블럭 구성도이다.
도 28을 참조하면, 본 발명의 영상신호의 클럭속도 비율 변환 장치는 사용자의 제어신호의 입력에 따라 입력영상을 다수의 수평구간과 수직구간으로 만들어지는 블록단위별로 클럭속도 변화량 정보를 발생시키는 마이크로 프로세서(500)와, 마이크로 프로세서(500)로부터 출력되는 클럭속도 변화량 정보를 수신하여 디코딩 및 저장하는 버스 디코더(101)와, 버스 디코더(101)에 저장된 클럭속도 변화량 정보를 이용하여 해당 블록의 수평 및/내지 수직의 클럭속도 변화량을 결정하고, 이 변화량만큼 수평 및/내지 수직의 클럭속도 변화량을 제어하는 클럭속도 제어부로 구성된다. 여기서, 클럭속도 제어부는 버스 디코더(501)에서 출력되는 화소클럭으로 각 수평구간의 길이를 결정하는 화소 카운터부(502)와, 버스 디코더(501)에 저장된 클럭속도 변화량 정보로부터 제공되는 기울기 또는 증가/감소 정보를 받아 수평 클럭속도를 제어하는 수평 클럭속도 제어부(506)와, 수평 클럭속도 제어부(506)에서 출력되는 수평클럭 속도제어신호와 입력수평동기신호(Hsync)를 이용하여 수평클럭값을 발생시키는 수평클럭값 발생부(507)와, 수평클럭값 발생부(507)의 출력신호를 미리 설정된 주파수 대역으로 필터링시키는 수평클럭값 로우 패스 필터(508)와, 수평클럭값 로우 패스 필터(508)의 출력신호를 수신하여 수평클럭신호를 발생시키는 수평클럭 발생부(503)와, 버스 디코더(501)에서 출력되는 수평동기신호(Vsync)로 각 수직구간의 길이를 결정하는 수직위치 카운터부(504)와, 버스 디코더(501)에 저장된 클럭속도 변화량 정보로부터 제공되는 기울기 또는 증가/감소 정보를 받아 수직클럭속도를 제어하는 수직클럭속도 제어부(513)와, 수직클럭속도 제어부(513)에서 출력되는 수직클럭 속도제어신호와 외부에서 제공되는 수직동기신호를 이용하여 수직클럭값을 발생시키는 수직클럭값 발생부(514)와, 수직클럭값 발생부(514)의 출력신호를 미리 설정된 주파수 대역으로 필터링시키는 수직클럭값 로우 패스 필터(515)와, 수직클럭값 로우 패스 필터(515)의 출력신호를 수신하여 수직클럭신호를 발생시키는 수직클럭 발생부(505)와, 수평클럭 발생부(503)와 수직클럭 발생부(505)의 출력신호를 선택적으로 선택하는 클럭선택부(509)와, 클럭선택부(509)를 통해 입력되는 영상신호의 표시비율 변환값에 따라 입력영상을 각 블록별로 변환시켜 표시하는 영상처리부(510)로 구성된다.
이와 같은 구성에 따른 본 발명의 제3 실시 예에 따른 영상신호의 크럭속도비율 변환장치에서는 전 화면을 마이크로 프로세서(100)에 의해 수평과 수직방향으로 다수개의 구간으로 구분한 뒤 각 구간에 걸쳐서 클럭속도를 변환한다.
물론, 변환제어 데이터 메모리가 충분하고 변화율의 기울기 변화가 심하여 화질손실에 무리가 가더라도 상관이 없다면 각 화소 단위로도 처리가 가능하나, 본 발명의 실시 예에서는 시각적으로 구간 경계를 느끼지 못할 정도로만 세분하여 미리 설정된 다수개의 구간중 각 구간 단위별로 처리하는 것으로 설명한다.
즉, 도 7a 내지 7b에 도시된 바와 같이 화면을 수평적으로 64 구간 수직적으로 64 구간으로 각각 나눈다. 각 구간은 또한 등간격이 아닌 구간길이를 갖으며, 본 발명의 실시 예에서는 각 구간이 수평적으로 1 내지 64 화소 단위로 또는 수직적으로는 라인 단위로 자유로이 조절할 수 있다. 따라서, 시각적으로는 아무리 급격하게 변환 비율의 변화를 준다 하더라도 거의 경계를 느끼지 못하게 된다.
도 28의 버스 디코더(501)에서는 마이크로 프로세서(500)로부터 직렬로 입력되는 버스를 받아 각 수평 및 수직 64 구간에 필요한 데이터를 저장한다. 그러면 각 수평 수직 구간이 겹쳐질 때 생기는 사각형을 블록으로 정의할 때, 각 해당 블록에 대해 수평 또는 수직클럭 속도를 얼마나 조절할 것인지를 저장된 데이터로부터 전달받게 된다.
여기서, 화소카운터부(502)는 화소(pixel) 클럭으로 각 수평구간의 길이 만큼 세어서 캐리가 발생되면 그 구간의 끝을 알림과 동시에 다음 수평 구간으로 넘어가서 카운트를 진행시킨다.
마찬가지로, 수직위치 카운터부(504)는 수평동기신호(Hsync)로 각 수직구간의 길이 만큼 세어서 캐리가 발생되면 그 구간의 끝을 알림과 동시에 다음 수직 구간으로 넘어가서 카운트를 진행시킨다.
수평클럭속도 제어부(506)에서는 버스 디코더(501)로 부터 기울기 또는 증가/감소 정보를 받아 수평 클럭 속도를 제어하는 역할을 한다. 그러면, 수평클럭값 발생부(507)에서 발생된 수평클럭값이 수평 로우 패스 필터(508)를 거쳐 디지털 수평 클럭발생부(503)에 의해 수평변환 클럭으로 바뀌게된다. 이것이 바로 디스플레이 되는 영상을 원하는 비율로 수평 변환 클럭이 된다.
또한, 수직 클럭속도 제어부(513)에서는 버스 디코더(501)로 부터 기울기 또는 증가/감소 정보를 받아 수직클럭 속도를 제어하는 역할을 한다. 그러면, 수직클럭값 발생부(514)에서 발생된 수직클럭값이 수직 로우 패스 필터(515)를 거쳐 디지털 수직 클럭발생부(505)에 의해 수직변환 클럭으로 바뀌게된다. 이것이 바로 디스플레이 되는 영상을 원하는 비율로 수직 변환 클럭이 된다.
한편, 수평 내지 수직구간을 64로 할 수 있다는 것은 클럭속도의 변화분(기울기)의 부호가 최대 64번까지 바뀔 수 있다는 것이므로 64차의 곡선을 이룰 수 있지만, 이는 사인파의 주기가 32번 까지 반복될 수 있다는 것이다.
그러므로, 수평클럭값 로우 패스 필터(508)는 예를 들어, 각 구간이 등간격이라고 가정하면 60Hz, 525 라인의 주사선을 갖는 경우 31.5kHz x 32 = 약 1MHz 이상의 대역을 갖게 될 것이며, 수직클럭값 로우 패스 필터(515)는 60 Hz x 32 = 약 2kHz 이상의 대역을 갖게 된다. 단, 도 31과 같이 수직변환 클럭이 수평구간에 따라 달라질 때 즉, 화면의 수평선이 상하로 변환되는 경우에는 수직클럭값 로우 패스 필터(515)도 약1MHz 이상의 대역을 갖게 된다.
도 29는 마이크로 프로세서(500)에서 출력되는 제어버스의 포맷을 보인 것이다.
도 29를 참조하면, 마이크로 프로세서(500)에서 출력되는 클럭속도 변화량 정보를 갖는 버스는 이후의 값들이 수평변환에 적용될 값들인지, 수직변환에 적용될 값들인지를 구별하기 위한 수직/수평변환 표시구간(521)과, 수평변환 내지 수직변환의 수평구간에 속하는지 수직구간에 속하는지를 구별하기 위한 구간정의 표시구간(522)과, 0-63번의 구간을 지시하기 위한 구간번호 표시구간(523)과, 클럭속도 변환의 실시여부를 구별하기 위한 기울기 표시구간(524)과, 기울기 표시구간(524)의 상태가 클럭속도 변환을 실시할 경우 클럭속도의 기울기를 증가 내지 감소시키기 위한 증가/감소 표시구간(525)과, 현재의 기울기로 몇 화소 (또는 수직일 땐 몇 라인)만큼 같은 기울기를 유지할 것인지를 결정하기 위한 구간길이 표시구간(526)으로 구성된다.
서브 어드레스의 수평/수직 변환 표시구간(521)은 1 비트로 이루어졌으며, 이후의 값들이 수평변환에 적용될 값들인지 수직변환에 적용될 값들인지를 구별한다. 또한, 구간정의 표시구간(522)은 1 비트로 이루어졌으며, 수평변환에 있어서도 수직적으로 다른 위치에서는 비율이 다른 수평 변환을 하게 되므로 수평변환의 수평구간인지 수직구간인지를 구별한다.
구간번호 표시구간(524)은 6 비트로 이루어져 있으며, 0 ~ 63 ( 또는 1 ~ 64로 명명하기 나름 ) 번의 구간을 지시한다.
기울기 표시구간(524)이 1 일 때는 클락 속도를 현재상태로 일정하게 유지하므로 증가/감소 표시구간(525)은 무시된다. 그러나, 기울기 표시구간(524)이 0 때는 증가/감소 표시구간(525)이 1 이면 변환 클럭의 속도를 증가시키고, 0 이면 변환 클럭의 속도를 감소시킨다.
구간길이 표시구간(526)은 현재의 기울기로 몇 화소 (또는 수직일 땐 몇 라인)만큼 같은 기울기를 유지할 것인지를 결정한다. 이때, 결정된 값이 수평변환에서 화소 카운터부(502)의 로드값 또는 수직변환에서 수직위치 카운터부(504)의 로드값이 된다.
이하에서, 도 30을 보면서 클럭속도 수평변환을 위한 버스 디코더(501)의 동작을 보면 다음과 같다.
본 발명의 제3 실시 예에서는 수평변환에 대해서도 각 수직구간마다 수평변환을 달리하므로 6 비트 x 64 플립플롭 메모리(536)를 별도로 두어 이것이 64 x 1 먹스(539)에 의해 각 수직구간별로 선택되도록 하고, 이 값을 수평변환용 라인 카운터(541)에 로드하여 이 값만큼의 라인수가 지난 후 수평변환 라인 카운터(541)의 캐리가 발생하면, 그 수직방향 구간이 끝난 것을 알림과 동시에 모듈로-64 카운터(MC52)의 클럭으로 작용하여 이 카운터(MC52)의 출력이 6 비트 64 x 1 먹스(539)와 수직구간 선택용 8 비트 64 x 1 먹스(538a-538n)의 다음 입력을 선택하게 한다.
이렇게 선택된 임의의 수직구간에서의 8 비트 데이터는 각 수평구간마다 64가지의 변환 데이터를 가지고 있으므로 수평변환용 화소 카운터부(502)의 캐리가 들어오면 이것을 모듈로-64 카운터(MC51)를 거쳐 수평구간번호를 출력하게 된다. 이 값에 의해 수평구간 선택용 64 x 1 먹스(540)를 선택함으로써 해당 블럭에 대한 기울기 내지 증가/감소값과 다음 블럭으로 가기 위해 현재의 6 비트값(즉, 현재 블럭의 수평길이) 이 수평변환용 화소 카운터부(502)의 로드값으로 출력된다.
수직변환에 대해서도 수평변환과 같은 방식으로 수직변환용 수직위치 카운터부(504)의 캐리가 입력되어 모듈로-64 카운터(MC53)에 의해 수직방향의 구간이 선택된다.
본 발명의 제3 실시 예에서는 도 7a 내지 도 7b에 도시된 바와 같이 수평변환을 위한 수직 및 수평구간별 블록과 수직 변환을 위한 수직 및 수평구간별블록을 별도로 두고 있으나, 도 30에서는 수평변환에서만 각 수직구간을 구분하였고, 수직변환에서는 모든 수평구간을 일정 비율로 변환하는 것으로 나타내었다. 그러나, 이를 더 확장하여, 도 31에서는 수직변환에서도 각 수평구간별 변환비율을 달리하도록 구성한 버스 디코더(501)를 보여 주고 있다.
본 발명의 제3 실시 예에서는 각 블록의 모양은 가로, 세로를 구간길이 데이터에 의해 임의로 정할 수 있다. 여기서는 편의상 모든 블록이 서로 중첩되지 않아야 하며, 빈 영역이 있어서도 안되므로 한 수직구간에 따른 수평구간들의 수직길이는 일정하도록 하였다. 이것은 씨알티(CRT)의 편향 빔이 좌에서 우로, 위에서 아래로 순서적으로 진행하기 때문이며, 그렇다고 해서 수평직선을 상하로 구부리지 못하는 것은 아니다. 도 31의 디코더를 이용해도 도 2e와 같이 수평직선을 상하로 구부리는 것은 수직변환 클럭속도의 수평적 변화를 통해서 얼마든지 가능하다.
도 32는 도3의 수평 내지 수직클럭 속도 제어부(506,513)의 구성도이다. 여기서는 버스 디코더(501)로 부터 기울기 또는 기울기에 대한 증가/감소 신호를 받아 기울기 증가일 땐 현재의 값을 증가시키고, 기울기 감소일 땐 현재의 값을 감소시키는 증가/감소 카운터(568)를 구동시킨다.
이 증가/감소 카운터(568)의 출력이 클럭 속도제어 출력으로 전달된다. 이 클럭 속도제어 출력은 도 41a, 도 41b에 나타난 바와 같이 각 구간마다 선형적으로 변화한다.
도 41a는 정속으로 쓸 때 정상 클럭속도에 대해 리드클럭속도의 변화를 보이고, 도 41b는 정속으로 읽을 때 정상 클럭속도에 대해 라이트 클럭속도의 변화를 보인 것이다.
참고로, 이 제어값은 도 33의 정상화면의 클럭값인 정상 클럭값보다는 충분히 작은 값이므로 클럭속도는 비교적 느리게 변하게 되며, 수평 또는 수직 로우 패스 필터(508,515)를 거쳐 디지털 클럭발생부(voltage controlled oscillator :VCO)(503,505) 또는 이 값을 디지털/아날로그 변환하여 아날로그 클럭발생부에 입력되더라도 클럭발생부가 무리 없이 변화된 클럭 주파수를 발생하게 된다.
이 디지털 클럭값은 한 수평주사선당 화소의 갯수 ( 수직변환일 때는 화면의 라인수) 보다는 많은 10 비트 이상이 되는 것이 바람직하다.
도 33에서 속도 제어값이 정상클럭값과 합해져서 도 41d에 도시된 파형과 같은 수평/수직 클럭값이 발생된다.
도 33의 클럭갯수 비교부(571,574)에서는 영상의 끝에 해당하는 시점까지 클럭 갯수를 세었을 때, 그 숫자가 메모리의 수평 또는 수직 길이보다 크게 되면 다시 원점으로 되돌아와서 라이트 내지 리드를 하게 되므로 라인당 클럭 개수가 그 경계를 초과했을 시는 영상 데이타가 초과하는 분량만큼 수평주사선의 시작부분 (수직일 경우는 상부 시작부분)이 깨지는 현상이 일어난다. 그러나 이것이 화면의 스크램블링(scrambling) 효과를 위해서라면 무시해도 상관없으나 이러한 현상을 방지하기 위해서는 개수 초과신호가 발생하면 라인 메모리 내지 필드메모리의 /WE ( 라이트 시 속도변화를 할 때 ) 또는 /RE (리드시 속도변화를 할 때)을 디스에이블 시킬 필요가 있다.
이러한 클럭속도 제어방법은 도3에서의 출력이 편향파로 되어 직접 영상변환에 쓰이는 것이 아니라 영상처리부(510)에 속도가 제어된 클럭이 입력되어 영상표시비율을 조절하는 것이다.
도 34는 도 30의 플립플롭 어레이(535a-535n)가 어떻게 수평구간 수직구간을 구분하여 8 비트 데이터를 저장하는지를 보여 준다. 즉, 수직k번째 구간과 수평l번째 구간을 나타내는 디코더의 출력이 동시에 하이레밸이 될 때, 이에 해당하는 2 x 1 먹스(576)의 선택신호가 하이레벨이 되어 8 비트가 8 비트 플립플롭(577)에 입력되며, 그 외의 경우는 현재의 값이 계속 피드백되어 자신의 값을 유지한다.
도 35는 도 30에 도시된 64 x 64의 8 비트 플립플롭 어레이(535a-535n) 대신에 플립플롭 메모리(587)를 사용한 경우를 예로 든 것이다. 이 플립플롭 메모리(587)는 각 블록 단위로 주어진 길이 만큼 기울기 내지 기울기에 대한 증가/감소 정보를 저장해 두고 있으므로 일종의 2 비트 필드 메모리라 할 수 있다.
또한, 수직변환을 위해서는 수직방향으로만 2 비트 데이터를 저장해 놓고 있으므로 이 때의 플립플롭 메모리(587)는 수직방향으로 2 비트 라인 메모리로써도 무방하다. 그러나, 도 31과 같이 수직변환에서도 수평구간을 두어 변환비율을 달리할 때는 이것도 수평변환과 마찬가지로 2 비트 필드 메모리를 사용해야 한다.
여기서는, 수평변환을 위하여는 수평변환 클럭값 발생에 필요한 2 비트 데이터를 수평주사 유효구간 동안만 플립플롭 메모리(587)에 저장하면 되고, 수직변환을 위해서는 수직주사 유효구간동안에만 수직변환에 필요한 2 비트 데이터를 저장하면 된다.
도 36a-36c는 도 28의 영상처리부(510)의 내부 구조를 나타낸 것으로써 방법에 따라 수평처리부와 수직처리부로 나누어 수행할 수도 있으며, A/D 또는 D/A 변환시 수평 변환을 수행한다면, 수직처리부 만으로 영상처리부(510)를 구성할 수도 있다. 즉, 도 36a는 라인 메모리로된 수평처리부(602)를 읽을 때 속도가 제어된 클럭을 사용함으로써 수평변환을 하고 그 후에 수직처리부(603)를 이용하여 수직변환을 수행하는 경우이고, 도 36b는 A/D 변환시 수평변환을 하는 경우이며, 도 36c는 D/A 변환시 출력클럭으로 수평변환을 하는 경우이다.
여기서, A/D 변환시 수평변환을 한다는 것은 수직처리부(605)의 필드메모리에 쓸 때의 속도를 변환하므로 도 41b에 도시된 바와 같은 경우이며, D/A 변환시 수평변환을 한다는 것은 수직처리부(607)의 필드메모리로 부터 읽을 때의 속도를 변환하므로 도 41a와 같은 경우이다. 그러므로, 서로 반대의 클럭 속도 변화를 발생해야만 결과적으로 같은 비율로 변환을 할 수 있다.
도 37은 수평변환을 위해 라인메모리(608,609)에 번갈아 가며 수평주사구간을 쓰고 읽는 도 36에 보인 수평처리부(602)의 구성을 보여준다.
도 38은 도 36b 내지 도 36c에 보인 수직처리부(605,607)의 구성인데, 2개의 필드메모리의 쌍을 사용하여 매 필드마다 번갈아 가며 쓰고 읽는다. 여기서, 제1필드 제1메모리(611)에서는 입력영상을 수평방향으로 쓰면서 제2필드 제1 메모리(616)에서 읽을 때는 수직방향으로 읽음으로써 제1필드 제1 메모리(611)의 출력이 도 39b와 같이 되도록 한다. 그러면, D/A 변환기(613)와 로우 패스 필터(614)를 거쳐 영상이 90도 회전한 상태로 다시 A/D 변환기(615)를 통하여 A/D 변환하면 결국 수직으로 재샘플링을 하는 효과가 있다. 이 때는 수직변환클럭의 속도에 따라 라인수가 입력 라인수와는 다른 출력 라인 수를 가질 수도 있다. 이때는 화면의 상하로 블랭크가 생기거나 화면의 일부가 안보일 수도 있다. 수직변환 클럭은 D/A 클럭과 A/D 클럭 중 어느 한쪽에만 적용하게 되고 다른 쪽은 정상클럭을 사용하면 된다. 여기서, D/A변환 클럭에 수직변환 클럭을 사용할 때는 도 41a와 같은 경우이고, A/D변환 클럭에 수직변환 클럭을 사용할 때는 도 41b와 같이 서로 반대의 클럭속도 변화를 발생해야만 수직적으로 같은 화면변환 형태를 얻을 수 있다.
도 39a-39d와 도 40은 수직처리부(605,607)에서의 영상의 수직변환을 어떻게 하는지를 설명하기 위한 도면이다.
도 41a 내지 41d는 실제로 클럭 제어출력과 정상클럭값을 더하여 영상의 비율변환이 가능한 클럭을 얻었을 때, 이해를 돕기 위하여 이와 같은 효과를 나타내는 톱니파를 변형시킨 편향 파형을 얻는 모습을 보여 주고 있다.
도 2d는 도 41d에서 얻은 수평변환 클럭 및 수평방향으로는 일정한 수직변환 클럭을 이용하여 화면 비율을 변환시킨 영상을 보여준다.
그러나 도 31과 같이 수직편향에서도 수평구간에 따라 클럭속도를 달리하면 수직변환 클럭속도가 수평구간에 따라 느려졌다 빨라졌다 하면서 수직변환을 하므로 도 38의 제2필드 제1 및 제2메모리(616,617)를 거치고 나면 도 39에 도시된 바와 같이 수평주사선 동안에도 수직데이터의 위치가 상하로 바뀌는 결과를 가져온다. 이렇게 하여 화면을 수직편향을 수평구간에 따라 상하로 이동한 경우의 영상이 도 2f에 나타나 있다.
이상의 설명에 의한 본 발명에 따르면, 입력 영상신호의 종횡비나 시청 영역의 범위에 상관없이 어떤 종류의 영상신호라도 주어진 스크린에 가장 적합한 형태의 화면 비율로 나타낼 수 있다.
구체적으로는 전체의 화면을 수평과 수직방향으로 다수개의 구간으로 구분하고, 각 구간에 해당되는 영상을 보간 비율을 확대 내지 축소 변환하여 원하는 형태의 영상으로 디스플레이 될 수 있도록 하고, 그 화면의 원하는 부분의 종횡비를 가변시킬 수 있다. 이와 같은 보간을 이용한 표시비율 변환장치는 영상신호를 디지털신호처리하여 디스플레이하는 LCD나 PDP에 적용하기가 용이하다.
또한, 전체의 화면을 수평과 수직방향으로 다수개의 구간으로 구분하고, 각 구간에 해당되는 영상신호의 종횡비를 임의의 위치에서 임의의 값으로 가변할 수 있는 편향파를 발생시키거나, 각 구간에 해당되는 영상신호의 클럭신호를 다르게 함으로써 해당 위치에서 영상신호의 종횡비를 가변시킬 수 있다. 이와 같은 편향 내지 클럭속도를 이용한 표시비율 변환장치는 영상신호를 아날로그처리하여 디스프레이하는 CRT에 적용하기가 용이하다.

Claims (6)

  1. 다수의 수평구간과 수직구간으로 구분된 화면에 입력영상을 디스플레이시키는 장치에 있어서,
    상기 수평구간과 수직구간으로 만들어지는 블록단위별로 상기 입력 영상에 대한 가변 맵핑 정보(arbitrary mapping information)를 발생하는 수단과,
    상기 가변 맵핑 정보를 이용하여 해당 블록에 대한 상기 입력영상의 표시비율을 결정하고, 상기 표시비율에 따라 상기 입력영상의 수평위치별 수직 표시비율 및/내지 수직위치별 수평 표시비율을 각각 다르게 변환(converting)하는 수단으로 구성된 것을 특징으로 하는 영상신호의 표시비율 변환 장치.
  2. 제 1항에 있어서, 상기 수평구간 및 수직구간은 1 내지 64 화소 단위 내 지 라인단위 내에서 등간격이 아닌 구간길이를 갖는 것을 특징으로 하는 영상신호의 표시비율 변환 장치.
  3. 제 1항에 있어서, 상기 가변 맵핑정보는 블록단위별 보간 비율 변화량 정보인 것을 특징으로 하는 영상신호의 표시비율 변환 장치.
  4. 제 1항에 있어서, 상기 가변 맵핑정보는 블록단위별 편향 비율 변화량 정보인 것을 특징으로 하는 영상신호의 표시비율 변환 장치.
  5. 제 1항에 있어서, 상기 가변 맵핑정보는 블록단위별 클럭속도 변화량 정보인 것을 특징으로 하는 영상신호의 표시비율 변환 장치.
  6. 다수의 수평구간과 수직구간으로 구분된 화면에 입력영상을 디스플레이시키는 방법에 있어서,
    상기 수평구간과 수직구간으로 만들어지는 블록단위별로 상기 입력 영상에 대한 가변 맵핑 정보(arbitrary mapping information)를 발생하는 단계와,
    상기 가변 맵핑 정보를 이용하여 해당 블록에 대한 상기 입력영상의 표시비율을 결정하고, 상기 표시비율에 따라 상기 입력영상의 수평위치별 수직 표시비율 및/내지 수직위치별 수평 표시비율을 각각 다르게 변환(converting)하는 단계로 이루어진 것을 특징으로 하는 영상신호의 표시비율 변환 방법.
KR1019980025136A 1998-06-29 1998-06-29 영상신호의 표시 비율 변환 장치 및 방법 KR100263708B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980025136A KR100263708B1 (ko) 1998-06-29 1998-06-29 영상신호의 표시 비율 변환 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025136A KR100263708B1 (ko) 1998-06-29 1998-06-29 영상신호의 표시 비율 변환 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20000003844A KR20000003844A (ko) 2000-01-25
KR100263708B1 true KR100263708B1 (ko) 2000-08-01

Family

ID=19541634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025136A KR100263708B1 (ko) 1998-06-29 1998-06-29 영상신호의 표시 비율 변환 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100263708B1 (ko)

Also Published As

Publication number Publication date
KR20000003844A (ko) 2000-01-25

Similar Documents

Publication Publication Date Title
KR100367432B1 (ko) 영상 표시 장치 및 영상 표시 방법
JP4686800B2 (ja) 画像表示装置
JP2641478B2 (ja) 映像表示方法
KR100246088B1 (ko) 화소수변환장치
US6191820B1 (en) Device and method for converting aspect ratio of video signal
JPS6242429B2 (ko)
US7693352B2 (en) Sectional image scaling circuit with quadratic function scaling factor
KR0182930B1 (ko) 디스플레이 장치의 주사 방식 변환 장치 및 변환방법
KR950001562B1 (ko) Tv의 화면 종횡비 변환방법 및 장치
US7675480B2 (en) Image display device and image display method
KR100263708B1 (ko) 영상신호의 표시 비율 변환 장치 및 방법
KR100262637B1 (ko) 영상신호의 표시비율 변환장치 및 방법
US6927800B2 (en) Video signal processing circuit and method for converting number of scan lines and image display device using the same
KR100262636B1 (ko) 영상신호의 보간 비율 변환 장치 및 방법
KR100262651B1 (ko) 영상신호의 편향 비율 조절 장치 및 방법
JPH06138834A (ja) ディスプレイ装置
KR19980064554A (ko) 화상 처리 장치 및 방법
JP3259627B2 (ja) 走査線変換装置
US5396298A (en) Video signal processing apparatus for performing magnification processing
JP3259628B2 (ja) 走査線変換装置
US7408589B2 (en) Video signal processing circuit, video display, and display driving device
JP2738261B2 (ja) 垂直伸長装置
JPH114406A (ja) 画像処理装置、画像メモリの読み出し方法及びコンピュータ読み取り可能な記録媒体
JPS6343950B2 (ko)
JP3578313B2 (ja) デジタル信号処理回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070418

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee