KR100262955B1 - The structure of lcd panel and manufacturing method of the same - Google Patents

The structure of lcd panel and manufacturing method of the same Download PDF

Info

Publication number
KR100262955B1
KR100262955B1 KR1019970036213A KR19970036213A KR100262955B1 KR 100262955 B1 KR100262955 B1 KR 100262955B1 KR 1019970036213 A KR1019970036213 A KR 1019970036213A KR 19970036213 A KR19970036213 A KR 19970036213A KR 100262955 B1 KR100262955 B1 KR 100262955B1
Authority
KR
South Korea
Prior art keywords
metal film
film
substrate
liquid crystal
crystal display
Prior art date
Application number
KR1019970036213A
Other languages
Korean (ko)
Other versions
KR19990012715A (en
Inventor
김웅권
Original Assignee
구본준
엘지.필립스엘시디주식회사
론 위라하디락사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지.필립스엘시디주식회사, 론 위라하디락사 filed Critical 구본준
Priority to KR1019970036213A priority Critical patent/KR100262955B1/en
Publication of KR19990012715A publication Critical patent/KR19990012715A/en
Application granted granted Critical
Publication of KR100262955B1 publication Critical patent/KR100262955B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

PURPOSE: A structure of a substrate of a liquid crystal display and a method for manufacturing the same are to prevent a thin insulating film from being formed on an interface between a conductive film and a metallic film when the conductive film is contacted with the metallic film. CONSTITUTION: A metallic film is deposited on a transparent glass substrate(110) through a sputtering process, and a photoresist is applied on the metallic film. The substrate is deposited in a chamber, and SF6/O2 or CF4/O2 gas is injected into the chamber to etch the metallic film. The photoresist existed on the metallic film is removed to form a gate bus line and a gate electrode branched from the gate bus line. An island-typed semiconductor layer and an Ohmic contact layer are formed on a gate insulating film(150) of the gate electrode. After a photoresist is applied on a metallic film, the metallic film is etched, and the exposed Ohmic contact layer is etched. The photoresist existed on the metallic film is removed to from a data bus line(170a) and a source electrode(170b) and a drain electrode(170c) branched from the data bus line.

Description

액정표시장치의 기판의 구조 및 그 제조방법Structure of Substrate of LCD and Manufacturing Method Thereof

본 발명은 박막트랜지스터(이하 TFT라 칭한다)를 스위칭소자로 이용하는 액정 표시 장치에 관련된 것으로써, 특히 금속막과 절연막 등의 패터닝과정에서 발생하는 금속막의 접촉저항에 관련된 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device using a thin film transistor (hereinafter referred to as TFT) as a switching element, and particularly relates to a contact resistance of a metal film generated during patterning of a metal film and an insulating film.

종래의 액정표시장치를 구성하는 한 기판은 제1도에서와 같이 인접하는 2개의 게이트버스라인 60과 인접하는 2개의 데이터버스라인 70이 교차하여 이루는 영역내에 화소전극 80이 형성되고, 상기 화소전극과 전기적으로 접촉되는 TFT 37이 상기 게이트버스라인 60과 상기 데이터버스라인 70의 교차영역 부근에 형성된다.A substrate constituting a conventional liquid crystal display device has a pixel electrode 80 formed in an area where two adjacent gate bus lines 60 and two adjacent data bus lines 70 intersect each other, as shown in FIG. The TFT 37 in electrical contact with the gate bus line 60 is formed near the intersection of the gate bus line 60 and the data bus line 70.

상기 TFT 37은 상기 게이트버스라인에서 60서 분기하는 게이트전극 61, 상기 게이터버스라인 70에서 분기하는 소스전극 71 및 상기 소스전극과 대향하도록 배치된 드레인전극 72 그리고, 반도체층 90등으로 구성된다.The TFT 37 includes a gate electrode 61 branching from the gate bus line 60, a source electrode 71 branching from the gator bus line 70, a drain electrode 72 disposed to face the source electrode, and a semiconductor layer 90.

상기 화소전극 80과 상기 게이트버스라인 60이 중첩되는 부분 33은 보조용량 전극의 역할을 수행한다.The portion 33 where the pixel electrode 80 and the gate bus line 60 overlap with each other serves as a storage capacitor electrode.

상기와 같이 구성되는 종래 액정표시장치의 기판의 제조방법을 제2도(제1도의 II-II선을 따라 절단하여 나타내는 단면도)에 의하여 설명한다.The manufacturing method of the board | substrate of the conventional liquid crystal display device comprised as mentioned above is demonstrated by FIG. 2 (sectional drawing cut along the II-II line of FIG. 1).

먼저, Cr 금속막을 스퍼터법으로 투명글래스기판 10 위에 증착하고, 상기 Cr 금속막 위에 포토레지스트를 스핀코팅법으로 도포한다. 마스크를 이용하여 상기 포토레지스트를 노광한 후 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 CAN(ceric ammonium nitrate)등의 에칭액으로 상기 Cr금속막을 에칭하여 게이트버스라인과 상기 게이트버스라인에서 분기하는 게이트전극 61을 형성한 후, NMP(N-Methyl-Pyrrolidone)와 알코올과 아민의 혼합물로 된 유기용액으로 금속막 위에 남아있는 포토레지스트를 제거한다.First, a Cr metal film is deposited on the transparent glass substrate 10 by a sputtering method, and a photoresist is coated on the Cr metal film by spin coating. After exposing the photoresist using a mask, the photoresist is developed to a predetermined pattern, and the Cr metal film is etched with an etchant such as CAN (ceric ammonium nitrate) according to the developed pattern, and then, at the gate bus line and the gate bus line. After forming the branching gate electrode 61, the photoresist remaining on the metal film is removed with an organic solution of NMP (N-Methyl-Pyrrolidone), a mixture of alcohol and amine.

이어서, 게이트절연막 50이 되는 SiNx, SiOx등으로 된 무기절연막과, 반도체층 90이 되는 a-Si층과, 오믹접촉층 100이 되는 n+이온이 도핑된 a-Si층을 스퍼터법으로 연속하여 증착하고, 상기 n+이온이 도핑된 a-Si층위에 포토레지스트를 스핀코팅법으로 도포한다. 마스크를 이용하여 상기 포토레지스트를 노광한 후 소정의 패턴으로 현상하고, 상기 현상된 패턴에 따라 상기 a-Si층과, n+이온이 도핑된 a-Si층을 동시에 드라이에칭 또는 웨트에칭한 후, n+이온이 도핑된 a-Si층 위에 남아있는 포토레지스트를 NMP(N-Methyl-Pyrrolidone)와 알코올과 아민의 혼합물로 된 유기용액으로 제거한다.Subsequently, an inorganic insulating film made of SiN x , SiO x, etc. to be the gate insulating film 50, an a-Si layer serving as the semiconductor layer 90, and an a-Si layer doped with n + ions serving as the ohmic contact layer 100 were sputtered. Deposition was carried out successively, and a photoresist was applied by spin coating onto the a-Si layer doped with n + ions. After exposing the photoresist using a mask, the photoresist is developed in a predetermined pattern, and the a-Si layer and the a-Si layer doped with n + ions are simultaneously dry-etched or wet-etched according to the developed pattern. The photoresist remaining on the a-Si layer doped with n + ions is removed with an organic solution of NMP (N-Methyl-Pyrrolidone), a mixture of alcohol and amine.

상기 에칭으로 인하여 상기 게이트전극 61 부분의 게이트절연막 위에 섬모양으로 반도체층 90과 오믹접촉층 100이 형성된다.Due to the etching, the semiconductor layer 90 and the ohmic contact layer 100 are formed in an island shape on the gate insulating layer of the gate electrode 61.

이어서, Cr금속막을 상기 오믹접촉층 100이 형성된 기판의 전면에 스퍼터법으로 증착하고, 상기 Cr금속막 위에 포토레지스트를 스핀코팅법으로 도포한다. 마스크를 이용하여 상기 포토레지스트를 노광한 후 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 CAN(ceric ammonium nitrate)등의 에칭액으로 상기 Cr금속막을 에칭한다.Subsequently, a Cr metal film is deposited on the entire surface of the substrate on which the ohmic contact layer 100 is formed by sputtering, and a photoresist is coated on the Cr metal film by spin coating. After exposing the photoresist using a mask, the photoresist is developed to a predetermined pattern, and the Cr metal film is etched with an etchant such as CAN (ceric ammonium nitrate) according to the developed pattern.

상기 에칭에 의하여 상기 게이트절연막 50 위에 데이터버스라인 70이 형성되고, 상기 데이터버스라인 70에서 분기하는 소스전극 71과, 상기 소스전극 71과 대향하는 드레인전극 72가 상기 오믹접촉층 100위에 형성된다. 상기 드레인전극의 일부는 게이트절연막 50 위에 연장되어 형성될 수 있다.A data bus line 70 is formed on the gate insulating layer 50 by the etching, and a source electrode 71 branching from the data bus line 70 and a drain electrode 72 facing the source electrode 71 are formed on the ohmic contact layer 100. A portion of the drain electrode may be formed to extend on the gate insulating layer 50.

상기 소스전극 71 및 드레인전극 72를 마스크로 하여 노출된 오믹접촉층을 드라이에칭 등의 방법으로 제거하고, 상기 데이터버스라인, 소스전극 및 드레인 전극 위의 포토레지스트를 NMP(N-Methyl-Pyrrolidone)와 알코올과 아민의 혼합물로 된 유기용액으로 제거한다.Using the source electrode 71 and the drain electrode 72 as a mask, the exposed ohmic contact layer is removed by dry etching, and the photoresist on the data bus line, the source electrode and the drain electrode is NMP (N-Methyl-Pyrrolidone). Remove with an organic solution of a mixture of alcohol and amine.

이어서, 상기 소스 및 드레인전극 등이 형성된 기판의 전면에 Si기를 포함하는 SiNx, SiOx또는 벤조싸이클로부텐(benzocyclobutene:BCB)등올 된 보호막 55를 도포하고, 상기 보호막 위에 포토레지스트를 스핀코팅법으로 도포한다. 마스크를 이용하여 상기 포토레지스트를 노광한 후 소정의 패턴으로 현상하고, 상기 현상된 패턴에 따라 상기 노출된 보호막을 SF6/O2가스를 이용하여 드라이에칭 쳄버 내에서 에칭한다.Subsequently, a protective film 55 including SiN x , SiO x or benzocyclobutene (BCB) containing Si groups is coated on the entire surface of the substrate on which the source and drain electrodes are formed, and the photoresist is spin coated on the protective film. Apply. After exposing the photoresist using a mask, the photoresist is developed in a predetermined pattern, and the exposed protective film is etched in a dry etching chamber using SF 6 / O 2 gas according to the developed pattern.

상기 드라이에칭으로 인하여 드레인전극 72의 일부가 노출되는 콘택홀 30이 형성된다.Due to the dry etching, a contact hole 30 through which a portion of the drain electrode 72 is exposed is formed.

상기 보호막의 드라이에칭 메커니즘을 더 구체적으로 설명하면 다음과 같다.The dry etching mechanism of the protective film will be described in more detail as follows.

노출된 보호막의 Si기가 에칭가스의 F기와 반응하여 SiF4의 휘발성 물질로 변하므로 노출된 보호막이 에칭되기 시작한다. 상기 에칭과 동시에 보호막 위에 덮여있는 포토레지스트는 O2가스로 에슁(ashing)되어 제거된다.The exposed protective film starts to be etched because the Si group of the exposed protective film reacts with the F group of the etching gas and turns into a volatile substance of SiF 4 . Simultaneously with the etching, the photoresist covered on the protective film is removed by ashing with O 2 gas.

상기와 같이 보호막 위에 콘택홀을 형성하고, 포토레지스트를 제거한 후에, ITO(Indium Tin Oxide)막을 상기 보호막 55의 전면에 스퍼터법으로 증착하고, 상기 ITO막 위에 포토레지스트를 스핀코팅법으로 도포한다. 마스크를 이용하여 상기 포토레지스트를 노광한 후 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 HCI등의 에칭액으로 상기, ITO막을 에칭하여 화소전극 80을 형성한다.After forming a contact hole on the protective film and removing the photoresist as described above, an ITO (Indium Tin Oxide) film is deposited on the entire surface of the protective film 55 by sputtering, and the photoresist is coated on the ITO film by spin coating. After exposing the photoresist using a mask, the photoresist is developed to a predetermined pattern, and the ITO film is etched with an etchant such as HCI according to the developed pattern to form a pixel electrode 80.

상기와 같이 과정을 거쳐 액정표시장치의 한 기판에는 반도체층 90, 소스전극 71, 드레인전극 72, 게이트전극 61 등으로 구성되는 스위칭소자(TFT) 37이 구성 되고, 상기 스위칭소자 37의 드레인전극 72가 보호막 55를 개재하여 화소전극 80과 접촉되도록 구성된다.Through the above process, one substrate of the liquid crystal display device includes a switching element (TFT) 37 including a semiconductor layer 90, a source electrode 71, a drain electrode 72, a gate electrode 61, and the like, and a drain electrode 72 of the switching element 37. Is made to be in contact with the pixel electrode 80 via the protective film 55.

한편, 각각의 게이트버스라인 및 데이터버스라인의 단부에 위칭하고, IC의 TAB(Tape Automated Bonding)가 접촉되는 게이트패드부 및 데이터패드부의 단면은 제3도와 같은 구조를 하고 있다.On the other hand, the cross section of the gate pad portion and the data pad portion positioned at the ends of each gate bus line and data bus line and in contact with tape automated bonding (TAB) of the IC has a structure as shown in FIG.

제3도에서 92는 게이트버스라인 및 데이터버스라인을 형성하는 금속막과 같은 Cr금속막으로 형성되며, 상기 게이트버스라인 또는 상기 데이터버스라인에 연결되어 있다.In FIG. 3, 92 is formed of a Cr metal film such as a metal film forming a gate bus line and a data bus line, and is connected to the gate bus line or the data bus line.

또, 55는 Si기를 포함하는 SiNx, SiOx또는 BCB 등으로 이루어진 보호막이고, 93은 IC의 TAB의 단자와의 접촉을 용이하게 하기 위하여 형성된 ITO막이다.Further, 55 is a protective film made of SiN x, SiO x or the like BCB containing an Si, 93 is an ITO film formed in order to facilitate the contact with a terminal of the IC TAB.

특히, 상기 패드부에 접촉되는 ITO 막 93은 SF6/O2또는 CF4/O2가스를 이용하여 보호막 55의 일부를 에칭한 후에 Cr금속막 92와 접촉된다.In particular, the ITO film 93 in contact with the pad portion is in contact with the Cr metal film 92 after etching a part of the protective film 55 using SF 6 / O 2 or CF 4 / O 2 gas.

그런데 제2도, 제3도와 같이 구성되는 종래의 액정표시장치의 기판에 있어서는 Cr금속막으로 된 드레인전극 72의 일부, 또는 패드부의 Cr 금속막 92가 노출되도록 보호막 55를 SF6/O2또는 CF4/O2가스로 에칭하는 과정에서 상기 에칭가스에 노출된 Cr금속막의 표면에 얇은 절연막 75가 형성된다.However, in the substrate of the conventional liquid crystal display device configured as shown in FIG. 2 and FIG. 3, the protective film 55 is formed by SF 6 / O 2 or a portion of the drain electrode 72 made of the Cr metal film or the Cr metal film 92 of the pad portion. In the process of etching with CF 4 / O 2 gas, a thin insulating film 75 is formed on the surface of the Cr metal film exposed to the etching gas.

상기 얇은 절연막 75는 Cr금속막과 접촉되는 도전성막 즉, ITO막과의 접촉저항을 크게하기 때문에 액정표시장치를 구성하였을 때 화면에 비내림 현상이 발생하는 등 액정표시장치의 표시품질을 떨어뜨리는 원인이 된다.Since the thin insulating film 75 increases the contact resistance of the conductive film that is in contact with the Cr metal film, that is, the ITO film, the display quality of the liquid crystal display device may be degraded, such as raining on the screen. Cause.

상기 Cr 금속막 표면에 절연막 75가 형성되는 원인은 다음과 같이 구분 할 수 있다.The reason why the insulating film 75 is formed on the surface of the Cr metal film may be classified as follows.

하나의 원인은 Cr 금속막 위에 유기절연물질 등으로 된 보호막을 도포하였을 때 유기절연물질이 Cr금속막의 표면에 소정의 두께만큼 확산되어 절연막이 형성되기 때문이고,One reason is that when the protective film made of an organic insulating material or the like is applied on the Cr metal film, the organic insulating material diffuses to the surface of the Cr metal film by a predetermined thickness to form an insulating film.

다른 하나의 원인은 보호막의 에천트에 Cr금속막 표면이 노출되었을 때, 상기 Cr금속막 표면에 얇은 절연막이 형성되기 때문이다. Cr 금속막 표면이 보호막 등의 에천트에 노출되었을 때 형성되는 얇은 절연막은 상기 에천트와 Cr금속과의 반응에 의하여 산화막이 형성되기 때문으로 추정하고 있으나 구체적인 메카니즘은 밝혀지지 않았다. 실제로 상기 에천트에 Cr금속막 표면이 노출되는 시간에 따라 Cr금속막 표면의 접촉저항을 측정하면 제4도의 그래프 모양으로 접촉저항이 증가함을 알수 있다. 제4도에서 Rc는 접촉저항이고, T는 Cr금속막 표면이 에천트에 노출된 시간을 나타낸다.Another reason is that when the surface of the Cr metal film is exposed to the etchant of the protective film, a thin insulating film is formed on the surface of the Cr metal film. The thin insulating film formed when the surface of the Cr metal film is exposed to an etchant such as a protective film is presumably because an oxide film is formed by the reaction between the etchant and the Cr metal, but a specific mechanism is not known. In fact, when the contact resistance of the surface of the Cr metal film is measured according to the time when the surface of the Cr metal film is exposed to the etchant, it can be seen that the contact resistance increases in the form of a graph of FIG. 4. In FIG. 4, Rc is a contact resistance, and T is a time when the surface of the Cr metal film is exposed to the etchant.

본 발명은 상기와 같이 금속막 위에 보호막을 형성하고, 상기 금속막이 노출 되도록 상기 보호막을 에칭한 후, ITO 등의 도전막을 상기 노출된 금속막과 접촉되도록 하였을 때, 상기 도전막과 상기 금속막과의 경계부에 얇은 절연막이 형성되지 않도록 하는데 목적이 있다.According to the present invention, when the protective film is formed on the metal film as described above, the protective film is etched to expose the metal film, and the conductive film such as ITO is brought into contact with the exposed metal film. The purpose is to prevent a thin insulating film from being formed at the boundary of the film.

본 발명은 상기 목적 달성을 위하여 보호막의 하층에 접해있는 금속막을 상기 보호막의 에천트에 식각되는 것으로 형성한다.The present invention forms a metal film in contact with the lower layer of the protective film to be etched in the etchant of the protective film to achieve the above object.

즉, 하나의 예로 Si기를 포함하는 SiNx, SiOx또는 BCB 등의 무기, 유기막을 절연 보호막으로 사용하였을 때 상기 절연 보호막의 에천트로 사용하는 SF6/O2또는 CF4/O2가스에 식각되는 Mo, W, Ta 등의 금속막을 스위칭소자의 드레인전극, 게이트패드 또는 데이터패드 등으로 형성한다.In other words, when an inorganic or organic film such as SiN x , SiO x, or BCB containing an Si group is used as an insulating protective film, the etching is performed on an SF 6 / O 2 or CF 4 / O 2 gas used as an etchant of the insulating protective film. A metal film such as Mo, W, Ta, or the like is formed as a drain electrode, a gate pad or a data pad of the switching element.

제 5 도에 의하여 더 구체적으로 설명하면 Mo, W, Ta 등의 금속막 램프 위에 Si기를 포함하는 절연 보호막 155를 덮고, 상기 절연보호막 155의 일부를 SF6/O2또는 CF4/O2가스로 에칭하여 콘택홀 300을 형성한 후, ITO 등의 도전막 193을 금속막 램프와 접촉되도록 상기 절연 보호막 155 위에 형성한다. 상기 콘택홀 300을 형성할 때 금속막 램프의 표면이 노출되면 SF6/O2또는 CF4/O2가스의 F기와 금속막이 반응(Mo금속을 사용한 경우 MoF6, W금속을 사용한 경우 WF3, Ta금속을 사용한 경우 TaF4의 휘발성 물질로 변한다)하여 금속막 표면이 식각된다.In more detail with reference to FIG. 5, an insulating protective film 155 including a Si group is covered on a metal film lamp such as Mo, W, Ta, and the like, and a part of the insulating protective film 155 is SF 6 / O 2 or CF 4 / O 2 gas. After etching to form a contact hole 300, a conductive film 193 such as ITO is formed on the insulating protective film 155 to be in contact with the metal film lamp. When the surface of the metal film lamp is exposed when forming the contact hole 300, the F group and the metal film react with SF 6 / O 2 or CF 4 / O 2 gas (MoF 6 using Mo metal, WF 3 using W metal). , in the case of using a Ta metal changed to volatile substances TaF 4) to the metal film surface is etched.

상기 금속막의 식각 두께 A는 금속막 램프 위에 절연 보호막 155를 도포하는 과정에서 상기 금속막 표면에 확산된 절연막이 모두 제거될 수 있도록 100Å 이상이 되어야 한다.The etching thickness A of the metal film should be 100 kPa or more so that all of the insulating film diffused on the surface of the metal film may be removed in the process of applying the insulating protective film 155 on the metal film lamp.

상기와 같이 금속막 표면을 보호막의 에천트에 의하여 100Å 이상 에칭하고, 불순물층이 형성되지 않도록 하여 ITO 도전막 193과 접촉 되도록 함으로써, 금속막과 도전막과의 사이에 접촉저항이 형성되지 않도록 한다. 특히 상기 금속막 360을 패터닝할 때 다른 금속막과 적층하여 패터닝하는 것이 패턴 폭의 균일성과 정밀도 등에 있어서 바람직할 경우에는 제6도와 같이 다른 금속막 260을 적층하여 형성하여도 본 발명의 목적에 벗어나지 않는다.As described above, the surface of the metal film is etched 100 Å or more by an etchant of the protective film, and the contact layer is not formed between the metal film and the conductive film by contacting the ITO conductive film 193 so that an impurity layer is not formed. . Particularly, when patterning the metal film 360 by laminating with another metal film is desirable in pattern uniformity, accuracy, and the like, even if the metal film 260 is laminated as shown in FIG. Do not.

제1도는 종래의 액정표시장치의 기판의 평면도이고,1 is a plan view of a substrate of a conventional liquid crystal display device,

제2도는 제1도의 II-II선을 따라 절단하여 나타내는 단면도이고,2 is a cross-sectional view taken along the line II-II of FIG.

제3도는 종래 패드구조를 나타내는 단면도이고,3 is a cross-sectional view showing a conventional pad structure,

제4도는 Cr금속막이 SF6/O2또는 CF4/O2등의 에천트에 노출되는 시간과 접촉저항과의 관계를 나타내는 그래프이고,4 is a graph showing the relationship between the contact time and the exposure time of the Cr metal film to an etchant such as SF 6 / O 2 or CF 4 / O 2 ,

제5도, 제6도는 본 발명의 개략적인 구조를 설명하기 위한 단면도이고,5 and 6 are cross-sectional views for explaining a schematic structure of the present invention.

제7a도~제7j도는 본 발명의 실시예를 설명하기 위한 제조공정 단면도이고,7a to 7j are sectional views of the manufacturing process for explaining the embodiment of the present invention,

제8도는 본 발명의 Mo, W, Ta등으로 된 금속막의 식각 두께와 접촉저항과의 관계를 나타내는 그래프이다.8 is a graph showing the relationship between the etching thickness and the contact resistance of the metal film of Mo, W, Ta, etc. of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10, 110 : 투명글래스기판 33 : 보조용량전극부10, 110: transparent glass substrate 33: auxiliary capacitance electrode

37 : TFT 50, 150 : 게이트 절연막37: TFT 50, 150: gate insulating film

55, 155 : 보호막 60 : 게이트 버스라인55, 155: shield 60: gate bus line

61, 161a : 게이트 전극 70, 170a : 데이터 버스라인61, 161a: gate electrode 70, 170a: data bus line

71, 170b : 소스전극 72, 170c : 드레인 전극71, 170b: source electrode 72, 170c: drain electrode

75 : 절연막 80, 180 : 화소 전극75: insulating film 80, 180: pixel electrode

90, 190 : 반도체층 193, 280 : ITO 막90, 190: semiconductor layers 193, 280: ITO film

100,200 : 오믹접촉층 400 : 포토레지스트100,200: ohmic contact layer 400: photoresist

본 발명의 액정표시장치의 기판은 제1영역과 제2영역을 갖는 금속막과, 상기 제1영역의 금속막 부분을 덮는 보호막과, 상기 제2영역의 금속막 표면과 접촉되는 도전막을 포함하도록 구성되고, 특히 상기 제2영역의 금속막의 표면의 두께가 100Å 이상 제거되도록 구성된다.The substrate of the liquid crystal display of the present invention includes a metal film having a first region and a second region, a protective film covering the metal film portion of the first region, and a conductive film in contact with the surface of the metal film of the second region. In particular, the thickness of the surface of the metal film of the second region is 100 kPa or more.

또, 상기 금속막은 Mo, Ta, W 중 어느 하나로 구성되고, 상기 보호막은 Si기를 포함하는 SiNx, SiOx, BCB 등의 무기 또는 유기물질 중 선택되는 어느 하나 이상의 물질을 적층하여 구성되고, 상기 제2영역의 금속막과 접촉되는 도전막은 상기 보호막위에 구성된다.In addition, the metal film is composed of any one of Mo, Ta, W, the protective film is formed by stacking any one or more materials selected from inorganic or organic materials such as SiN x , SiO x , BCB containing a Si group, A conductive film in contact with the metal film of the second region is formed on the protective film.

또한, 상기 금속막은 적어도 스위칭소자의 소스 및 드레인전극, 게이트패드부, 데이터패드부로 구성되고, 상기 금속막의 하층에는 다른 금속막이 적층되어 구성될 수 있다.In addition, the metal film may include at least a source and drain electrode, a gate pad part, and a data pad part of a switching device, and another metal film may be stacked below the metal film.

상기 구조를 갖는 액정표시장치의 기판의 제조방법은 Mo, Ta, W 등의 금속막을 소정의 패턴으로 형성하는 공정, 상기 패턴된 금속막을 덮도록 Si기를 포함하는 유기 또는 무기막으로 보호막을 형성하는 공정, 상기 금속막의 표면의 일부가 노출되도록 상기 보호막의 일부를 제거하고, 상기 노출된 금속막의 표면의 두께를 100Å 이상 제거하는 공정을 포함하고, 특히, 상기 금속막의 표면의 일부가 노출되도록 상기 보호막의 일부를 제거하고, 상기 노출된 금속막의 표면의 두께를 100Å 이상 제거하는 공정은 SF6또는 CF4가스를 포함하는 챔버 내에서 상기 가스와의 반응에 의하여 연속적으로 행해지도록 한다.A method of manufacturing a substrate of a liquid crystal display device having the above structure includes the steps of forming a metal film such as Mo, Ta, and W in a predetermined pattern, and forming a protective film with an organic or inorganic film including an Si group to cover the patterned metal film. And removing a part of the protective film so that a part of the surface of the metal film is exposed, and removing a thickness of the exposed surface of the metal film by 100 Å or more, and in particular, the protective film so that a part of the surface of the metal film is exposed. The process of removing a portion of the film and removing the thickness of the exposed metal film by 100 Å or more may be performed continuously by reaction with the gas in a chamber containing SF 6 or CF 4 gas.

이하 실시예에서 본 발명의 액정표시장치의 기판의 제조과정 및 작용 등을 상세히 설명한다.Hereinafter, the manufacturing process and operation of the substrate of the liquid crystal display of the present invention will be described in detail.

[실시예]EXAMPLE

Mo, W, Ta 중 선택되는 금속막 161을 스퍼터법으로 투명글래스기판 110 위에 증착하고, 상기 금속막 161 위에 포토레지스트 400을 스핀코팅법으로 도포하고, 마스크를 이용하여 상기 포토레지스트 400을 노광한 후 소정의 패턴이 되도록 현상한다(제7a도).A metal film 161 selected from Mo, W, and Ta was deposited on the transparent glass substrate 110 by a sputtering method, a photoresist 400 was coated on the metal film 161 by spin coating, and the photoresist 400 was exposed using a mask. After that, the pattern is developed to have a predetermined pattern (Fig. 7A).

이어서, 제7a도 상태의 기판을 챔버 내에 넣고, SF6/O2또는 CF4/O2가스를 상기 챔버 내에 주입하여 상기 현상된 패턴에 따라 금속막 161을 에칭하고, 상기 금속막 위에 남아있는 포토레지스트를 제거하여 게이트버스라인(도시하지 않음)과 상기 게이트버스라인에서 분기하는 게이트전극 161a를 형성한다.(제7b도).Subsequently, the substrate of FIG. 7a is placed in the chamber, and SF 6 / O 2 or CF 4 / O 2 gas is injected into the chamber to etch the metal film 161 according to the developed pattern, and remain on the metal film. The photoresist is removed to form a gate bus line (not shown) and a gate electrode 161a branching from the gate bus line (FIG. 7B).

상기 금속막 161의 에칭은 상기 SF6/02또는 CF4/O2가스의 F기와 금속막이 반응(Mo금속인 경우 MoF6, W금속인 WF3, Ta금속인 경우 TaF4의 휘발성 물질로 변한다)하여 이루어진다. 또 포토레지스트는 에칭가스에 포함되어 있는 O2에 의하여 상기 금속막의 에칭과 동시에 에슁(sahing)됨으로써 제거될 수 있지만, 에슁된 불순물이 금속막 펴면에 부착되어 절연층을 형성할 수 있으므로 NMP(N-Methy-Pyrrolidone)와 알코올과 아민의 혼합물로 된 유기용액으로 제거하는 것이 바람직하다.Etching of the metal film 161 is a volatile substance of the SF 6/0 2 or CF 4 / O F group and a metal film is the reaction of the second gas (in the case of Mo metal MoF 6, W metal, WF 3, Ta metals in case TaF 4 Changes). In addition, the photoresist may be removed by etching simultaneously with the etching of the metal film by O 2 contained in the etching gas, but since the etched impurities may adhere to the metal film spreading surface to form an insulating layer, NMP (N -Methy-Pyrrolidone), it is preferable to remove with an organic solution of a mixture of alcohol and amine.

이어서, 게이트절연막 150이 되는 SiNx, SiOx등으로 된 무기절연막과, 반도체층 190이 되는 a-Si층과, 오믹접촉층 200이 되는 n+이온이 도핑된 s-Si층을 스퍼터법으로 연속하여 증착하고, 상기 n+이온이 도핑된 s-Si층 위에 포토레지스트 400을 스핀코팅법으로 도포하고, 마스크를 이용하여 상기 포토레지스트 400을 노광한 후 소정의 패턴으로 현상한다(제7c도).Subsequently, an inorganic insulating film made of SiN x , SiO x, etc., serving as a gate insulating film 150, an a-Si layer serving as a semiconductor layer 190, and an s-Si layer doped with n + ions serving as an ohmic contact layer 200 were sputtered. After the deposition, the photoresist 400 was spin coated on the n + ion-doped s-Si layer, and the photoresist 400 was exposed using a mask and developed in a predetermined pattern (Fig. 7C). .

이어서, 상기 현상된 패턴에 따라 상기 a-Si층과, n+이온이 도핑된 a-Si층을 동시에 드라이에칭 또는 웨트에칭하고, NMP(N-Methyl-Pyrrolidone)와 알코올과 아민의 혼합물로 된 유기용액으로 상기 n+이온이 도핑된 a-Si층 위에 남아 있는 포토레지스트 400을 제거한다. 상기 에칭으로 인하여 상기 게이트전극 161a 부분의 게이트절연각 150 위에 섬모양으로 반도체층 190과 오믹접촉층 200이 형성된(제7d도).Subsequently, the a-Si layer and the a-Si layer doped with n + ions are dry-etched or wet-etched at the same time according to the developed pattern, and a mixture of NMP (N-Methyl-Pyrrolidone), alcohol, and amine is used. and removing the n + ions remain on the doped a-Si layer 400 on the photoresist by organic solvents. Due to the etching, the semiconductor layer 190 and the ohmic contact layer 200 are formed in an island shape on the gate insulation angle 150 of the portion of the gate electrode 161a (Fig. 7D).

이어서, Mo, W, Ta 중 선택되는 금속막 170을 상기 오믹접촉층 200이 형성된 기판의 전면에 스퍼터법으로 증착하고, 상기 금속막 170 위에 포토레지스트 400을 스핀코팅법으로 도포하고, 마스크를 이용하여 상기 포토레지스트 400을 노광한 후 소정의 패턴이 되도록 현상한다(제7e도).Subsequently, a metal film 170 selected from Mo, W, and Ta is deposited on the entire surface of the substrate on which the ohmic contact layer 200 is formed by sputtering, a photoresist 400 is coated on the metal film 170 by spin coating, and a mask is used. Then, the photoresist 400 is exposed and developed to have a predetermined pattern (Fig. 7E).

이어서, 도 제7e도 상태의 기판을 챔버 내에 넣고, SF6/O2또는 CF4/O2가스를 상기 챔버 내에 주입하여 상기 현상된 패턴에 따라 금속막 170을 에칭하고, 상기 금속막의 에칭으로 인하여 노출된 오믹접촉층 200을 에칭하여 양쪽으로 분리하고, 상기 금속막 위에 남아있는 포토레지스트를 제거하여 데이터버스라인 170a와 상기 테이터버스라인에서 분기하는 소스전극 170b 및 드레인전극 170c를 형성한다(제7f도).Subsequently, a substrate in the state shown in FIG. 7E is placed in the chamber, and SF 6 / O 2 or CF 4 / O 2 gas is injected into the chamber to etch the metal film 170 in accordance with the developed pattern. Therefore, the exposed ohmic contact layer 200 is etched and separated on both sides, and photoresist remaining on the metal film is removed to form a source electrode 170b and a drain electrode 170c branching from the data bus line 170a and the data bus line. 7f degrees).

제7f도 구조를 형성하기 위한 에칭과정은 제7b도 구조를 형성하기 위한 에칭과정과 동일하고, 상기 제7f도의 구조가 액정표시장치의 기판에 형성됨으로써 게이트 전극 161a, 오믹접촉층 200, 반도체층 190, 소스전극 170b 및 드레인전극 170c등으로 구성되는 스위칭소자가 완성된다.The etching process for forming the structure of FIG. 7f is the same as the etching process for forming the structure of FIG. 7b, and the gate electrode 161a, the ohmic contact layer 200, and the semiconductor layer are formed by forming the structure of FIG. 7f on the substrate of the liquid crystal display. A switching element composed of 190, the source electrode 170b, the drain electrode 170c, and the like is completed.

이어서, 상기 소스 및 드레인전극 등이 형성된 기판의 전면네 Si기를 포함하는 SiNx, SiOx또는 BCB 등으로 된 보호막 155를 도포하고, 상기 보호막 위에 포토레지스트 400을 스핀코팅법으로 도포하고, 마스크를 이용하여 상기 포토레지스트를 노광한 후 소정의 패턴으로 현상한다(제7g도).Subsequently, a protective film 155 made of SiN x , SiO x , BCB, or the like including four Si groups on the front surface of the substrate on which the source and drain electrodes and the like are formed is coated, and a photoresist 400 is coated on the protective film by spin coating, and a mask is applied. The photoresist is exposed to light, and developed in a predetermined pattern (Fig. 7g).

본 실시예에서는 상기 보호막을 SiNx, SiOx등의 무기막으로 형성한 구조를 나타내고 있지만, 상기 보호막을 BCB등의 유기막으로 형성하였을 때는 보호막의 표면이 평탄한 구조가 될 것이다.In this embodiment, the protective film is formed of an inorganic film such as SiN x , SiO x , and the like. However, when the protective film is formed of an organic film such as BCB, the protective film will have a flat surface.

이어서, 상기 현상된 패턴에 따라 상기 노출된 보호막을 SF6/O2또는 CF4/O2가스가 주입된 쳄버 내에서 에칭하여 상기 드레인전극 170c의 일부가 노출되는 콘택홀 300이 형성되고, 상기 콘택홀 300의 형성에 의하여 노출된 드레인전극 170c의 표면 C가 상기 에칭가스에 의하여 100Å 이상 에치되도록 한다. 상기 과정을 더 구체적으로 설명하면 SF6/O2또는 CF4/O2가스의 F기와 보호막의 Si기가 반응하여 SiF4의 휘발성 물질로 변하므로 노출된 보호막이 제거되고, 동시에 상기 에칭갓의 F기와 상기 노출된 금속막이 반응하여 휘발성 물질로 벼하므로 상기 노출된 금속막의 표면이 식각된다. 즉, 드레인전극 170c등이 Mo금속인 경우 MoF6, W금속인 경우 WF3, Ta 금속인 경우 TaF4의 휘발성 물질로 변하여 상기 금속막의 표면이 식각되기 때문에, 절연막 등의 불순물이 형성되지 않고, 깨끗한 표면 상태를 유지한다. 또, 포토레지스트는 보호막이 에칭되는 과정에서 에칭가스에 포함된 O2가스로 에슁하여 제거한다(제7h도).Subsequently, according to the developed pattern, the exposed protective layer is etched in a chamber into which SF 6 / O 2 or CF 4 / O 2 gas is injected, thereby forming a contact hole 300 exposing a part of the drain electrode 170c. The surface C of the drain electrode 170c exposed by the formation of the contact hole 300 is etched by the etching gas at least 100 kPa. In more detail, the process of the SF 6 / O 2 or CF 4 / O 2 gas and the Si group of the protective film react to change into a volatile substance of SiF 4 , so that the exposed protective film is removed and at the same time the F of the etching shade The surface of the exposed metal film is etched since the group reacts with the exposed metal film to form a volatile material. That is, since the surface of the metal film is etched by changing the volatile material of MoF 6 when the drain electrode 170c is Mo metal, MoF 6 when W metal, WF 3 when Ta metal, and TaF 4 when Ta metal, impurities such as an insulating film are not formed. Maintain a clean surface. In addition, the photoresist is removed by etching with O 2 gas contained in the etching gas in the process of etching the protective film (FIG. 7h).

상기 노출된 금속막을 100Å 이상 식각하여 제거하는 것은 보호막을 금속막위에 도포하는 과정에서 보호막의 구성 원자들이 금속막의 표면에 100Å 정도의 깊이까지 확산하여 침투하고, 상기 확산층이 절연막을 형성하기 때문에 상기 절연막을 제거하기 위해서이다.The removal of the exposed metal film by etching at least 100 GPa is performed by injecting a protective film onto the metal film, in which atoms of the protective film diffuse into the surface of the metal film to a depth of about 100 GPa, and the diffusion layer forms an insulating film. To eliminate it.

이어서, ITO(Indium Tin Oxide)막으로 된 도전막 280을 상기 보호막 155의 전면에 스퍼터법으로 증착하고, 상기 도전막 위에 포토레지스트 400을 스핀코팅법으로 도포하고, 마스크를 이용하여 상기 포토레지스트를 노광한 후 소정의 패턴이 되도록 형성한다(제7i도).Subsequently, a conductive film 280 made of an indium tin oxide (ITO) film is deposited on the entire surface of the protective film 155 by sputtering, a photoresist 400 is coated on the conductive film by spin coating, and the photoresist is applied using a mask. It forms so that it may become a predetermined pattern after exposure (FIG. 7i).

이어서, 상기 현상된 패턴에 따라 HCI 등의 에칭액으로 상기 도전막 280을 에칭하여 화소전극 180을 형성하고, 상기 화소전극 위에 남았는 포토레지스트를 NMO(N-Methyl_pyrrolidone)와 알코올과 아민의 혼합물로 된 유기용액으로 제거한다(제7j도).Subsequently, according to the developed pattern, the conductive layer 280 is etched with an etching solution such as HCI to form a pixel electrode 180, and the photoresist remaining on the pixel electrode is made of NMO (N-Methyl_pyrrolidone), a mixture of alcohol and amine. Remove with solution (Figure 7j).

상기와 같이 액정표시장치의 기판을 구성함으로써, 상기 보호막에 형성된 콘택홀 300을 통하여 화소전극 180과 드레인전극 170c가 접촉되는 부분 즉, 100Å 이상 식각된 드레인전극의 표면 C부분과 접촉되는 화소전극의 경계부에 접촉저항이 거의 형성되지 않는다. 상기 접촉저항 Rc는 제8도에 나타낸 그래프와 같이 금속막 표면이 식각되는 깊이 d가 100Å 이상일 때 최소값을 나타낸다.By constructing the substrate of the liquid crystal display device as described above, the pixel electrode 180 and the drain electrode 170c are in contact with each other through the contact hole 300 formed in the passivation layer, that is, the pixel electrode is in contact with the surface C portion of the drain electrode etched by 100 μs or more. Almost no contact resistance is formed at the boundary portion. The contact resistance Rc represents a minimum value when the depth d at which the surface of the metal film is etched is 100 kPa or more, as shown in the graph shown in FIG.

본 발명의 실시예에서는 금속막을 단일층으로 구성하였지만, 상기 금속막을 패터닝할 때 다른 금속막과 적층하여 패터닝하는 것이 패턴 폭의 균일성과 정밀도 등에 있어서 바람직할 경우에는 제6도와 같이 Mo, W, Ta 등으로 된 금속막 램프의 하층에 다른 금속막 260을 적층하여 형성할 수 있다.In the embodiment of the present invention, the metal film is composed of a single layer. However, when patterning the metal film by laminating with another metal film, when patterning is desirable in the uniformity and precision of the pattern width, as shown in FIG. Another metal film 260 can be formed by laminating a metal film lamp made of a lamp or the like.

한편, 게이트버스라인의 각각의 단부와 데이터버스라인의 각각의 단부에는 IC의 TAB(Tape Automated Bonding)를 접촉시키기 위한 패드부가 형성되고(도시되지 않음), 상기 패드부도 본 발명이 적용됨은 자명하다.On the other hand, at each end of the gate bus line and each end of the data bus line is formed a pad portion for contacting the Tape Automated Bonding (TAB) of the IC (not shown), it is apparent that the pad portion is also applied to the present invention. .

본 발명은 Si기를 포함하는 보호막으로 덮여있는 Cr금속막의 일부 표면이 노출되도록 상기 보호막을 SF6/O2또는 CF4/O2가스로 에칭하는 과정에서 상기 에칭가스의 접촉으로 인하여 Cr금속막 표면에 얇은 절연막(산화막으로 추정됨)이 형성되는 종래의 문제점을 해결하기 위한 것이다.According to an embodiment of the present invention, the surface of the Cr metal film is contacted by the etching gas in the process of etching the protective film with SF 6 / O 2 or CF 4 / O 2 gas so that a part of the surface of the Cr metal film covered with the protective film including the Si group is exposed. This is to solve the conventional problem that a thin insulating film (presumed to be an oxide film) is formed on the substrate.

상기 문제점을 해결하기 위한 본 발명은 Mo, W, Ta 중 선택되는 금속막으로 패턴이 형성되고, 상기 금속막의 패턴을 포함하여 덮도록 Si기를 포함하는 보호막이 형성된다.In the present invention for solving the above problems, a pattern is formed of a metal film selected from Mo, W, and Ta, and a protective film including a Si group is formed to cover the pattern of the metal film.

게이트패드부와 데이터패드부 및 스위칭소자의 드레인전극부에 ITO 등의 도전막을 접촉시키기 위하여 상기 보호막의 일부가 제거되고, 동시에 상기 보호막의 제거로 인하여 노출된 Mo, W, Ta 등으로 된 금속막 표면은 100Å 이상 식각된다. 상기 보호막의 제거와 금속막 표면의 식각은 SF6/O2또는 CF4/O2가스를 이용한 에칭방법에 의하여 실시된다.A portion of the protective film is removed to contact the gate pad portion, the data pad portion, and the drain electrode portion of the switching element, such as ITO, and at the same time, a metal film made of Mo, W, Ta, etc. exposed by the removal of the protective film. The surface is etched more than 100Å. The protective film is removed and the surface of the metal film is etched by an etching method using SF 6 / O 2 or CF 4 / O 2 gas.

상기와 같이 금속막 표면이 100Å 이상 식각됨으로써 보호막을 금속막 위에 도포하는 과정에서 보호막의 구성 원자들이 금속막의 표면에 확산되어 형성된 확산 절연층이 제거되고, 또한 상기 Mo, W, Ta 등의 금속막은 SF6/O2또는 CF4/O2가스를 이용하여 식각하였을 때 산화막 등의 절연막이 형성되지 않기 때문에 상기 금속막과 접촉되는 도전막 사이에서는 접촉저항이 형성되지 않는다.As described above, the surface of the metal film is etched at 100 kPa or more, so that in the process of applying the protective film on the metal film, the diffusion insulating layer formed by diffusion of constituent atoms of the protective film on the surface of the metal film is removed, and the metal film of Mo, W, Ta, etc. Since no insulating film such as an oxide film is formed when etching using SF 6 / O 2 or CF 4 / O 2 gas, no contact resistance is formed between the conductive films in contact with the metal film.

따라서, 본 발명의 액정표시장치의 기판을 이용하여 액정표시장치를 구성하였을 때 화면상에 비내림 현상 등이 발생하지 않고, 표시품질이 안정되는 효과가 있다.Therefore, when the liquid crystal display device is configured by using the substrate of the liquid crystal display device of the present invention, there is an effect that the display quality is stabilized without a dropping phenomenon or the like on the screen.

Claims (19)

제1영역과 제2영역을 갖는 금속막고,A metal film having a first region and a second region, 상기 제1영역의 금속막 부분을 덮는 보호막과,A protective film covering the metal film portion of the first region; 상기 제2영역의 금속막 표면과 접촉되는 도전막을 포함하여 구비한 액정표시장치의 기판에 있어서,In the substrate of the liquid crystal display device comprising a conductive film in contact with the surface of the metal film of the second region, 상기 제2영역의 금속막의 표면이 소정의 두께 이상 제거되어 있는 것을 특징으로 하는 액정표시장치의 기판.The substrate of the liquid crystal display device, wherein the surface of the metal film of the second region is removed by a predetermined thickness or more. 제1항에 있어서,The method of claim 1, 상기 금속막은 Mo, W, Ta중 어느 하나이고, 상기 보호막은 Si기를 포함하는 물질로 이루어진 것을 특징으로 하는 액정표시장치의 기판.The metal film is any one of Mo, W, Ta, the protective film is a substrate of a liquid crystal display device, characterized in that made of a material containing a Si group. 제1항에 있어서,The method of claim 1, 상기 제2영역의 금속막의 표면 두께가 100Å 이상 제거되어 있는 것을 특징으로하는 액정표시장치의 기판.And the surface thickness of the metal film of the second region is 100 Å or more. 제1항 내지 제3항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 금속판을 적어도 스위칭소자의 한 단자로 구성되는 것을 특징으로 하는 액정표시장치의 기판.A substrate of a liquid crystal display device, characterized in that the metal plate consists of at least one terminal of a switching element. 제1항 내지 제3항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 금속막은 적어도 게이트패드부 또는 데이터패드부로 구성되는 것을 특징으로 하는 액정표시장치의 기판.And the metal film comprises at least a gate pad portion or a data pad portion. 제2항에 있어서,The method of claim 2, 상기 보호막은 SiNx, SiOx, Benzocyclobutene 중 선택되는 어느 하나 이상의 물질을 적층하여 이루어지는 것을 특징으로 하는 액정표시장치의 기판.The protective film is a substrate of the liquid crystal display device, characterized in that by stacking any one or more materials selected from SiN x , SiO x , Benzocyclobutene. 제1항 내지 제3항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 금속막의 하층에 다른 금속막이 적층하는 것을 특징으로하는 액정표시장치의 기판.A substrate of a liquid crystal display device, wherein another metal film is laminated under the metal film. 제1항 내지 제3항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 제2영역의 금속막과 접촉되는 도전막은 상기 보호막 위에 형성되는 것을 특징으로 하는 액정표시장치의 기판.A conductive film in contact with the metal film of the second region is formed on the passivation film. 제8항에 있어서,The method of claim 8, 상기 도전막은 ITO 인 것을 특징으로하는 액정표시장치의 기판.The conductive film is ITO substrate, characterized in that the liquid crystal display device. 금속막을 소정의 패턴으로 형성하는 공정,Forming a metal film in a predetermined pattern, 상기 패턴된 금속막을 포함하여 덮는 보호막을 형성하는 공정,Forming a protective film covering the patterned metal film, 상기 금속막의 표면의 일부가 노출되도록 상기 보호막의 일부를 제거하고, 상기 노출된 금속막의 표면을 소정의 두께 이상 제거하는 공정을 포함하는 것을 특징으로 하는 액정표시장치의 기판의 제조방법.Removing a portion of the protective film so that a part of the surface of the metal film is exposed, and removing the exposed surface of the metal film by a predetermined thickness or more. 제10항에 있어서,The method of claim 10, 상기 금속막은 Mo, W, Ta 중 어느 하나이고, 상기 보호막은 Si기를 포함하는 물질로 이루어지는 것을 특징으로 하는 액정표시장치의 기판의 제조 방법.The metal film is any one of Mo, W, Ta, and the protective film is made of a material containing a Si group. 제10항에 있어서,The method of claim 10, 상기 노출된 금속막의 표면 두께가 100Å 이상 제거되도록 하는 것을 특징으로하는 액정표시장치의 기판의 제조방법.And a surface thickness of the exposed metal film is removed to be 100 占 퐉 or more. 제11항에 있어서,The method of claim 11, 상기 보호막은 SiNx, SiOx, Benzocyclobutene 중 선택되는 어느 하나 이상의 물질을 적층하여 이루어지는 것을 특징으로 하는 액정표시장치의 기판의 제조방법.The protective film is a method of manufacturing a substrate of a liquid crystal display device, characterized in that the stacking of any one or more materials selected from SiN x , SiO x , Benzocyclobutene. 제11항에 있어서,The method of claim 11, 상기 금속막의 표면의 일부가 노출되도록 상기 보호막의 일부를 제거하고, 상기 노출된 금속막의 표면을 소정의 두께 이상 제거하는 공정은 SF6또는 CF4가스를 포함하는 쳄버 내에서 상기 가스와의 반응에 의하여 연속적으로 행해지는 것을 특징으로 하는 액정표시장치의 기판의 제조 방법.Removing a portion of the protective film so that a part of the surface of the metal film is exposed, and removing the surface of the exposed metal film by a predetermined thickness or more, the reaction with the gas in a chamber containing SF 6 or CF 4 gas It is continuously performed by the manufacturing method of the board | substrate of a liquid crystal display device. 제10항 내지 제14항 중 어느 한 항에 있어서,The method according to any one of claims 10 to 14, 상기 금속막은 적어도 스위칭소자의 한 단자로 구성되도록 하는 것을 특징으로하는 액정표시장치의 기판의 제조 방법.And said metal film is composed of at least one terminal of a switching element. 제10항 내지 제14항 중 어느 한 항에 있어서,The method according to any one of claims 10 to 14, 상기 금속막은 적어도 게이트패드부 또는 데이터패드부로 구성되도록 하는 것을 특징으로 하는 액정표시장치의 기판의 제조 방법.And the metal film is formed of at least a gate pad portion or a data pad portion. 제10항 내지 제14항 중 어느 한 항에 있어서,The method according to any one of claims 10 to 14, 상기 금속막의 하층에 다른 금속막이 적층되도록 형성하는 것을 특징으로 하는 액정표시 장치의 기판의 제조 방법.And forming another metal film on the lower layer of the metal film. 제10항 내지 제14항 중 어느 한 항에 있어서,The method according to any one of claims 10 to 14, 상기 금속막과 접촉되는 도전막은 상기 보호막 위에 형성되도록 하는 것을 특징으로 하는 액정표시장치의 기판의 제조 방법.And a conductive film in contact with the metal film is formed on the passivation film. 제18항에 있어서,The method of claim 18, 상기 도전막은 ITO인 것을 특징으로 하는 액정표시장치의 기판의 제조 방법.The conductive film is ITO, characterized in that the substrate manufacturing method of the liquid crystal display device.
KR1019970036213A 1997-07-30 1997-07-30 The structure of lcd panel and manufacturing method of the same KR100262955B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970036213A KR100262955B1 (en) 1997-07-30 1997-07-30 The structure of lcd panel and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970036213A KR100262955B1 (en) 1997-07-30 1997-07-30 The structure of lcd panel and manufacturing method of the same

Publications (2)

Publication Number Publication Date
KR19990012715A KR19990012715A (en) 1999-02-25
KR100262955B1 true KR100262955B1 (en) 2000-08-01

Family

ID=19516298

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970036213A KR100262955B1 (en) 1997-07-30 1997-07-30 The structure of lcd panel and manufacturing method of the same

Country Status (1)

Country Link
KR (1) KR100262955B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07104314A (en) * 1993-09-30 1995-04-21 Sanyo Electric Co Ltd Manufacture of liquid crystal display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07104314A (en) * 1993-09-30 1995-04-21 Sanyo Electric Co Ltd Manufacture of liquid crystal display device

Also Published As

Publication number Publication date
KR19990012715A (en) 1999-02-25

Similar Documents

Publication Publication Date Title
KR100223153B1 (en) Manufacturing method of active matrix liquid crystal display device and active matrix liquid crystal display device
KR100325079B1 (en) Method of manufacturing lcd having high aperture ratio and high transmittance
US7129105B2 (en) Method for manufacturing thin film transistor array panel for display device
KR20020036023A (en) manufacturing method of array panel for liquid crystal display
KR20010058193A (en) Method for manufacturing fringe field switching mode lcd
US6392720B1 (en) Substrate structure of a liquid crystal display and a manufacturing method thereof
KR20000059689A (en) a manufacturing methods of thin film transistor substrates for liquid crystal displays
GB2312073A (en) Method for manufacturing a liquid crystal display
KR100272266B1 (en) Thin film transistor and method of manufacturing same
US6410211B1 (en) Method for manufacturing a liquid crystal display device
CN101017832A (en) Thin film transistors substrate, manufacture method therefore and display panel having same
KR100261974B1 (en) Structure of lcd panel and manufacturing method thereof
US6411356B1 (en) Liquid crystal display device with an organic insulating layer having a uniform undamaged surface
KR100336881B1 (en) Manufacturing Method of Thin Film Transistor Liquid Crystal Display Device
KR100891042B1 (en) Method for fabricating fringe field switching mode liquid crystal display
KR100271039B1 (en) Fabrication method of lcd substrate
KR100262955B1 (en) The structure of lcd panel and manufacturing method of the same
KR0171980B1 (en) Method for manufacturing liquid crystal display element
GB2315245A (en) Etching a hole in an organic passivation layer for an LCD
KR100213966B1 (en) Active matrix liquid crystal display device and its manufacturing method
KR100488936B1 (en) LCD
KR100259611B1 (en) Lcd panel and its fabrication method
KR100623981B1 (en) Thin film transistor array panel for liquid crystal display and manufacturing method of the same
KR100277024B1 (en) Manufacturing Method of Liquid Crystal Display Using Selective Etching Technology
KR100213967B1 (en) Manufacturing method of active matrix liquid crystal display device and active matrix liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 18

EXPY Expiration of term