KR100261974B1 - Structure of lcd panel and manufacturing method thereof - Google Patents

Structure of lcd panel and manufacturing method thereof Download PDF

Info

Publication number
KR100261974B1
KR100261974B1 KR1019970042244A KR19970042244A KR100261974B1 KR 100261974 B1 KR100261974 B1 KR 100261974B1 KR 1019970042244 A KR1019970042244 A KR 1019970042244A KR 19970042244 A KR19970042244 A KR 19970042244A KR 100261974 B1 KR100261974 B1 KR 100261974B1
Authority
KR
South Korea
Prior art keywords
metal
film
metal film
layer
substrate
Prior art date
Application number
KR1019970042244A
Other languages
Korean (ko)
Other versions
KR19990018957A (en
Inventor
김웅권
김정현
Original Assignee
구본준
엘지.필립스 엘시디주식회사
론 위라하디락사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지.필립스 엘시디주식회사, 론 위라하디락사 filed Critical 구본준
Priority to KR1019970042244A priority Critical patent/KR100261974B1/en
Publication of KR19990018957A publication Critical patent/KR19990018957A/en
Application granted granted Critical
Publication of KR100261974B1 publication Critical patent/KR100261974B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

PURPOSE: A substrate structure of LCD and manufacturing method thereof don't form an insulator layer in the boundary between a metal layer and a conductive layer. CONSTITUTION: The second metal layer of Mo, W or Ta is laminated on the first metal layer of Cr metal layer. A passivation layer(155) of SiNx, SiOx or BCB is coated in the front surface of a substrate. A contact hole is formed in the passivation layer(155) to contact a gate pad, a data pad and a drain electrode(172) of a switching element with a conductive layer of ITO. The contact hole is formed by the etching method using a plasma gas of SF6/O2 or CF4/O2. The surface of the second metal layer is exposed in the lower of the contact hole, and the second metal layer doesn't form an insulator layer because the surface is etched by the plasma gas of SF6/O2 or CF4/O2. Therefore, the ohmic contact isn't formed in the boundary between the second metal layer and the conductive layer.

Description

액정표시장치의 기판의 구조 및 그 제조방법Structure of Substrate of LCD and Manufacturing Method Thereof

본 발명은 박막트랜지스터(이하 TFT라칭한다)를 스위칭소자로 이용하는 액정표시장치에 관련된 것으로써, 특히 금속막과 절연막 등의 패터닝과정에서 발생하는 금속막의 접촉저항에 관련된 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device using a thin film transistor (hereinafter referred to as TFT) as a switching element, and in particular, to a contact resistance of a metal film generated during a patterning process such as a metal film and an insulating film.

종래의 액정표시장치를 구성하는 한 기판은 도 1에서와 같이 인접하는 2개의 게이트버스라인 60과 인접하는 2개의 데이터버스라인 70이 교차하여 이루는 영역내에 화소전극 80이 형성되고, 상기 화소전극과 전기적으로 접촉되는 TFT 37이 상기 게이트버스라인 60과 상기 데이터버스라인 70의 교차영역 부근에 형성된다.A substrate constituting a conventional liquid crystal display device has a pixel electrode 80 formed in an area where two adjacent gate bus lines 60 and two adjacent data bus lines 70 intersect each other, as shown in FIG. The TFT 37 in electrical contact is formed near the intersection of the gate bus line 60 and the data bus line 70.

상기 TFT 37은 상기 게이트버스라인에 60서 분기하는 게이트전극 61, 상기 데이터버스라인 70에서 분기하는 소스전극 71 및 상기 소스전극과 대향하도록 배치된 드레인전극 72 그리고, 반도체층 90 등으로 구성된다.The TFT 37 includes a gate electrode 61 branching from the gate bus line 60, a source electrode 71 branching from the data bus line 70, a drain electrode 72 disposed to face the source electrode, a semiconductor layer 90, and the like.

상기 화소전극 80과 상기 게이트버스라인 60이 중첩되는 부분 33은 보조용량 전극의 역할을 수행한다.The portion 33 where the pixel electrode 80 and the gate bus line 60 overlap with each other serves as a storage capacitor electrode.

상기와 같이 구성되는 종래 액정표시장치의 기판의 제조방법을 도 2(도 1의 II-II선을 따라 절단하여 나타내는 단면도)에 의하여 설명한다.The manufacturing method of the board | substrate of the conventional liquid crystal display device comprised as mentioned above is demonstrated by FIG. 2 (sectional drawing cut | disconnected along the II-II line of FIG. 1).

먼저, 제1Cr 금속막을 스퍼터법으로 투명글래스기판 10 위에 증착하고, 상기 제1Cr금속막 위에 포토레지스트를 스핀코팅법으로 도포한다. 마스크를 이용하여 상기 포토레지스트를 노광한 후 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 CAN(ceric ammonium nitrate)등의 에칭액으로 상기 제1Cr금속막을 에칭하여 게이트버스라인과 상기 게이트버스라인에서 분기하는 게이트전극 61을 형성한 후, NMP(N-Methyl-Pyrrolidone)와 알코올과 아민의 혼합물로 된 유기용액으로 금속막위에 남아있는 포토레지스트를 제거한다.First, a first Cr metal film is deposited on a transparent glass substrate 10 by a sputtering method, and a photoresist is coated on the first Cr metal film by spin coating. After exposing the photoresist using a mask, the photoresist is developed to a predetermined pattern, and the first Cr metal film is etched with an etchant such as CAN (ceric ammonium nitrate) according to the developed pattern to form a gate bus line and the gate bus line. After forming the gate electrode 61 branching at, the photoresist remaining on the metal film is removed with an organic solution of NMP (N-Methyl-Pyrrolidone), a mixture of alcohol and amine.

이어서, 게이트절연막 50이 되는 SiNx, SiOx등으로 된 무기절연막과, 반도체층 90이 되는 a-Si층과, 오믹접촉층 100이 되는 n+이온이 도핑된 a-Si층을 CVD법으로 연속하여 증착하고, 상기 n+이온이 도핑된 a-Si층 위에 포토레지스트를 스핀코팅법으로 도포한다. 마스크를 이용하여 상기 포토레지스트를 노광한 후 소정의 패턴으로 현상하고, 상기 현상된 패턴에 따라 상기 a-Si 층과, n+이온이 도핑된 a-Si층을 동시에 드라이에칭 또는 웨트에칭한 후, n+이온이 도핑된 a-Si층 위에 남아있는 포토레지스트를 NMP(N-Methyl-Pyrrolidone)와 알코올과 아민의 혼합물로 된 유기용액으로 제거한다.Subsequently, an inorganic insulating film made of SiN x , SiO x, etc. to be the gate insulating film 50, an a-Si layer serving as the semiconductor layer 90, and an a-Si layer doped with n + ions serving as the ohmic contact layer 100 were deposited by CVD. Deposition was carried out in succession, and a photoresist was applied by spin coating onto the a-Si layer doped with n + ions. After exposing the photoresist by using a mask and developing in a predetermined pattern, dry-etching or wet-etching the a-Si layer and the a-Si layer doped with n + ions simultaneously according to the developed pattern The photoresist remaining on the a-Si layer doped with n + ions is removed with an organic solution of NMP (N-Methyl-Pyrrolidone), a mixture of alcohol and amine.

상기 에칭으로 인하여 상기 게이트전극 61 부분의 게이트절연막 위에 섬모양으로 반도체층 90과 오믹접촉층 100이 형성된다.Due to the etching, the semiconductor layer 90 and the ohmic contact layer 100 are formed in an island shape on the gate insulating layer of the gate electrode 61.

이어서, 제2Cr 금속막을 상기 오믹접촉층 100이 형성된 기판의 전면에 스퍼터법으로 증착하고, 상기 제2Cr금속막 위에 포토레지스트를 스핀코팅법으로 도포한다. 마스크를 이용하여 상기 포토레지스트를 노광한 후 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 CAN(ceric ammonium nitrate) 등의 에칭액으로 상기 제2Cr 금속막을 에칭한다.Subsequently, a second Cr metal film is deposited on the entire surface of the substrate on which the ohmic contact layer 100 is formed by sputtering, and a photoresist is coated on the second Cr metal film by spin coating. After exposing the photoresist using a mask, the photoresist is developed to a predetermined pattern, and the second Cr metal film is etched with an etchant such as CAN (ceric ammonium nitrate) according to the developed pattern.

상기 에칭에 의하여 상기 게이트절연막 50 위에 데이터버스라인 70이 형성되고, 상기 데이터버스라인 70에서 분기하는 소스전극 71과, 상기 소스전극 71과 대향하는 드레인전극 72가 상기 오믹접촉층 100위에 형성된다. 상기 드레인전극의 일부는 게이트절연막 50 위에 연장되어 형성될 수 있다.A data bus line 70 is formed on the gate insulating layer 50 by the etching, and a source electrode 71 branching from the data bus line 70 and a drain electrode 72 facing the source electrode 71 are formed on the ohmic contact layer 100. A portion of the drain electrode may be formed to extend on the gate insulating layer 50.

상기 소스전극 71 및 드레인전극 72를 마스크로 하여 노출된 오믹접촉층을 드라이에칭 등의 방법으로 제거하고, 상기 데이터버스라인, 소스전극 및 드레인 전극위의 포토레지스트를 NMP(N-Methyl-Pyrrolidone)와 알코올과 아민의 혼합물로 된 유기용액으로 제거한다.Using the source electrode 71 and the drain electrode 72 as a mask, the exposed ohmic contact layer is removed by dry etching, and the photoresist on the data bus line, the source electrode and the drain electrode is NMP (N-Methyl-Pyrrolidone). Remove with an organic solution of a mixture of alcohol and amine.

이어서, 상기 소스 및 드레인전극 등이 형성된 기판의 전면에 Si기를 포함하는 SiNx, SiOX또는 벤조싸이클로부텐(benzocyclobutene : BCB)등으로 된 보호막 55를 도포하고, 상기 보호막 위에 포토레지스트를 스핀코팅법으로 도포한다. 마스크를 이용하여 상기 포토레지스트를 노광한 후 소정의 패턴으로 현상하고, 상기 현상된 패턴에 따라 상기 노출된 보호막을 SF6/O2또는 CF4/O2의 플라즈마 가스를 이용하여 드라이에칭 쳄버 내에서 에칭한다.Subsequently, a protective film 55 made of SiN x , SiO X or benzocyclobutene (BCB) containing a Si group is coated on the entire surface of the substrate on which the source and drain electrodes are formed, and the photoresist is spin coated on the protective film. Apply with After exposing the photoresist using a mask, the photoresist is developed in a predetermined pattern, and the exposed passivation layer is exposed in a dry etching chamber using a plasma gas of SF 6 / O 2 or CF 4 / O 2 according to the developed pattern. Etch in

상기 드라이에칭으로 인하여 드레인전극 72의 일부가 노출되는 콘택홀 30이 형성된다.Due to the dry etching, a contact hole 30 through which a portion of the drain electrode 72 is exposed is formed.

상기 보호막의 드라이에칭 메커니즘을 더 구체적으로 설명하면 다음과 같다.The dry etching mechanism of the protective film will be described in more detail as follows.

노출된 보호막의 Si기가 에칭가스의 F기와 반응하여 SiF4의 휘발성 물질로 변하므로 노출된 보호막이 에칭되기 시작한다. 상기 에칭과 동시에 보호막 위에 덮여있는 포토레지스트는 O2가스로 에슁(ashing)되어 제거된다.The exposed protective film starts to be etched because the Si group of the exposed protective film reacts with the F group of the etching gas and turns into a volatile substance of SiF 4 . Simultaneously with the etching, the photoresist covered on the protective film is removed by ashing with O 2 gas.

상기와 같이 보호막 위에 콘택홀을 형성하고, 포토레지스트를 제거한 후에, ITO(Indium Tin Oxide)막을 상기 보호막 55의 전면에 스퍼터법으로 증착하고, 상기 ITO막 위에 포토레지스트를 스핀코팅법으로 도포한다. 마스크를 이용하여 상기 포포레지스트를 노광한 후 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 HCl 등의 에칭액으로 상기 ITO막을 에칭하여 화소전극 80을 형성한다.After forming a contact hole on the protective film and removing the photoresist as described above, an ITO (Indium Tin Oxide) film is deposited on the entire surface of the protective film 55 by sputtering, and the photoresist is coated on the ITO film by spin coating. The photoresist is exposed using a mask and developed to a predetermined pattern, and the ITO film is etched with an etchant such as HCl according to the developed pattern to form a pixel electrode 80.

상기와 같은 과정을 거쳐 액정표시장치의 한 기판에는 반도체층 90, 소스전극 71, 드레인전극 72, 게이트전극 61등으로 구성되는 스위칭소자(TFT) 37이 구성되고, 상기 스위칭소자 37의 드레인전극 72가 보호막 55를 개재하여 화소전극 80과 접촉되도록 구성된다.Through the above process, one substrate of the liquid crystal display device includes a switching element (TFT) 37 including a semiconductor layer 90, a source electrode 71, a drain electrode 72, a gate electrode 61, and the like, and a drain electrode 72 of the switching element 37. Is made to be in contact with the pixel electrode 80 via the protective film 55.

한편, 각각의 게이트버스라인 및 데이터버스라인의 단부에 위치하고, IC의 TAB(Tape Automated Bonding)가 접촉되는 게이트패드부 및 데이터패드부의 단면은 도 3과 같은 구조를 하고 있다.On the other hand, the cross section of the gate pad portion and the data pad portion located at the end of each gate bus line and data bus line and in contact with the tape automated bonding (TAB) of the IC has a structure as shown in FIG.

도3에서 92는 게이트버스라인 및 데이터버스라인을 형성하는 금속막과 같은 Cr금속막으로 형성되며, 상기 게이트버스라인 또는 상기 데이터버스라인에 연결되어 있다.3, 92 is formed of a Cr metal film such as a metal film forming a gate bus line and a data bus line, and is connected to the gate bus line or the data bus line.

또, 55는 Si기를 포함하는 SiNx, SiOx또는 벤조싸이클로부텐(benzocyclobute-ne : BCB)등으로 이루어진 보호막이고, 93은 IC의 TAB의 단자와의 접촉을 용이하게하기 위하여 형성된 ITO막이다.Further, 55 is a SiN x, SiO x or benzo cyclo butene (benzocyclobute-ne: BCB), which comprises an Si and protection film made of, such as 93 is the ITO film formed in order to facilitate contact with the IC TAB terminal.

특히, 상기 패드부에 접촉되는 ITO막 93은 SF6/O2또는 CF4/O2의 플라즈마 가스를 이용하여 보호막 55의 일부를 에칭한 후에 Cr금속막 92와 접촉된다.In particular, the ITO film 93 in contact with the pad portion is in contact with the Cr metal film 92 after etching a part of the protective film 55 using a plasma gas of SF 6 / O 2 or CF 4 / O 2 .

그런데 도 2, 도 3과 같이 구성되는 종래의 액정표시장치의 기판에 있어서는 Cr금속막으로 된 드레인전극 72의 일부, 또는 패드부의 Cr금속막 92가 노출되도록 보호막 55를 SF6/O2또는 CF4/O2의 플라즈마 가스로 에칭하는 과정에서 상기 에칭가스에 노출된 Cr금속막의 표면에 얇은 절연막 75가 형성된다.However, in the substrate of the conventional liquid crystal display device configured as shown in FIGS. 2 and 3, the protective film 55 is SF 6 / O 2 or CF so that a part of the drain electrode 72 made of the Cr metal film or the Cr metal film 92 of the pad part is exposed. In the process of etching with a plasma gas of 4 / O 2 , a thin insulating film 75 is formed on the surface of the Cr metal film exposed to the etching gas.

상기 얇은 절연막 75는 Cr금속막과 접촉되는 도전성막 즉, ITO막과의 접촉저항을 크게하기 때문에 액정표시장치를 구성하였을 때 화면에 비내림 현상이 발생하는 등 액정표시장치의 표시품질을 떨어뜨리는 원인이 된다.Since the thin insulating film 75 increases the contact resistance of the conductive film that is in contact with the Cr metal film, that is, the ITO film, the display quality of the liquid crystal display device may be degraded, such as raining on the screen. Cause.

상기 Cr금속판 표면에 절연막 75가 형성되는 원인은 에칭가스에 Cr금속막 표면이 노출되었을 때, 상기 Cr 금속막 표면에 산화막이 형성되기 때문으로 추정하고 있으나 구체적인 원인은 밝혀지지 않았다.The reason why the insulating film 75 is formed on the surface of the Cr metal plate is presumably because an oxide film is formed on the surface of the Cr metal film when the surface of the Cr metal film is exposed to the etching gas, but a specific cause is not known.

본 발명은 상기와 같이 금속막 위에 Si기를 포함하는 보호막을 형성하고, 상기 금속막이 노출되도록 상기 보호막을 에칭한 후, ITO 등의 도전막을 상기 노출된 금속막과 접촉되도록 하였을 때, 상기 도전막과 상기 금속막과의 경계부에 얇은 절연막이 형성되지 않도록 하는데 목적이 있다.According to the present invention, when a protective film including a Si group is formed on the metal film as described above, the protective film is etched to expose the metal film, and a conductive film such as ITO is brought into contact with the exposed metal film. The purpose is to prevent a thin insulating film from being formed at the boundary with the metal film.

본 발명은 상기 목적 달성을 위하여 Si 기를 포함하는 보호막의 에천트 즉, SF6/O2또는 CF4/O2의 플라즈마 가스에 노출되더라도 표면에 절연막이 형성되지 않는 Mo, W, Ta 중 선택되는 금속막을 Cr금속막 위에 적층된 구조로 형성 함으로써 Cr 금속막이 보호막의 에천트에 노출되지 않도록한다.The present invention is selected from among the etchant of the protective film containing the Si group, that is, Mo, W, Ta is not formed on the surface even if exposed to the plasma gas of SF 6 / O 2 or CF 4 / O 2 to achieve the above object By forming the metal film in a stacked structure on the Cr metal film, the Cr metal film is not exposed to the etchant of the protective film.

상기 구조에서 Mo, W, Ta 등의 금속막과 Cr금속막의 적층 구조로 하지 않고, Mo, W, Ta 등의 단일 금속층으로 패턴을 형성할 수도 있지만 패턴폭이 불균일하게 에칭되는 문제가 발생할 수 있기 때문에 Cr 금속막과 적층된 구조로 형성하는 것이 바람직하다.In the above structure, a pattern may be formed of a single metal layer such as Mo, W, Ta, etc. without forming a laminated structure of a metal film of Mo, W, Ta, etc., and a Cr metal film. Therefore, it is preferable to form the structure laminated with the Cr metal film.

상기 적층된 구조의 금속막의 패턴방법은 Cr금속막 위에 Mo, W, Ta 등에서 선택되는 금속막을 스퍼터법으로 연속증착한 후, 동시에 패터닝하는 방법과, Cr금속막을 먼저 패터닝한 후, Mo, W, Ta 등에서 선택되는 금속막을 스퍼터법으로 증착하고, Cr금속막의 패터닝 마스크와 동일한 마스크를 사용하여 상기 증착된 금속막을 패터닝하는 방법이 있다.The method of patterning the stacked metal film has a method of continuously depositing a metal film selected from Mo, W, Ta, and the like on the Cr metal film by sputtering and simultaneously patterning the same, and then patterning the Cr metal film first, followed by Mo, W, There is a method of depositing a metal film selected from Ta or the like by a sputtering method and patterning the deposited metal film using the same mask as the patterning mask of the Cr metal film.

특히, 에칭후 노출되는 금속막 표면에 절연막이 형성되는 것을 방지하기 위하여 적층되는 Mo, W, Ta 등의 금속막은 SF6/O2또는 CF4/O2의 플라즈마 가스에 노출되었을 때 상기 에천트와 반응하여 식각되기 때문에 표면이 불순물없이 깨끗하게 유지되고, 절연막이 형성되지 않는 특징이 있다.In particular, metal layers such as Mo, W, and Ta, which are laminated to prevent the formation of an insulating layer on the exposed metal film surface after etching, are exposed to the plasma gas of SF 6 / O 2 or CF 4 / O 2 . Because it reacts with and is etched, the surface is kept clean without impurities, and the insulating film is not formed.

제1도는 종래의 액정표시장치의 기판의 평면도.1 is a plan view of a substrate of a conventional liquid crystal display device.

제2도는 도 1의 II-II선을 따라 절단하여 나타내는 단면도.2 is a cross-sectional view taken along the line II-II of FIG.

제3도는 종래 패드구조를 나타내는 단면도.3 is a cross-sectional view showing a conventional pad structure.

제4a∼제4j도는 실시예 1을 설명하기 위한 본 발명의 액정표시장알리의 기판의 제조공정 단면도.4A to 4J are sectional views of the manufacturing process of the liquid crystal display alien substrate of the present invention for explaining the first embodiment.

제5도는 본 발명의 패드구조를 나타내는 단면도.5 is a sectional view showing a pad structure of the present invention.

제6a∼6d도, 제7도, 제8도, 제9도는 실시예 2를 설명하기 위한 본 발명의 액정표시 장치의 기판의 제조공정 단면도이다.6A, 6D, 7, 8, and 9 are cross-sectional views of the manufacturing steps of the substrate of the liquid crystal display device of the present invention for explaining the second embodiment.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10, 110 : 투명글래스기판 33 : 보조용량전극부10, 110: transparent glass substrate 33: auxiliary capacitance electrode

37 : TFT 50, 150 : 게이트절연막37: TFT 50, 150: gate insulating film

55, 155 : 보호막 60 : 게이트버스라인55, 155: Protective film 60: Gate bus line

61, 161 : 게이트 전극 70, 170 : 데이터버스라인61, 161: gate electrode 70, 170: data bus line

71, 171 : 소스전극 72, 172 : 드레인전극71, 171: source electrode 72, 172: drain electrode

75 : 절연막 80, 180 : 화소전극75: insulating film 80, 180: pixel electrode

90, 190 : 반도체층 192 : 패드 금속층90, 190: semiconductor layer 192: pad metal layer

193, 280 : ITO막 100, 200 : 오믹접촉층193, 280: ITO membrane 100, 200: ohmic contact layer

260, 261, 265 : 제1금속막 360, 361, 365 : 제2금속막260, 261, 265: first metal film 360, 361, 365: second metal film

400 : 포토레지스트400: photoresist

본 발명은 금속막의 일부가 노출되도록 덮여있는 보호막과, 상기 노출된 금속막과 접촉되는 도전막을 구비한 액정표시장치의 기판에 있어서, 상기 금속막은 제1금속막(Cr금속막)과 제2금속막(Mo, W, Ta 중 선택되는 금속막)의 적층된 구조로 이루어지고, 상기 제2금속막의 일부가 노출되고, 상기 노출된 제2금속막과 상기 도전막이 접촉되는 구조를 포함한다.According to an aspect of the present invention, there is provided a substrate of a liquid crystal display device having a protective film covering a portion of a metal film and a conductive film in contact with the exposed metal film, wherein the metal film includes a first metal film (Cr metal film) and a second metal. And a structure in which a layer (a metal film selected from Mo, W, and Ta) is laminated, a portion of the second metal film is exposed, and the exposed second metal film is in contact with the conductive film.

상기 금속막은 스위칭소자의 드레인전극 또는 게이트패드, 데이터패드부 등으로 구성되고, 상기 보호막은 Si기를 포함하는 SiNx, SiOx, Benzocyclobutene 중 선택되는 어느 하나 이상의 물질을 적층하여 구성된다.The metal film is composed of a drain electrode, a gate pad, a data pad part, or the like of the switching device, and the protective film is formed by stacking any one or more materials selected from SiN x , SiO x , and Benzocyclobutene including Si groups.

한편, 상기와 같이 구성되는 액정표시장치의 기판의 제조방법은 금속막을 소정의 패턴으로 형성하는 공정, 상기 패턴된 금속막을 포함하여 덮는 보호막을 형성하는 공정, 상기 금속막의 표면의 일부가 노출되도록 상기 보호막의 일부를 에칭하는 공정을 포함하고, 특히, 상기 금속막은 제1금속막(Cr금속막)과 제2금속막(Mo, W, Ta 중 선택되는 금속막)이 적층되도록 형성되고, 상기 보호막은 Si기를 포함하는 SiNx, SiOx, Benzocyclobutene 중 선택되는 어느 하나 이상의 물질을 적층하여 형성되고, 상기 에칭공정에서 사용되는 에천트는 SF6/O2또는 CF4/O2가스를 사용한다.Meanwhile, a method of manufacturing a substrate of a liquid crystal display device configured as described above may include forming a metal film in a predetermined pattern, forming a protective film including the patterned metal film, and exposing a portion of the surface of the metal film. Etching a part of the protective film, and in particular, the metal film is formed such that a first metal film (Cr metal film) and a second metal film (metal film selected from Mo, W, and Ta) are laminated, and the protective film It is formed by stacking any one or more materials selected from SiN x , SiO x , and Benzocyclobutene including silver Si groups, and the etchant used in the etching process uses SF 6 / O 2 or CF 4 / O 2 gas.

이하 실시예 1, 2에 의하여 본 발명의 액정표시장치의 기판의 제조과정 및 작용 등을 상세히 설명한다.Hereinafter, the manufacturing process and operation of the substrate of the liquid crystal display device of the present invention will be described in detail with reference to Examples 1 and 2.

[실시예 1]Example 1

Cr금속막으로 된 제1금속막 260과 Mo, W, Ta 중 선택되는 금속막으로 된 제2금속막 360을 스퍼터법으로 투명글래스기판 110 위에 연속증착하고, 상기 제2금속막 360위에 포토레지스트 400을 스핀코팅법으로 도포하고, 마스크를 이용하여 상기 포토레지스트 400을 노광한 후 소정의 패턴이 되도록 현상한다(도 4a).A first metal film 260 made of a Cr metal film and a second metal film 360 made of a metal film selected from Mo, W, and Ta are continuously deposited on the transparent glass substrate 110 by a sputtering method, and a photoresist is formed on the second metal film 360. 400 is coated by spin coating, and the photoresist 400 is exposed using a mask and developed to have a predetermined pattern (FIG. 4A).

이어서, 상기 현상된 패턴에 따라 CAN(ceric ammonium nitrate)등의 에칭액으로 상기 제1금속막 260과 제2금속막 360을 동시에 에칭하고, NMP(N-Methyl-Pyrr-solidone)와 알코올과 아민의 혼합물로 된 유기용액으로 제2금속막 360 위에 남아있는 포토레지스트를 제거하여 게이트버스라인(도시되지 않음)과 상기 게이트버스라인에서 분기하는 게이트전극 161을 형성한다(도 4b).Subsequently, the first metal film 260 and the second metal film 360 are simultaneously etched with an etchant such as CAN (ceric ammonium nitrate) according to the developed pattern, and NMP (N-Methyl-Pyrr-solidone), alcohol and amine The photoresist remaining on the second metal film 360 is removed with the mixed organic solution to form a gate bus line (not shown) and a gate electrode 161 branching from the gate bus line (FIG. 4B).

이어서, 게이트절연막 150이 되는 SiNx, SiOx등으로 된 무기절연막과, 반도체 층 190이 되는 a-Si층과, 오믹접촉층 200이 되는 n+이온이 도핑된 a-Si 층을 CVD법으로 연속하여 증착하고, 상기 n+이온이 도핑된 a-Si층 위에 포토레지스트 400을 스핀코팅법으로 도포하고, 마스크를 이용하여 상기 포토레지스트 400을 노광한 후소정의 패턴으로 현상한다(도 4c).Subsequently, an inorganic insulating film made of SiN x , SiO x, etc., serving as a gate insulating film 150, an a-Si layer serving as a semiconductor layer 190, and an a-Si layer doped with n + ions serving as an ohmic contact layer 200 were deposited by CVD. After the deposition, the photoresist 400 was spin-coated on the n + ion-doped a-Si layer, and the photoresist 400 was exposed using a mask and developed in a predetermined pattern (FIG. 4C). .

이어서, 상기 현상된 패턴에 따라 상기 a-Si 층과, n+이온이 도핑된 a-Si 층을 동시에 드라이에칭 또는 웨트에칭하고, NMP(N-Methyl-Pyrrolidone)와 알코올과 아민의 혼합물로 된 유기용액으로 상기 n+이온이 도핑된 a-Si 층 위에 남아있는 포토레지스트 400을 제거한다. 상기 에칭으로 인하여 상기 게이트전극 161 부분의 게이트절연막 150위에 섬모양으로 반도체층 190과 오믹접촉층 200이 형성된다(도 4d).Subsequently, the a-Si layer and the a-Si layer doped with n + ions are dry-etched or wet-etched simultaneously according to the developed pattern, and a mixture of NMP (N-Methyl-Pyrrolidone), an alcohol, and an amine is used. and removing the n + ions remain on the doped a-Si layer 400 on the photoresist by organic solvents. Due to the etching, the semiconductor layer 190 and the ohmic contact layer 200 are formed in an island shape on the gate insulating film 150 of the gate electrode 161 (FIG. 4D).

이어서, Cr금속막으로 된 제1금속막 265와 Mo, W, Ta 중 선택되는 금속막으로 된 제2금속막 365를 상기 오믹접촉층 200이 형성된 기판의 전면에 스퍼터법으로 연속증착하고, 상기 제2금속막 365위에 포토레지스트 400을 스핀코팅법으로 도포하고, 마스크를 이용하여 상기 포토레지스트 400을 노광한 후 소정의 패턴이 되도록 현상한다(도 4e).Subsequently, a first metal film 265 made of a Cr metal film and a second metal film 365 made of a metal film selected from Mo, W, and Ta are continuously deposited by sputtering on the entire surface of the substrate on which the ohmic contact layer 200 is formed. The photoresist 400 is coated on the second metal film 365 by spin coating, and the photoresist 400 is exposed using a mask and developed to have a predetermined pattern (FIG. 4E).

이어서, 상기 현상된 패턴에 따라 CAN(ceric ammonium nitrate)등의 에칭액으로 상기 제1금속막 265와 제2금속막 365를 동시에 에칭하고, 상기 에칭으로 노출된 오믹접촉층을 드라이에칭 등의 방법으로 제거하고, NMP(N-Methyl-Pyrrolidone)와 알코올과 아민의 혼합물로 된 유기용액으로 제2금속막 365 위에 남아있는 포토레지스트를 제거하여 데이터버스라인 170과 상기 데이터버스라인에서 분기하는 소스전극 171 및 드레인전극 172를 형성한다(도 4 f).Subsequently, the first metal film 265 and the second metal film 365 are simultaneously etched with an etchant such as CAN (ceric ammonium nitrate) according to the developed pattern, and the ohmic contact layer exposed by the etching is subjected to dry etching or the like method. And a photoresist remaining on the second metal layer 365 by using an organic solution of NMP (N-Methyl-Pyrrolidone), a mixture of alcohol and amine, and a source electrode 171 branching from the data bus line 170 and the data bus line. And a drain electrode 172 (FIG. 4F).

상기 도 4f의 구조가 액정표시장치의 기판에 형성됨으로써 게이트전극 161, 오믹접촉층 190, 반도체층 200, 소스전극 171 및 드레인전극 172 등으로 구성되는 스위칭소자가 완성된다.The structure of FIG. 4F is formed on the substrate of the liquid crystal display device, thereby completing a switching element including a gate electrode 161, an ohmic contact layer 190, a semiconductor layer 200, a source electrode 171, a drain electrode 172, and the like.

이어서, 상기 소스 및 드레인전극 등이 형성된 기판의 전면에 Si기를 포함하는 SiNx, SiOx또는 벤조싸이클로부텐(benzocyclobutene : BCB)등으로 된 보호막 155를 도포하고, 상기 보호막 위에 포토레지스트 400을 스핀코팅법으로 도포하고, 마스크를 이용하여 상기 포토레지스트를 노광한 후 소정의 패턴으로 현상한다(도 4g).Subsequently, a protective film 155 made of SiN x , SiO x, or benzocyclobutene (BCB) containing Si groups is coated on the entire surface of the substrate on which the source and drain electrodes are formed, and the photoresist 400 is spin coated on the protective film. It applies by the method, and exposes the said photoresist using a mask, and develops in a predetermined pattern (FIG. 4G).

이어서, 상기 현상된 패턴에 따라 상기 노출된 보호막을 SF6/O2또는 CF4/O2의 플라즈마 가스로 쳄버 내에서 에칭하여 상기 드레인전극 172의 일부 즉, 드레인 전극을 구성하는 제2금속막이 일부 노출되는 콘택홀 300이 형성된다.Subsequently, according to the developed pattern, the exposed protective film is etched in a chamber with a plasma gas of SF 6 / O 2 or CF 4 / O 2 to form a part of the drain electrode 172, that is, a second metal film constituting the drain electrode. A partially exposed contact hole 300 is formed.

상기 SF6/O2또는 CF4/O2의 플라즈마 가스의 F기와 보호막의 Si기가 반응하여 SiF4의 휘발성 물질로 변하므로 노출된 보호막이 제거되기 시작하고, 동시에 O2가스는 포토레지스트 400을 에슁(ashing)하여 제거하기 시작한다. 노출된 부분의 보호막이 제거되고, 하층의 드레인전극 172 즉, Mo. W, Ta등으로 된 제2금속막이 노출되면 노출된 상기 제2금속막의 표면은 잔존의 에칭가스와 반응하여 식각되기 때문에 제2금속막의 표면은 절연막 등의 불순물이 형성되지 않고, 세정되는 것과 같은 효과가 있어서 항상 깨끗한 표면을 유지한다(도 4h).Since the F group of the SF 6 / O 2 or CF 4 / O 2 plasma group and the Si group of the protective layer react with each other to form a volatile substance of SiF 4 , the exposed protective layer starts to be removed, and at the same time, the O 2 gas forms a photoresist 400. Start by removing it by ashing. The exposed protective film is removed, and the drain electrode 172 of the lower layer, that is, Mo. When the second metal film of W, Ta, etc. is exposed, the exposed surface of the second metal film is etched by reaction with the remaining etching gas, so that the surface of the second metal film is cleaned without forming impurities such as an insulating film. It is effective to always maintain a clean surface (FIG. 4H).

또, 상기 드레인전극이 노출되었을 때 상기 포토레지스트 400이 에슁되지 않고 남아있는 부분이 있으면 NMP(N-Methyl-Pyrrolidone)와 알코올과 아민의 혼합물로 된 유기용액으로 제거한다.In addition, when the drain electrode is exposed, the remaining portion of the photoresist 400 is not etched and removed with an organic solution of NMP (N-Methyl-Pyrrolidone), a mixture of alcohol and amine.

이어서, ITO(Indium Tin Oxide)막으로 된 도전막 280을 상기 보호막 155의 전면에 스퍼터법으로 증착하고, 상기 도전막 위에 포토레지스트 400을 스핀코팅법으로 도포하고, 마스크를 이용하여 상기 포토레지스트를 노광한 후 소정의 패턴이 되도록 현상한다(도 4i).Subsequently, a conductive film 280 made of an indium tin oxide (ITO) film is deposited on the entire surface of the protective film 155 by sputtering, a photoresist 400 is coated on the conductive film by spin coating, and the photoresist is applied using a mask. After exposure, development is carried out to form a predetermined pattern (Fig. 4I).

이어서, 상기 현상된 패턴에 따라 HCl 등의 에칭액으로 상기 도전막 280을 에칭하여 화소전극 180을 형성하고, 상기 화소전극 위에 남았는 포토레지스트를 NMP(N-Methyl-Pyrrolidone)와 알코올과 아민의 혼합물로 된 유기용액으로 제거한다(도 4j).Subsequently, the conductive layer 280 is etched with an etchant such as HCl to form a pixel electrode 180 according to the developed pattern, and the photoresist remaining on the pixel electrode is mixed with NMP (N-Methyl-Pyrrolidone), alcohol and amine. Remove with an organic solution (FIG. 4J).

상기와 같이 액정표시장치의 기판을 구성함으로써, 상기 보호막에 형성된 콘택홀 300을 통하여 접촉되는 화소전극 180과 드레인전극 172의 접촉 부분에 접촉저항이 형성되지 않는다.By constructing the substrate of the liquid crystal display device as described above, no contact resistance is formed in the contact portion between the pixel electrode 180 and the drain electrode 172 which are contacted through the contact hole 300 formed in the protective film.

한편, 게이트버스라인의 각각의 단부와 데이터버스라인의 각각의 단부에는 IC의 TAB(Tape Automated Bonding)를 접촉시키기 위한 패드부가 형성된다.On the other hand, at each end of the gate bus line and each end of the data bus line, a pad portion for contacting the tape automated bonding (TAB) of the IC is formed.

상기 패드부는 상기 게이트버스라인과 데이터버스라인은 패턴할 때 동시에 패턴되고, 상기 패드부의 금속막이 노출되도록 스위칭소자의 콘택홀 형성 등과 같은 에칭 과정을 거친다. 또, IC의 TAB의 단자와의 접촉을 용이하게 하기 위하여 ITO 등의 도전막의 상기 패드의 금속막과 접촉되도록 형성된다.The pad part is simultaneously patterned when the gate bus line and the data bus line are patterned, and undergoes an etching process such as forming a contact hole of a switching element to expose the metal film of the pad part. Further, in order to facilitate contact with the terminal of the TAB of the IC, it is formed in contact with the metal film of the pad of a conductive film such as ITO.

상기 패드는 도 5의 단면구조가 됨을 쉽게 이해할 수 있을 것이다.It will be readily understood that the pad is a cross-sectional structure of FIG.

상기 도 5에서 패드 금속막 192는 Cr금속막으로 된 제1금속막과 Mo, W, Ta 중 선택되는 금속막으로 된 제2금속막의 적층구조로 되어 있고, 상기 제2금속막과 ITO로 된 도전막 193이 절연막 155를 개재하여 접촉되어 있다.In FIG. 5, the pad metal film 192 has a lamination structure of a first metal film made of a Cr metal film and a second metal film made of a metal film selected from Mo, W, and Ta, and made of the second metal film and ITO. The conductive film 193 is in contact with the insulating film 155.

상기 구조에 있어서도 실시예 1에서 이미 설명한 에칭방법으로 보호막이 에칭되고, 노출된 금속막과 도전막 193이 접촉되기 때문에 금속막의 접촉부에서 접촉저항이 발생하지 않는다.Also in the above structure, since the protective film is etched by the etching method described in Example 1 and the exposed metal film and the conductive film 193 are in contact, no contact resistance occurs at the contact portion of the metal film.

[실시예 2]Example 2

본 실시예 2는 실시예 1과 거의 동일하고, 단지 제1금속막과 제2금속막을 패턴하는 방법이 다르다.This second embodiment is almost the same as that of the first embodiment, and the method of only patterning the first metal film and the second metal film is different.

즉, 실시예 1에서는 도 4a, 도 4e와 같이 제1금속막과 제2금속막을 연속증착한 후 상기 금속막을 동시에 패터닝하여 게이트버스라인 및 데이터버스라인을 형성하였지만, 본 실시예 2에서는 제1금속막을 패터닝한 후, 제2금속막을 패터닝한다.That is, in the first embodiment, as shown in FIGS. 4A and 4E, the first metal film and the second metal film are sequentially deposited and the metal film is patterned at the same time to form a gate bus line and a data bus line. After the metal film is patterned, the second metal film is patterned.

게이트버스라인과 상기 게이트버스라인에서 분기하는 게이트전극을 형성하는 과정을 하나의 예로 들어 설명하면 먼저, Cr 금속막으로 된 제1금속막 260을 스퍼터법으로 투명글래스기판 110 위에 증착하고, 상기 제1금속막 260 위에 포토레지스트 400을 스핀코팅법으로 도포하고, 마스크를 이용하여 상기 포토레지스트 400을 노광한 후 소정의 패턴이 되도록 현상한다(도 6a).As an example, a process of forming a gate bus line and a gate electrode branching from the gate bus line will be described. First, a first metal film 260 made of a Cr metal film is deposited on a transparent glass substrate 110 by a sputtering method. The photoresist 400 is coated on the one metal film 260 by spin coating, and the photoresist 400 is exposed using a mask and developed to have a predetermined pattern (FIG. 6A).

이어서, 상기 현상된 패턴에 따라 CAN(ceric ammonium nitrate)등의 에칭액으로 상기 제1금속막 260을 에칭하고, NMP(N-Methyl-Pyrrolidone)와 알코올과 아민의 혼합물로 된 유기용액으로 제1금속막 260 위에 남아있는 포토레지스트를 제거하여 게이트버스라인(도시되지 않음)과 상기 게이트버스라인에서 분기하는 게이트전극 161의 하층막 261을 형성한다(도 6b).Subsequently, the first metal layer 260 is etched with an etchant such as CAN (ceric ammonium nitrate) according to the developed pattern, and the first metal is an organic solution of a mixture of N-Methyl-Pyrrolidone (NMP) and an alcohol and an amine. The photoresist remaining on the film 260 is removed to form a gate bus line (not shown) and an underlayer 261 of the gate electrode 161 branching from the gate bus line (FIG. 6B).

이어서, Mo, W, Ta 중 선택되는 금속막으로 된 제2금속막 360을 스퍼터법으로 투명글래스기판 110 위에 증착하고, 상기 제2금속막 360 위에 포토레지스트 400을 스핀코팅법으로 도포하고, 마스크를 이용하여 상기 포토레지스트 400을 노광한 후 소정의 패턴이 되도록 현상한다. 상기 마스크는 상기 게이트전극의 하층막 261을 패터닝할 때 사용한 마스크를 이용할 수 있다(도 6c).Subsequently, a second metal film 360 made of a metal film selected from Mo, W, and Ta is deposited on the transparent glass substrate 110 by a sputtering method, and a photoresist 400 is coated on the second metal film 360 by spin coating, and a mask is applied. The photoresist 400 is exposed to light and then developed to form a predetermined pattern. The mask may be a mask used when patterning the underlayer 261 of the gate electrode (FIG. 6C).

이어서, 상기 현상된 패턴에 따라 SF6/O2또는 SF4/O2의 플라즈마 가스를 이용하여 상기 제2금속막을 에칭하고, 동시에 상기 플라즈마 가스에 포함된 O2에 의하여 포토레지스트 400이 에슁(ashing)되도록 한다. 상기 에슁되지 않고 남은 포토레지스트는 NMP(N-Methyl-Pyrrolidone)와 알코올과 아민의 혼합물로 된 유기용액으로 제거하여 게이트버스라인(도시되지 않음)과 상기 게이트버스라인에서 분기하는 게이트전극 161의 상층막 361을 형성한다(도 6d).Subsequently, the second metal film is etched using a plasma gas of SF 6 / O 2 or SF 4 / O 2 according to the developed pattern, and at the same time, the photoresist 400 is etched by O 2 contained in the plasma gas. ashing). The unresisted photoresist is removed with an organic solution of NMP (N-Methyl-Pyrrolidone), a mixture of alcohol and amine, and a gate bus line (not shown) and an upper layer of the gate electrode 161 branching from the gate bus line. A film 361 is formed (FIG. 6D).

상기 게이트버스라인 및 게이트전극을 형성하는 방법과 동일한 방법을 이용하여 각각의 패드부의 금속막을 구성할 수 있고, 데이터버스라인 및 소스전극, 드레인전극을 구성할 수 있다. 즉, 상기와 같이 Cr금속막으로 된 제1금속막과 Mo, W, Ta 중 선택되는 금속막으로 된 제2금속막을 각각 패터닝하여 적층되도록 형성하더라도 상기 제1금속막의 표면이 SF6/O2또는 CF4/O2의 플라즈마 가스에 노출되지 않기 때문에 제1금속막의 표면에 절연막은 형성되지 않는다.The metal film of each pad portion may be formed using the same method as the method of forming the gate bus line and the gate electrode, and the data bus line, the source electrode, and the drain electrode may be configured. That is, even though the first metal film made of Cr metal film and the second metal film made of metal film selected from Mo, W, and Ta are formed to be stacked as described above, the surface of the first metal film is SF 6 / O 2. Alternatively, the insulating film is not formed on the surface of the first metal film because it is not exposed to the plasma gas of CF 4 / O 2 .

따라서, 실시예 2에 의한 방법은 실시예 1에 의한 방법과 동일한 효과를 얻을 수 있다.Therefore, the method according to Example 2 can obtain the same effects as the method according to Example 1.

상기 실시예 2에 의한 방법으로 적층된 금속막은 도 7과 같이 하층막 261의 영역 내에 상층막 361이 위치하도록 형성할 수 있다. 또, 도 8과 같이 하층막 261에 치우쳐 상층막 361이 형성될 수 있고, 하층막의 261의 영역에서 벗어나는 상층막 361의 범위 A는 2㎛이하가 바람직하다. 또한 도 9와 같이 하층막 261을 완전히 덮는 구조로 상층막 361이 형성될 수 있고, 하층막의 261의 영역에서 벗어나는 상층막 361의 범위 B+C는 2㎛이하가 바람직하다.The metal film laminated by the method according to Example 2 may be formed such that the upper layer film 361 is located in the region of the lower layer film 261 as shown in FIG. 7. In addition, as shown in FIG. 8, the upper layer film 361 may be formed to be inclined to the lower layer film 261, and the range A of the upper layer film 361 deviating from the region of 261 of the lower layer film is preferably 2 μm or less. In addition, as shown in FIG. 9, the upper layer film 361 may be formed to cover the lower layer film 261 completely, and the upper layer film 361 outside the 261 region of the lower layer film may have a range B + C of 2 μm or less.

본 발명은 Si기를 포함하는 보호막으로 덮여있는 Cr금속막의 일부 표면이 노출되도록 상기 보호막을 SF6/O2또는 CF4/O2의 플라즈마 가스로 에칭하는 과정에서 상기 에칭가스의 접촉으로 인하여 Cr금속막 표면에 얇은 절연막(산화막으로 추정됨)이 형성되는 종래의 문제점을 해결하기 위한 것이다.The present invention is a Cr metal due to the contact of the etching gas in the process of etching the protective film with a plasma gas of SF 6 / O 2 or CF 4 / O 2 so that a part of the surface of the Cr metal film is covered with a protective film containing a Si group This is to solve the conventional problem of forming a thin insulating film (presumably an oxide film) on the film surface.

상기 문제점을 해결하기 위한 본 발명은 Cr금속막으로 된 제1금속막 위에 Mo, W, Ta 중 선택되는 제2금속막을 적층하여 금속막의 패턴이 형성되고, 상기 금속막의 패턴 포함하여 덮도록 Si기를 포함하는 보호막이 형성된다.According to the present invention for solving the above problems, a pattern of a metal film is formed by stacking a second metal film selected from Mo, W, and Ta on a first metal film made of a Cr metal film, and covers the Si group so as to cover the metal film. A protective film containing is formed.

상기 적층된 금속막으로 구성된 게이트패드부와 데이터패드부 및 스위칭소자의 드레인전극부에 ITO 등의 도전막을 접촉시키기 위하여 상기 보호막에 콘택홀이 형성되고, 상기 콘택홀은 SF6/O2또는 CF4/O2의 플라즈마 가스를 이용한 에칭방법에 의하여 형성된다.A contact hole is formed in the passivation layer so as to contact a conductive film such as ITO, such as the gate pad part, the data pad part, and the drain electrode part of the switching element formed of the stacked metal film, and the contact hole is SF 6 / O 2 or CF. It is formed by an etching method using a plasma gas of 4 / O 2 .

콘택홀의 저부에는 Mo, W, Ta 등으로 된 제2금속막 표면이 노출되고, 상기 제2금속막은 SF6/O2또는 CF4/O2의 플라즈마 가스에 노출되어도 상기 플라즈마 가스와 반응하여 표면이 식각되기 때문에 불순물이 제거되고, 절연막이 형성되지 않는다.At the bottom of the contact hole, a surface of a second metal film made of Mo, W, Ta, or the like is exposed, and the second metal film reacts with the plasma gas even when exposed to a plasma gas of SF 6 / O 2 or CF 4 / O 2 . Since this is etched, impurities are removed and no insulating film is formed.

따라서, 본 발명의 액정표시장치의 기판은 Cr금속막이 에칭가스에 노출되지 않도록 제2금속막의 적층되어 형성되고, 상기 제2금속막과 접촉되는 도전막과의 경계부에 접촉저항이 없음으로, 상기 액정표시장치의 기판을 이용하여 액정표시장치를 구성하였을 때 화면상에 비내림 현상 등이 발생하지 않고, 표시품질이 안정되는 효과가 있다.Therefore, the substrate of the liquid crystal display device of the present invention is formed by stacking a second metal film so that the Cr metal film is not exposed to the etching gas, and there is no contact resistance at the boundary with the conductive film in contact with the second metal film. When the liquid crystal display device is constructed using the substrate of the liquid crystal display device, there is an effect that the display quality is stabilized without raining phenomenon or the like on the screen.

Claims (16)

기판과; 상기 기판 상에 형성되고, 제1, 2 금속의 적층은 금속막과; 상기 금속막 상에 상기 금속막의 제2금속의 일부가 노출된 콘택홀을 갖는 보호막과; 상기 콘택홀을 통해 상기 제2금속과 접촉하는 도전막을 포함하는 액정 표시장치로서, 상기 제2금속은 몰리브덴, 텅스텐, 탄탈로 이루어진 금속에서 선택되는 액정 표시장치 어레이 기판.A substrate; A metal film formed on the substrate, wherein the first and second metal layers are laminated; A protective film having a contact hole exposing a portion of the second metal of the metal film on the metal film; And a conductive layer in contact with the second metal through the contact hole, wherein the second metal is selected from a metal consisting of molybdenum, tungsten, and tantalum. 제1항에 있어서, 상기 금속막은 적어도 스위칭 소자의 한 단자로 구성되는 것을 특징으로하는 액정 표시장치 어레이 기판.The liquid crystal display array substrate of claim 1, wherein the metal film is formed of at least one terminal of a switching element. 제1항에 있어서, 상기 금속막은 적어도 게이트패드부 또는 데이터패드부로 구성되는 것을 특징으로하는 액정 표시장치 어레이 기판.The liquid crystal display array substrate of claim 1, wherein the metal layer comprises at least a gate pad portion or a data pad portion. 제1항에 있어서, 상기 보호막은 실리콘 질화막, 실리콘 산화막, BCB로 구성된 집단에서 선택된 물질인 액정 표시장치 어레이 기판.The liquid crystal display array substrate of claim 1, wherein the passivation layer is a material selected from a group consisting of a silicon nitride film, a silicon oxide film, and BCB. 제1항에 있어서, 상기 제1금속은 크롬(Cr)인 액정 표시장치 어레이 기판.The liquid crystal display array substrate of claim 1, wherein the first metal is chromium (Cr). 제1항에 있어서, 상기 도전막은 상기 보호막 상에 형성되는 액정 표시장치 어레이 기판.The liquid crystal display array substrate of claim 1, wherein the conductive layer is formed on the passivation layer. 제1항에 있어서, 상기 도전막은 ITO인 액정 표시장치 어레이 기판.The liquid crystal display array substrate of claim 1, wherein the conductive film is ITO. 기판을 구비하는 단계와; 상기 기판 상에 제1, 2 금속을 증착하고 패터닝하여 금속막을 형성하는 단계와; 상기 패터닝된 금속막 및 기판 전면에 걸쳐 보호막을 형성하는 단계와; 상기 보호막에 상기 금속막의 상기 제2금속의 일부가 노출되도록 상기 보호막을 식각하여 콘택홀을 형성하는 단계와; 상기 콘택홀을 통해 노출된 상기 제2금속과 접촉하도록 도전막을 형성하는 단계를 포함하는 액정 표시장치 어레이 기판 제조방법으로서, 상기 제2금속은 몰리브덴, 텅스텐, 탄탈로 구성된 집단에서 선택되며, 상기 보호막의 식각에 사용되는 식각가스는 SF6, CF4를 포함하는 액정 표시장치 어레이 기판 제조방법.Providing a substrate; Depositing and patterning first and second metals on the substrate to form a metal film; Forming a protective film over an entire surface of the patterned metal film and the substrate; Forming a contact hole by etching the passivation layer to expose a portion of the second metal of the metal layer to the passivation layer; A method of manufacturing a liquid crystal display array substrate, the method comprising: forming a conductive film to contact the second metal exposed through the contact hole, wherein the second metal is selected from a group consisting of molybdenum, tungsten, and tantalum. The etching gas used for etching of SF 6 , CF 4 comprising a liquid crystal display array substrate manufacturing method. 제8항에 있어서, 상기 금속막은 적어도 스위칭 소자의 한 단자로 구성되는 액정 표시장치의 어레이 기판 제조방법.10. The method of claim 8, wherein the metal film comprises at least one terminal of a switching element. 제8항에 있어서, 상기 금속막은 적어도 게이트 패드부 또는 데이터 패드부로 구성되는 액정 표시장치의 어레이 기판 제조방법.The method of claim 8, wherein the metal layer comprises at least a gate pad portion or a data pad portion. 제8항에 있어서, 상기 보호막은 실리콘 질화막, 실리콘 산화막, BCB로 구성된 집단에서 선택한 물질인 액정 표시장치의 어레이 기판 제조방법.The method of claim 8, wherein the passivation layer is a material selected from a group consisting of a silicon nitride film, a silicon oxide film, and BCB. 제8항에 있어서, 상기 제1금속은 크롬(Cr)인 액정 표시장치의 어레이 기판 제조방법.The method of claim 8, wherein the first metal is chromium (Cr). 제8항에 있어서, 상기 도전막은 상기 보호막 상에 형성되는 액정 표시장치의 어레이 기판 제조방법.The method of claim 8, wherein the conductive layer is formed on the passivation layer. 제8항에 있어서, 상기 도전막은 ITO인 액정 표시장치의 어레이 기판 제조방법.The method of claim 8, wherein the conductive film is ITO. 제8항에 있어서, 상기 금속막을 형성하는 단계는, 상기 제1, 2 금속을 연속으로 적층하는 단계와; 상기 연속으로 적층된 제1, 2 금속을 동시에 패터닝하는 단계인 액정 표시 장치의 어레이 기판 제조방법.The method of claim 8, wherein the forming of the metal film comprises: sequentially stacking the first and second metals; And simultaneously patterning the successively stacked first and second metals. 제8항에 있어서, 상기 금속막을 형성하는 단계는, 상기 기판 상에 제1금속을 증착하고 패터닝하는 단계와; 상기 패터닝된 제1금속 상에 제2금속을 증착하고 상기 제1 금속과 동일하게 패터닝하는 단계인 액정 표시장치의 어레이 기판 제조방법.The method of claim 8, wherein the forming of the metal layer comprises: depositing and patterning a first metal on the substrate; And depositing a second metal on the patterned first metal and patterning the same as the first metal.
KR1019970042244A 1997-08-28 1997-08-28 Structure of lcd panel and manufacturing method thereof KR100261974B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970042244A KR100261974B1 (en) 1997-08-28 1997-08-28 Structure of lcd panel and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970042244A KR100261974B1 (en) 1997-08-28 1997-08-28 Structure of lcd panel and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR19990018957A KR19990018957A (en) 1999-03-15
KR100261974B1 true KR100261974B1 (en) 2000-07-15

Family

ID=19519173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970042244A KR100261974B1 (en) 1997-08-28 1997-08-28 Structure of lcd panel and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100261974B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7758760B2 (en) 2006-01-27 2010-07-20 Samsung Electronics Co., Ltd. Thin film transistor array panel and method of manufacturing the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100495797B1 (en) * 1997-05-30 2005-09-28 삼성전자주식회사 Thin film transistor substrate for liquid crystal display device using buffer layer and manufacturing method thereof
KR100443840B1 (en) * 1998-09-01 2005-01-13 엘지.필립스 엘시디 주식회사 Fabricating Method of Liquid Crystal Display Device
KR100646792B1 (en) * 2000-07-27 2006-11-17 삼성전자주식회사 Thin film transistor array panel and method manufacturing the same
KR100663291B1 (en) * 2000-12-20 2007-01-02 비오이 하이디스 테크놀로지 주식회사 Method of manufacturing thin film transistor lcd
KR100817630B1 (en) 2006-04-14 2008-03-27 비오이 하이디스 테크놀로지 주식회사 Method for forming transparent conductive film on Al-C based metal film and method for manufacturing array substrate of TFT-LCD using thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0720493A (en) * 1993-06-23 1995-01-24 Fujitsu Ltd Patterning method for cr film and production of tft

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0720493A (en) * 1993-06-23 1995-01-24 Fujitsu Ltd Patterning method for cr film and production of tft

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7758760B2 (en) 2006-01-27 2010-07-20 Samsung Electronics Co., Ltd. Thin film transistor array panel and method of manufacturing the same

Also Published As

Publication number Publication date
KR19990018957A (en) 1999-03-15

Similar Documents

Publication Publication Date Title
US7960199B2 (en) Thin film transistor (TFT) array substrate and fabricating method thereof that protect the TFT and a pixel electrode without a protective film
US7863120B2 (en) Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof
KR100480333B1 (en) Array substrate for a liquid crystal display device and Method for fabricating of the same
US6337723B1 (en) Method for manufacturing a TFT-LCD using CF and H etching gas for etching organic insulator
KR20020005968A (en) Active matrix substrate, display device and method for manufacturing active matrix substrate
US7019797B2 (en) Array substrate for liquid crystal display device and manufacturing method thereof
US7492418B2 (en) Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof
US6392720B1 (en) Substrate structure of a liquid crystal display and a manufacturing method thereof
KR100558714B1 (en) Liquid crystal display and fabricating method thereof
KR100261974B1 (en) Structure of lcd panel and manufacturing method thereof
KR100309925B1 (en) Thin film transistor array panel for liquid crystal display and manufacturing method thereof, and photomasks used thereto
US6411356B1 (en) Liquid crystal display device with an organic insulating layer having a uniform undamaged surface
US7550767B2 (en) Liquid crystal display device and fabricating method thereof
KR0171980B1 (en) Method for manufacturing liquid crystal display element
US6310666B1 (en) Manufacturing method of liquid crystal display preventing RF discharge damage
KR100508034B1 (en) Photolithographic etching method of thin film and manufacturing method of thin film transistor substrate for liquid crystal display device using same
KR100623981B1 (en) Thin film transistor array panel for liquid crystal display and manufacturing method of the same
KR19980085593A (en) Method of manufacturing thin film transistor
KR100663288B1 (en) Method for fabricating tft-lcd
KR100283519B1 (en) Manufacturing method of thin film transistor substrate for liquid crystal display device
KR19990008583A (en) Substrate of the liquid crystal display device and manufacturing method of the substrate of the liquid crystal display device
KR100580397B1 (en) manufacturing methods of a thin film transistor substrate for a liquid crystal display
KR100262955B1 (en) The structure of lcd panel and manufacturing method of the same
KR20030077372A (en) method for fabricating of an array substrate for a liquid crystal display device & TFT
KR100205868B1 (en) A dual gate thin film transistor and a method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 18