KR100262008B1 - 반도체장치의 제조 방법 - Google Patents
반도체장치의 제조 방법 Download PDFInfo
- Publication number
- KR100262008B1 KR100262008B1 KR1019980013401A KR19980013401A KR100262008B1 KR 100262008 B1 KR100262008 B1 KR 100262008B1 KR 1019980013401 A KR1019980013401 A KR 1019980013401A KR 19980013401 A KR19980013401 A KR 19980013401A KR 100262008 B1 KR100262008 B1 KR 100262008B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- conductive layer
- etching
- lower conductive
- oxide film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000010410 layer Substances 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 25
- 239000011229 interlayer Substances 0.000 claims abstract description 18
- 239000006227 byproduct Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 10
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- 229910052786 argon Inorganic materials 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910018557 Si O Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체장치의 제조 방법에 관한 것으로서, 하부 도전층이 형성된 기판 상에 층간절연막을 형성하고 상기 층간절연막을 패터닝하여 상기 하부 도전층의 소정 부분을 노출시키는 접촉홀을 형성하는 공정과, 상기 접촉홀의 형성시에 생성된 식각부산물 및 자연산화막을 이방성 식각 방법으로 전처리하여 제거하는 공정과, 상기 접촉홀의 내부를 채워 상기 하부 도전층과 전기적으로 연결되는 플러그를 형성하는 공정을 구비한다. 따라서, 본 발명의 반도체장치는 접촉홀의 형성으로 생성된 식각 부산물 및 자연산화막을 이방성 식각 방법으로 제거하여 미세화된 소자에서 접촉홀 폭의 증가를 방지하면서 접촉 저항의 증가를 방지할 수 있는 이점이 있다.
Description
본 발명은 반도체장치의 제조 방법에 관한 것으로서, 특히, 층간절연막을 패터닝한 후 금속 배선층을 형성하기 전에 H2/Ar 플라즈마를 이용하여 접촉 저항 및 측벽 식각 문제를 개선할 수 있는 반도체장치의 제조 방법에 관한 것이다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체장치의 제조 방법을 도시하는 공정도이다.
종래에는 도 1a에 나타낸 바와 같이 하부 도전층(12)이 형성된 기판(11) 상에 불순물이 첨가된 산화막, 그 대표적인 예로서, PSG(Phospho Silicate Glass) 등을 증착하여 층간절연막(13)을 형성하고 상기 층간절연막(13)의 소정 부분을 CF4, O2가스를 사용하여 이방성 식각하여 상기 하부 도전층(12)의 소정 부분을 노출시키는 접촉홀(14)을 형성한다. 상기 접촉홀(14)을 형성하기 위한 식각을 하면 상기 접촉홀(14)의 내부에는 노출된 하부 도전층이 자연산화하여 자연산화막과 식각시 생성된 식각부산물(15)이 형성된다. 상기에서 기판(11)은 반도체기판에 불순물영역 및 하부 전극이 형성된 기판(11)이고, 상기 하부 도전층(12)은 상기 반도체기판에 형성된 불순물영역이거나 하부의 전극을 포함한다.
그리고, 도 1b와 같이 상기 접촉홀(14)로 인해 노출된 기판(11) 상에 형성된 식각부산물 및 자연산화막(15)을 1:500 불산(HF)을 이용한 등방성 식각 방법으로 전세정을하여 상기 식각부산물 및 자연산화막(15)을 제거한다. 이때, 상기 층간절연막(13)의 측면 즉, 상기 접촉홀(14)의 형성으로 노출된 층간절연막(13)의 측벽도 식각이 이루어진다.
그런 후에, 도 1c와 같이 상기 접촉홀(14)로 인해 노출된 하부 도전층(12)과 전기적으로 연결되는 플러그(plug : 17)를 형성한다. 상기의 플러그(17)는 상기 층간절연막(13) 상에 상기 접촉홀(14)을 채우도록 불순물이 도핑된 다결정실리콘 등을 화학 기상 증착(Chemical Vopar Deposition : 이하, CVD라 칭함) 방법으로 증착한후, 상기 불순물이 도핑된 다결정실리콘이 접촉홀(14)의 내부에만 잔류하도록 에치백하여 형성한다.
상술한 바와 같이 종래에는 하부 도전층이 형성된 기판 상에 층간절연막을 형성하고 상기 층간절연막을 패터닝하여 상기 하부 도전층의 소정 부분을 노출시키는 접촉홀을 형성한다. 그런 후에, 상기 접촉홀을 채우는 플러그를 형성하기 전에 상기 접촉홀의 형성으로 식각부산물 및 자연산화층이 형성되어 접촉 저항을 증가시키는 것을 방지하기 위해 불산을 이용한 전세정을 하고나서 플러그를 형성한다.
그러나, 반도체소자가 집적화되면서 폭이 좁은 접촉홀의 형성이 요구되나 종래의 불산 전세정시에는 식각부산물 및 자연산화막만이 제거되는 것이아니라 접촉홀로 인해 노출된 층간절연막의 측벽도 식각이 이루어져 접촉홀의 폭이 증가하는 문제가 있다.
따라서, 본 발명의 목적은 접촉홀의 폭이 넓어지는 것을 방지하면서 상기 접촉홀로 인한 식각부산물 및 자연산화막을 효과적으로 제거할 수 있는 반도체장치의 제조 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 제조 방법은 하부 도전층이 형성된 기판 상에 층간절연막을 형성하고 상기 층간절연막을 패터닝하여 상기 하부 도전층의 소정 부분을 노출시키는 접촉홀을 형성하는 공정과, 상기 접촉홀의 형성시에 생성된 식각부산물 및 자연산화막을 이방성 식각 방법으로 전처리하여 제거하는 공정과, 상기 접촉홀의 내부를 채워 상기 하부 도전층과 전기적으로 연결되는 플러그를 형성하는 공정을 구비한다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체장치의 제조 방법을 도시하는 공정도.
도 2a 내지 도 2c는 본 발명의 실시 예에 따른 반도체장치의 제조 방법을 도시하는 공정도.
<도면의 주요 부분에 대한 부호의 간단한 설명>
21 : 기판 22 : 하부 도전층
23 : 층간절연막 25 : 식각부산물 및 자연산화막
27 : 플러그
이하, 첨부된 도면을 참조하여 본 발명을 설명한다.
도 2a 내지 도 2c는 본 발명의 실시 예에 따른 반도체장치의 제조 방법을 도시하는 공정도이다.
본 방법은 도 2a에 나타낸 바와 같이 하부 도전층(22)이 형성된 기판(21) 상에 불순물이 첨가된 산화막, 그 대표적인 예로서, PSG를 증착하여 층간절연막(23)을 형성하고 상기 층간절연막(23)의 소정 부분을 CF4, O2가스를 사용하여 이방성 식각하여 상기 하부 도전층(22)의 소정 부분을 노출시키는 접촉홀(24)을 형성한다. 상기 접촉홀(24)을 형성하기 위한 식각을 하면 상기 접촉홀(24)의 내부에는 노출된 하부 도전층이 자연산화하여 자연산화막과 식각시 생성된 식각부산물(25)이 형성된다. 상기에서 기판(21)은 반도체기판에 불순물영역 및 하부 전극이 형성된 기판(21)이고, 상기 하부 도전층(22)은 상기 반도체기판에 형성된 불순물영역이거나 하부의 전극을 포함한다.
그리고, 도 2b와 같이 상기 접촉홀(24)로 인해 노출된 하부 도전층(22) 상에 형성된 식각부산물 및 자연산화막(25)을 아르곤(Ar)에 25∼35%의 수소(H2)가스를 혼합한 플라즈마를 이용한 이방성 식각 방법으로 제거한다. 상기에서 Si-O의 결합은 Si-Si의 공유결합 보다 2배 이상의 결합력을 가지고 있다. 때문에 수소원자가 자연산화막의 계면에 있어도 양으로 대전된 아르곤의 충격에너지를 받아야만 자연산화막의 계면으로 침투하여 Si-O의 결합을 끊을 수 있기 때문에 즉, 식각부산물 및 자연산화막(25)을 제거할 수 있기 때문에 아르곤과 수소 가스를 혼합하여 사용한다.
그런 후에, 도 2c와 같이 상기 접촉홀(24)로 인해 노출된 하부 도전층(22)과 전기적으로 연결되는 플러그(plug : 27)를 형성한다. 상기의 플러그(27)는 상기 층간절연막(23) 상에 상기 접촉홀(24)을 채우도록 불순물이 도핑된 다결정실리콘 등을 CVD 방법으로 증착한후, 상기 불순물이 도핑된 다결정실리콘이 접촉홀(24)의 내부에만 잔류하도록 에치백하여 형성한다.
상술한 바와 같이 본 발명에서는 아르곤에 수소를 혼합한 가스를 플라즈마 상태로 형성하여 접촉홀의 형성으로 인해 생성된 식각부산물 및 자연산화막을 제거하는 것이 가능하며 이방성 식각이 이루어지기 때문에 접촉홀의 폭은 증가하지 않는다.
따라서, 본 발명의 반도체장치는 접촉홀의 형성으로 생성된 식각 부산물 및 자연산화막을 이방성 식각 방법으로 제거하여 미세화된 소자에서 접촉홀 폭의 증가를 방지하면서 접촉 저항의 증가를 방지할 수 있는 이점이 있다.
Claims (3)
- 하부 도전층이 형성된 기판 상에 층간절연막을 형성하고 상기 층간절연막을 패터닝하여 상기 하부 도전층의 소정 부분을 노출시키는 접촉홀을 형성하는 공정과,상기 접촉홀의 형성시에 생성된 식각부산물 및 자연산화막을 이방성 식각 방법으로 전처리하여 제거하는 공정과,상기 접촉홀의 내부를 채워 상기 하부 도전층과 전기적으로 연결되는 플러그를 형성하는 공정을 구비하는 반도체장치의 제조 방법.
- 청구항 1에 있어서 상기 이방성 식각을 1 : 0.25∼0.35로 혼합한 아르곤과 수소 가스로 실시하는 반도체장치의 제조 방법.
- 청구항 1 또는 청구항 2에 있어서 상기 아르곤과 수소 가스의 플라즈마를 이용하여 상기 식각부산물 및 자연산화막을 제거하는 반도체장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980013401A KR100262008B1 (ko) | 1998-04-15 | 1998-04-15 | 반도체장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980013401A KR100262008B1 (ko) | 1998-04-15 | 1998-04-15 | 반도체장치의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990080275A KR19990080275A (ko) | 1999-11-05 |
| KR100262008B1 true KR100262008B1 (ko) | 2000-09-01 |
Family
ID=19536258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980013401A KR100262008B1 (ko) | 1998-04-15 | 1998-04-15 | 반도체장치의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100262008B1 (ko) |
-
1998
- 1998-04-15 KR KR1019980013401A patent/KR100262008B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990080275A (ko) | 1999-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6524931B1 (en) | Method for forming a trench isolation structure in an integrated circuit | |
| JP4168073B2 (ja) | 集積回路においてトレンチアイソレーション構造を形成する方法 | |
| US7696045B2 (en) | Method of manufacturing semiconductor device | |
| US20130126982A1 (en) | Epitaxial process for forming semiconductor devices | |
| JP2010503207A (ja) | 高アスペクト比のフィーチャを形成するための選択的化学エッチングおよび関連構造 | |
| US6291354B1 (en) | Method of fabricating a semiconductive device | |
| US20090239369A1 (en) | Method of Forming Electrical Interconnects within Insulating Layers that Form Consecutive Sidewalls | |
| KR100523618B1 (ko) | 반도체 장치의 콘택트 홀 형성 방법 | |
| JPH11186225A (ja) | テーパ形コンタクトホールの形成方法、テーパ形ポリシリコンプラグの形成方法並びにテーパ形ポリシリコンプラグ | |
| KR100262008B1 (ko) | 반도체장치의 제조 방법 | |
| US6847085B2 (en) | High aspect ratio contact surfaces having reduced contaminants | |
| US6291353B1 (en) | Lateral patterning | |
| KR100312384B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| US7838427B2 (en) | Method for planarization | |
| US6627537B2 (en) | Bit line and manufacturing method thereof | |
| KR20010030088A (ko) | 절연층 에칭 방법 및 반도체 장치 제조 방법 | |
| KR20010058959A (ko) | 반도체 소자의 제조 방법 | |
| KR20040071962A (ko) | 게이트 전극 에칭 방법 | |
| US6828196B2 (en) | Trench filling process for preventing formation of voids in trench | |
| EP1110238B1 (en) | Method of etching doped silicon dioxide with selectivity to undoped silicon dioxide with a high density plasma etcher | |
| KR100256801B1 (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR20020035992A (ko) | 반도체장치의 제조방법 | |
| US20010009248A1 (en) | Metal etching process | |
| KR20030001886A (ko) | 도전플러그 형성방법 | |
| KR20080038845A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090406 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |