KR100261288B1 - Asymmetric digital subscriber line subcriber interface module - Google Patents

Asymmetric digital subscriber line subcriber interface module Download PDF

Info

Publication number
KR100261288B1
KR100261288B1 KR1019970037970A KR19970037970A KR100261288B1 KR 100261288 B1 KR100261288 B1 KR 100261288B1 KR 1019970037970 A KR1019970037970 A KR 1019970037970A KR 19970037970 A KR19970037970 A KR 19970037970A KR 100261288 B1 KR100261288 B1 KR 100261288B1
Authority
KR
South Korea
Prior art keywords
cell
subscriber
adsl
module
matching
Prior art date
Application number
KR1019970037970A
Other languages
Korean (ko)
Other versions
KR19990015700A (en
Inventor
소운섭
양성모
이승한
김진태
Original Assignee
이계철
한국전기통신공사
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이계철, 한국전기통신공사, 정선종, 한국전자통신연구원 filed Critical 이계철
Priority to KR1019970037970A priority Critical patent/KR100261288B1/en
Publication of KR19990015700A publication Critical patent/KR19990015700A/en
Application granted granted Critical
Publication of KR100261288B1 publication Critical patent/KR100261288B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5625—Operations, administration and maintenance [OAM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

PURPOSE: An asymmetric digital subscriber line subscriber interface module is provided to connect 64 ADSL subscribers per ADSL subscriber interface module and provide a high speed ATM data service to an ADSL subscriber at a long distance under control of a maintenance & control module in an ATM exchange system. CONSTITUTION: An asymmetric digital subscriber line subscriber interface module includes the following units. An ATM layer processing device(410) is connected to a subscriber switch network module via an IMI(Inter Module Interface) is connected to an ADSL subscriber interface unit via a sending/receiving cell bus and control signal bus, and processes an ATM layer function of an ATM cell transmitted and received. A local clock distribution device(420) receives an asynchronous clock of emitter coupled logic level from the subscriber switch network module, synthesizes and divides the same and supplies the same into the module. An ADSL subscriber interface unit(430a,430f) interfaces with the ADSL subscriber.

Description

비대칭 디지털 가입자 회선(에이디에스엘) 가입자 정합모듈Asymmetric Digital Subscriber Line Subscriber Registration Module

본 발명은 비동기 전송모드(Asynchronous Transfer Mode, 이하 ATM라 칭함) 교환시스템에서 비대칭 디지털 가입자 회선 가입자에게 다양한 ATM 서비스를 제공해 줄 수 있도록 ATM 교환시스템 내에 구성하는 ATM 교환시스템의 비대칭 디지털 가입자 회선(Asymmetric Digital Subscriber Line, 이하 ADSL라 칭함) 가입자 정합모듈 장치에 관한 것이다.The present invention provides an asymmetric digital subscriber line of an ATM switching system configured in an ATM switching system to provide various ATM services to an asymmetric digital subscriber line subscriber in an asynchronous transfer mode (hereinafter referred to as ATM) switching system. Subscriber Line, hereinafter referred to as ADSL).

종래의 ADSL 가입자 정합모듈에 있어서는 속도가 다른 ADSL 가입자에 대해 각각 다른 ADSL 가입자 정합장치를 사용하였으며, 교환시스템 내에 장착되지 않고 부피가 큰 장비로서 교환시스템 외부에서만 접속할 수 있었다.In the conventional ADSL subscriber matching module, different ADSL subscriber matching devices were used for ADSL subscribers having different speeds, and they could be connected only outside the exchange system as a bulky equipment and not mounted in the exchange system.

그러므로 ADSL 가입자의 속도에 따라 다른 ADSL 가입자 정합장치를 사용해야만 하고, 교환시스템 외부에서 접속되므로 시스템 내부의 유지보수 제어모듈에서는 제어할 수 없는 문제점이 있었다.Therefore, the ADSL subscriber matching device must be used according to the speed of the ADSL subscriber, and since it is connected outside the exchange system, there is a problem that cannot be controlled by the maintenance control module inside the system.

상기 문제점을 해결하기 위해 본 발명은, ATM 교환시스템에서 ADSL 가입자 정합모듈을 두고서 각기 다른 속도의 ADSL 가입자를 수용할 수 있고, 교환시스템 내에 장착할 수 있도록 교환기에 사용되는 보드와 동일한 형상으로 구성되며, 가입자 스위치망과 연결 스위치망을 통하여 시스템 내부의 유지보수 제어모듈에서 제어할 수 있는 ADSL 가입자 정합모듈을 구성하는 것을 목적으로 한다.In order to solve the above problems, the present invention, the ADSL subscriber matching module in the ATM switching system can accommodate different speed ADSL subscriber, and is configured in the same shape as the board used in the exchange to be mounted in the exchange system It aims to construct an ADSL subscriber matching module that can be controlled by the maintenance control module inside the system through the subscriber switch network and the connected switch network.

도 1은 본 발명의 ATM 교환시스템의 구성도,1 is a block diagram of an ATM switching system of the present invention;

도 2는 본 발명이 적용되는 ADSL 가입자 정합모듈 구성도,2 is a block diagram of an ADSL subscriber registration module to which the present invention is applied;

도 3은 본 발명에 따른 도 2의 ADSL 가입자 정합 장치 블럭 구성도.3 is a block diagram of an ADSL subscriber matching device of FIG. 2 according to the present invention;

* 도면의 주요부분에대한 부호의 설명* Explanation of symbols for the main parts of the drawings

100,200 : 로컬 교환 서브시스템 110,210 : 가입자 정합모듈100,200: local exchange subsystem 110,210: subscriber matching module

120,220 : 중계선 정합모듈 130,230 : 가입자 스위치망 모듈120,220: relay line matching module 130,230: subscriber switch network module

140,240 : 가입자 제어모듈 300 : 중앙 교환 서브시스템140,240: subscriber control module 300: central switching subsystem

310 : 망동기 모듈 320 : 연결 스위치망 모듈310: network module module 320: connection switch network module

330 : 유지보수 제어모듈 410 : ATM층 처리장치330: maintenance control module 410: ATM floor processing apparatus

420 : 로컬 클럭 분배장치420: local clock distribution device

430a∼430f : ADSL 가입자 정합장치 501 : ATM 물리층 처리부430a to 430f: ADSL subscriber matching device 501: ATM physical layer processing unit

502 : 시험셀 수신 피포부 503 : 송신셀 피포부502: test cell reception envelope 503: transmission cell envelope

504 : VPI/VCI 테이블부 505 : 송신셀 제어부504: VPI / VCI table unit 505: transmitting cell control unit

506 : 클럭신호 정합부 507 : 중앙 제어부506: clock signal matching unit 507: central control unit

508 : 시험셀 송신 피포부 509 : 수신셀 제어부508: test cell transmission aspiration unit 509: reception cell control unit

510 : 수신셀 피포부 511 : 제어신호 정합부510: receiving cell encapsulation unit 511: control signal matching unit

512 : 송/수신셀 정합부512: Matching unit for transmitting and receiving cell

상기 목적을 달성하기 위해 본 발명은, 상호모듈 인터페이스(IMI)를 통해 가입자 스위치망 모듈과 접속되고, 송/수신 셀버스 및 제어신호 버스를 통하여 ADSL 가입자 정합장치와 접속되어 송수신되는 ATM 셀의 ATM층 기능을 처리하는 ATM층 처리장치와, 상기 가입자 스위치망 모듈로부터 에미터 결합로직(ECL) 레벨의 동기 클럭을 받아서 합성 및 분주하여 모듈 내에 공급해 주는 로컬 클럭 분배장치와, 상기 ADSL 가입자를 정합시켜 주는 ADSL 가입자 정합장치로 이루어진 것을 특징으로 한다.In order to achieve the above object, the present invention is connected to a subscriber switch network module through an inter-module interface (IMI), and connected to an ADSL subscriber matching device via a transmit / receive cell bus and a control signal bus to transmit and receive an ATM cell ATM. An ATM layer processor for processing the layer function, a local clock distribution unit for receiving, synthesizing, and dividing an synchronous clock of an emitter coupled logic (ECL) level from the subscriber switch network module and supplying the module to the ADSL subscriber. The note is characterized by consisting of the ADSL subscriber matching device.

이하 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 ATM 교환시스템의 구성도로서, 하나의 중앙 교환 서브시스템과 다수개의 로컬 교환 서브시스템으로 구성되어 있다.1 is a block diagram of an ATM switching system of the present invention, comprising one central switching subsystem and a plurality of local switching subsystems.

상기 로컬 교환 서브시스템(100, 200)은 155Mbps STM-1 가입자, 45Mbps DS3 가입자, 2Mbps DS1E 가입자, 6M/640kbps ADSL 가입자들을 가입자 스위치망으로 접속해 주는 가입자 정합모듈(110, 210), 155Mbps STM-1 중계선, 622Mbps STM-4 중계선을 가입자 스위치망으로 접속해 주는 중계선 정합모듈(120, 220), 가입자 정합모듈과 중계선 정합모듈 및 가입자 제어모듈을 연결 스위치망 모듈에 접속해 주는 가입자 스위치망 모듈(130, 230), 로컬 교환 서브시스템 내의 각 모듈의 경보를 취합하고 유지보수 제어 및 호 연결 제어를 하는 가입자 제어모듈(140, 240)로 구성되어 있다.The local switching subsystem (100, 200) is a subscriber matching module (110, 210), 155Mbps STM- that connects 155Mbps STM-1 subscriber, 45Mbps DS3 subscriber, 2Mbps DS1E subscriber, and 6M / 640kbps ADSL subscriber to the subscriber switch network. 1 relay line, relay line matching module (120, 220) for connecting the 622Mbps STM-4 relay line to the subscriber switch network, subscriber switch network module for connecting the subscriber matching module, the relay line matching module and subscriber control module to the connection switch network module ( 130, 230, and subscriber control modules 140, 240 that collect alarms of each module in the local switching subsystem, and perform maintenance control and call connection control.

상기 각 모듈과 가입자 스위치망과의 접속은 내부 모듈 접속(Inter Module Interface, 이하 IMI라 칭함)을 통해서 이루어지며, 가입자나 중계선의 속도에 따라 접속되는 IMI의 갯수가 달라진다.Each module is connected to the subscriber switch network through an internal module connection (hereinafter referred to as IMI), and the number of IMIs connected depends on the speed of the subscriber or the relay line.

또한 상기 중앙 교환 서브시스템(300)은 로컬 교환 서브시스템들을 상호 접속해 주고 시스템의 전체적인 제어를 수행하는 것으로서, 교환시스템 망 전체의 동기를 목적으로 망동기 클럭을 발생시켜 가입자 스위치망 모듈과 연결 스위치망 모듈 및 유지보수 제어모듈에 각각 같은 주기의 내부 모듈 타이밍 클럭(Inter Module Timing Interface, 이하 IMTI라 칭함)과 중앙 타이밍 클럭(Central Timing Signal Interface, 이하 CTSI라 칭함)을 공급해 주는 망동기 모듈(310), 가입자 스위치망들을 상호 연결해 주고 유지보수 제어모듈과의 접속을 갖는 연결 스위치망 모듈(320), 교환시스템 전체의 유지보수 제어 기능과 운용관리 기능을 수행하는 유지보수 제어모듈(330)로 구성되어 있으며, 각 모듈과의 연결 스위치망과의 접속은 IMI를 통해서 이루어진다.In addition, the central switching subsystem 300 interconnects local switching subsystems and performs overall control of the system. The central switching subsystem 300 generates a network synchronizer clock for synchronization of the entire switching system network and generates a subscriber switch network module and a connection switch. A synchronizer module 310 which supplies an internal module timing clock (Inter Module Timing Interface, or IMTI) and a central timing clock (CTSI,) for the same period to the network module and the maintenance control module, respectively. ), A connection switch network module 320 interconnecting subscriber switch networks and having a connection with a maintenance control module, and a maintenance control module 330 performing maintenance control and operation management functions of the entire switching system. Connection with each module is connected through IMI.

도 2는 본 발명이 적용되는 ADSL 가입자 정합모듈 구성도로서 ATM층 처리장치(410), 로컬 클럭 분배장치(420), ADSL 가입자 정합장치(430a∼430f)로 구성되어 64개의 ADSL 가입자를 수용하고 ATM 셀을 처리하여 ADSL 가입자에게 고속의 ATM 데이터 서비스를 제공해 주는 기능을 수행한다.2 is a block diagram of an ADSL subscriber matching module to which the present invention is applied, and includes an ATM layer processor 410, a local clock distribution device 420, and ADSL subscriber matching devices 430a to 430f to accommodate 64 ADSL subscribers. It processes ATM cell and provides high speed ATM data service to ADSL subscriber.

상기 ATM층 처리장치(410)는 내부 모듈 접속(IMI)을 통해 187.79Mbps의 차동신호 직렬 데이터를 가입자 스위치망 모듈과 송수신하며, 중앙 교환 서브시스템의 유지보수 제어모듈과도 통신하여 중앙 제어를 받는다.The ATM layer processing unit 410 transmits 187.79 Mbps differential signal serial data to and from a subscriber switch network module through an internal module connection (IMI), and also communicates with a maintenance control module of a central switching subsystem to receive central control. .

ADSL 가입자 정합장치(430a∼430f)와는 송/수신 셀버스를 통하여 TCELL0 ∼ TCELL15의 송신셀 16비트 데이터, 송신셀의 시작을 알리는 송신셀 시작 신호(TSOC*)를 ADSL 가입자 정합장치(430a∼430f)로 보내고, RCELL0 ∼ RCELL15의 수신셀 16비트 데이터, 수신셀 시작을 알리는 수신셀 시작 신호(RSOC*)를 ADSL 가입자 정합장치로부터 받고, 셀의 수신을 요청하는 CRREQ0*∼ CRREQ15*의 셀수신 요청 신호를 16매의 ADSL 가입자 정합장치로부터 받으면 폴링해서 일정한 순서가 되면 셀의 수신을 요청한 ADSL 가입자 정합장치에게 셀수신을 허락하는 CRACK0*∼ CRACK15*의 셀수신 허락 신호를 보내준다.Transmit cell 16-bit data of TCELL0 to TCELL15 and transmit cell start signal (TSOC) indicating the start of the transmit cell through the transmit / receive cell bus with the ADSL subscriber matching devices 430a to 430f.*) Is transmitted to the ADSL subscriber matching devices 430a to 430f, receiving cell 16-bit data of RCELL0 to RCELL15, and receiving cell start signal indicating the start of the receiving cell (RSOC).*CRREQ0 to receive) from ADSL subscriber matching device and request cell reception*-CRREQ15*CRACK0 grants cell reception to the ADSL subscriber matching device requesting the reception of a cell when the received cell signal is received from 16 ADSL subscriber matching devices.*-CRACK15*of Send a signal to allow cell reception.

수신한 셀이 운용유지보수(Operation, Administration and Maintenance) 셀이면 운용유지보수 기능을 처리하고, 응답 OAM 셀을 ADSL 가입자에게 보내준다.If the received cell is an operation, administration and maintenance cell, it processes the operation maintenance function and sends a response OAM cell to the ADSL subscriber.

재어 신호를 통해서는 ADSL 가입자 정합장치 내에 있는 양포트램(DPRAM)을 엑세스 하기 위해 주소 신호 EA1 ∼ EA11, 데이터 신호 ED0 ∼ ED7, 주소 신호가 유효임을 알리는 주소 유효 신호 EAS*, 데이터 신호가 유효임을 알리는 데이터 유효 신호 EDS*, 데이터 읽기와 쓰기를 지정하는 읽기/쓰기 신호 ER*W를 주고 받는다.The Jaar signal indicates that the address signals EA1 to EA11, the data signals ED0 to ED7, and the address valid signal EAS * to indicate that the address signals are valid for accessing the DPRAM in the ADSL subscriber matching device. Send and receive the data valid signal EDS * , the read / write signal ER * W that specifies data read and write.

또한 ADSL 가입자 정합장치(430a∼430f)의 기능 경보신호 FUNA0 ∼ FUNA15, 탈장 경보신호 OFFA0 ∼ OFFA15를 로직 하이(High) 신호로 ADSL 가입자 정합장치로부터 입력받는다.In addition, the function alarm signals FUNA0 to FUNA15 and the hernia alarm signals OFFA0 to OFFA15 of the ADSL subscriber matching devices 430a to 430f are input as a logic high signal from the ADSL subscriber matching device.

탈장 경보신호(Off_Alm)와 기능 경보신호(Fun_Alm)는 경보 취합장치로 로직 하이(High) 신호로 출력해 준다.The hernia alarm signal (Off_Alm) and the function alarm signal (Fun_Alm) are outputted as logic high signals to the alarm collector.

로컬 클럭 분배장치(420)와는 클럭신호 버스를 통하여 모듈 내의 클럭 동기를 맞추기 위한 23.4747㎒의 주클럭과, 송/수신 셀버스의 동기를 맞추기 위한 셀버스 11.7373㎒ 클럭을 공급받는다.The local clock distribution device 420 is supplied with a main clock of 23.4747 MHz for synchronizing clocks in the module and a Cellbus 11.7373 MHz clock for synchronizing transmit / receive cell buses through a clock signal bus.

상기 로컬 클럭 분배장치(420)는 가입자 스위치망 모듈로부터 로컬 교환 서브시스템 동기 신호인 46.9494㎒의 LTSI를 에미터 결합로직(Emitter Coupled Logic, 이하 ECL라 칭함) 레벨로 받아서 클럭 합성 및 분주를 하여 ATM층 처리장치에는 23.4747㎒의 주클럭과 11.7373㎒의 셀버스 클럭을 공급해 주고, 16매의 ADSL 가입자 정합장치에는 23.4747㎒의 주클럭과 11.7373㎒의 셀버스 클럭 및 16.386㎒의 프레임 동기 클럭을 공급해 준다.The local clock distribution device 420 receives a 46.9494MHz LTSI, which is a local switching subsystem synchronization signal, from the subscriber switch network module at an emitter coupled logic level (hereinafter referred to as an ECL) to perform clock synthesis and division, thereby performing ATM synthesis. It supplies the 23.4747MHz main clock and 11.7373MHz cellbus clock to the floor processing unit, and the 16 ADSL subscriber matching unit supplies the 23.4747MHz main clock, 11.7373MHz cellbus clock and 16.386MHz frame synchronization clock. .

또한 탈장 경보신호(Off_Alm)와 기능 경보신호(Fun_Alm)를 경보 취합장치로 로직 하이(High) 신호로 출력해 준다.It also outputs hernia alarm signal (Off_Alm) and function alarm signal (Fun_Alm) as logic high signal to alarm collector.

상기 ADSL 가입자 정합장치(430a∼430f)는 송/수신 셀버스를 통하여 송신셀 16비트 데이터와 송신셀 시작 신호를 ATM층 처리장치로부터 받고, 수신셀 16비트 데이터와 수신셀 시작 신호를 ATM층 처리장치(410)로 보낸다.The ADSL subscriber matching devices 430a to 430f receive the transmitting cell 16-bit data and the transmitting cell start signal from the ATM layer processing apparatus through the transmitting / receiving cell bus, and process the receiving cell 16-bit data and the receiving cell start signal through the ATM layer. To device 410.

또한 셀의 수신을 요청하는 셀수신 요청 신호를 ATM층 처리장치(410)로 보내고, 셀수신 허락 신호를 받는다.In addition, a cell reception request signal for requesting reception of a cell is transmitted to the ATM layer processing apparatus 410, and a cell reception permission signal is received.

제어신호 버스를 통하여서는 양포트램과 정합하기 위해 주소 신호, 주소 유효 신호, 데이터 유효 신호, 읽기/쓰기 신호를 ATM층 처리장치(410)로부터 받고, 데이터 신호를 주고받으며, 또한 기능 경보신호와 탈장 경보신호를 ATM층 처리장치로 보낸다.Receives an address signal, an address valid signal, a data valid signal, and a read / write signal from the ATM layer processing unit 410, transmits and receives a data signal, and also provides a function alarm signal and a hernia to match both ports through a control signal bus. Send an alarm signal to the ATM floor processor.

클럭신호 버스를 통하여서는 로컬 클럭 분배장치(420)로부터 주클럭과 셀버스 클럭 및 프레임 동기 클럭을 공급받는다.The main clock, the cell bus clock, and the frame synchronization clock are supplied from the local clock distribution device 420 through the clock signal bus.

도 3은 본 발명에 따른 도 2의 ADSL 가입자 정합장치 블럭 구성도로서, ATM층 처리장치(410)와는 송/수신 셀버스 및 제어신호 버스를 통하여 연결되고, 로컬 클럭 분배장치(420)와는 클럭신호 버스를 통하여 연결된다.3 is a block diagram of an ADSL subscriber matching device of FIG. 2 according to the present invention, which is connected to an ATM layer processor 410 through a transmit / receive cell bus and a control signal bus, and is clocked with a local clock distribution device 420. It is connected via a signal bus.

먼저 중앙 제어부(507)는 32 비트 프로세서를 구비하여 주소 신호와 각종 제어신호를 생성하고, 데이터 신호를 출력하거나 입력한다.First, the central controller 507 includes a 32-bit processor to generate an address signal and various control signals, and output or input a data signal.

또한 정합장치 내에 클럭을 공급하고 리셋 신호를 생성하여 공급해 주고, 주소 신호와 제어신호들을 조합하여 정합장치 내의 각부에 속한 디바이스 및 레지스터들에 대한 주소를 지정해 주며, 프로그램을 저장하는 롬과 각종 데이터 저장을 위한 램을 구성하여 ADSL 가입자 정합장치 전체를 제어하는 기능을 수행한다.In addition, it supplies the clock in the matching device, generates and supplies the reset signal, and combines the address signal and the control signals to designate the address of the devices and registers belonging to each part in the matching device, and to store the program and various data. It configures RAM for the entire ADSL subscriber matching device.

또한 직렬 입출력 기능을 구비하여 ADSL 가입자로부터 64Kbps 비동기 제어 데이터 또는 640Kbps 고속 동기 제어 데이터를 수신하여 ATM 셀로 변환한 후 로컬 버스를 통하여 시험셀 송신 피포부(508)에 전달해 준다.Also, it has a serial input / output function and receives 64Kbps asynchronous control data or 640Kbps high speed synchronous control data from ADSL subscriber, converts it into ATM cell, and delivers it to the test cell transmission envelope 508 via a local bus.

송신셀 제어부(505)는 로컬 버스에 연결되어 제어신호를 주고받으며, 송/수신셀 정합부로부터 16 비트의 송신셀을 수신하여 8비트 송신셀로 변환한 후 점대점 송신셀인 경우는 바로 4개의 송신셀 피포부로 전달해 주고, 점대 다중점 송신셀인 경우는 가상경로 식별자/가상채널 식별자(Virtual Path Identifier/Virtual Channel Identifier, 이하 VPI/VCI라 칭함) 테이블부(504)의 내용을 읽어서 VPI와 VCI를 변환하여 4개의 송신셀 피포부(503)로 전달해 준다.The transmitting cell control unit 505 is connected to the local bus to send and receive control signals. The transmitting cell control unit 505 receives the 16-bit transmitting cell from the transmitting / receiving cell matching unit and converts the data into an 8-bit transmitting cell. It transmits to the number of transmitting cell packets, and in the case of a point-to-multipoint transmission cell, the contents of the table unit 504 are read by reading the contents of the virtual path identifier / virtual channel identifier (hereinafter, referred to as VPI / VCI). The VCI is converted and transmitted to four transmitting cell envelopes 503.

VPI/VCI 테이블부(504)는 로컬 버스를 통하여 중아 제어부에서 써넣는 점대점 다중점 송신셀의 4개 선로에 대한 VPI와 VCI 변환 테이블을 저장하고 있다.The VPI / VCI table unit 504 stores VPI and VCI conversion tables for four lines of the point-to-point multipoint transmission cell written by the central control unit through the local bus.

송신셀 피포부(503)는 4개로 구성되어 송신셀 제어부(505)에서 입력된 송신셀을 일시 저장하였다가 4개의 ATM 물리층 처리부(501)로 전달해 준다.The transmitting cell packer 503 is composed of four, and temporarily stores the transmitting cell inputted from the transmitting cell controller 505 and transmits the transmitted cell to the four ATM physical layer processing units 501.

ATM 물리층 처리부(501)는 4개로 구성되어 송신셀 피포부(503)에서 받은 병렬 송신셀을 직렬로 변환 및 선택된 가입자의 속도에 따라 2M 또는 6M의 프레임을 형성하여 선로로 송신한다.The ATM physical layer processing unit 501 is composed of four, converts the parallel transmission cell received from the transmission cell packing unit 503 in series and forms a frame of 2M or 6M according to the speed of the selected subscriber and transmits it to the line.

시험셀 수신피포부(502)는 ATM 물리층 처리부(501)로부터 자체 루프백 시험용 시험셀을 수신하여 일시 저장하였다가 로컬 버스를 통하여 중앙 제어부(507)에 전달해 준다.The test cell reception packer 502 receives the test loop cell for its own loopback from the ATM physical layer processor 501 and temporarily stores the test cell for the loopback test.

시험셀 송신피포부(508)는 로컬 버스를 통하여 중앙 제어부(507)에서 생성된 자체 루프백 시험용 시험셀을 일시 저장하거나, 중앙 제어부에서 처리한 ADSL 가입자용 수신셀을 일시 저장하였다가 수신셀 제어부(509)로 전달해 준다.The test cell transmission packer 508 temporarily stores the self-loopback test cell generated by the central control unit 507 through the local bus, or temporarily stores an ADSL subscriber receiving cell processed by the central control unit, 509).

수신셀 제어부(509)는 시험셀 송신피포부(508)에서 입력된 8비트의 수신셀을 분석하고 16비트의 수신셀로 만들어 수신셀 피포부(510)에 전달해 준다.The receiving cell control unit 509 analyzes the 8-bit receiving cell inputted from the test cell transmission packing unit 508 and makes the 16-bit receiving cell and delivers it to the receiving cell packaging unit 510.

수신셀 피포부(510)는 수신셀 제어부(509)로부터 수신된 16비트 수신셀을 일시 저장하였다가 송/수신셀 버스 정합부(512)로 보내준다.The receiving cell receiver 510 temporarily stores the 16-bit receiving cell received from the receiving cell controller 509 and transmits the received 16-bit receiving cell to the transmit / receive cell bus matching unit 512.

송/수신셀 정합부(512)는 자체의 루프백 시험을 할 때는 수신셀 피포부(510)에서 받은 시험셀을 송신셀 제어부(505)로 보내도록 루프백 경로를 형성해 주며, 루프백 시험이 아닌 경우에는 송/수신 셀 버스를 통하여 ATM층 처리장치(410)로부터 송신셀을 받아서 송신셀 제어부(505)로 전달해 주고, 수신셀 피포부(510)로부터 수신셀을 받아서 ATM층 처리장치로 전달해 준다.The transmit / receive cell matching unit 512 forms a loopback path to send the test cell received from the receiving cell encapsulation unit 510 to the transmitting cell control unit 505 when the loopback test is performed. The transmission cell is received from the ATM layer processing apparatus 410 through the transmission / reception cell bus and transmitted to the transmission cell control unit 505, and the reception cell is received from the reception cell encapsulation unit 510 and transferred to the ATM layer processing apparatus.

제어신호 정합부(511)는 제어신호 버스를 통하여 ATM충 처리장치(410)와 연결되고, 양포트램을 구성하여 주소 신호와 제어신호를 받고, 데이터 신호를 주고받으며 ATM층 처리장치(410)와 산호 통신할 수 있으며, 기능 정보 신호와 탈장 경보신호를 ATM층 처리장치로 전달해 준다.The control signal matching unit 511 is connected to the ATM charging processor 410 through a control signal bus, and configures both ports RAM to receive an address signal and a control signal, and to exchange data signals with the ATM layer processor 410. Coral communication is available, and the function information signal and hernia alarm signal are transmitted to the ATM layer processing unit.

클럭신호 정합부(506)는 클럭신호 버스를 통하여 로컬 클럭 분배장치(420)로부터 23.4747㎒의 주클럭과 11.7373㎒의 셀버스 클럭 및 16.384㎒ 프레임 동기 클럭을 ECL 레벨로 공급받아서 트랜지스터 트랜지스터 논리(Transistor Transistor Logic, 이하 TTL라 칭함) 레벨로 변환하여 각부에 공급해 준다.The clock signal matching unit 506 receives the main clock of 23.4747 MHz, the cell bus clock of 11.7373 MHz and the frame synchronization clock of 16.384 MHz at the ECL level from the local clock distributor 420 through the clock signal bus. Transistor Logic (hereinafter referred to as TTL) level is converted and supplied to each part.

상술한 바와 같이 본 발명은, ATM 교환시스템에서 유지보수 제어모듈의 제어를 받고, ADSL 가입자 정합모듈 당 64 ADSL 가입자를 접속할 수 있으며, 원거리의 ADSL 가입자에게 고속의 ATM 데이터 서비스를 제공할 수 있는 효과가 있다.As described above, the present invention, under the control of the maintenance control module in the ATM switching system, can be connected to 64 ADSL subscribers per ADSL subscriber matching module, it is possible to provide a high-speed ATM data service to remote ADSL subscribers There is.

Claims (2)

비동기 전송모드(ATM) 교환시스템의 비대칭 디지털 가입자 회선(ADSL) 가입자 정합모듈에 있어서,An asymmetric digital subscriber line (ADSL) subscriber matching module in an asynchronous transmission mode (ATM) switching system, 상호모듈 인터페이스(IMI)를 통해 가입자 스위치망 모듈과 접속되고, 송/수신 셀버스 및 제어신호 버스를 통하여 ADSL 가입자 정합장치와 접속되어 송수신되는 ATM 셀의 ATM층 기능을 처리하는 ATM층 처리장치와;An ATM layer processor for processing the ATM layer function of an ATM cell connected to a subscriber switch network module through an intermodule interface (IMI) and connected to an ADSL subscriber matching device through a transmit / receive cell bus and a control signal bus; ; 상기 가입자 스위치망 모듈로부터 에미터 결합로직(ECL) 레벨의 동기 클럭을 받아서 합성 및 분주하여 모듈 내에 공급해 주는 로컬 클럭 분배장치와;A local clock distribution device which receives an synchronous clock of emitter coupled logic (ECL) level from the subscriber switch network module, synthesizes, divides and supplies the synchronous clock into the module; 상기 ADSL 가입자를 정합시켜 주는 ADSL 가입자 정합장치로 이루어진 것을 특징으로 하는 비대칭 디지털 가입자 회선(ADSL) 가입자 정합모듈.And an ADSL subscriber matching device for matching the ADSL subscribers. 제 1 항에 있어서, 상기 ADSL 가입자 정합장치는The method of claim 1, wherein the ADSL subscriber matching device ATM층 처리장치 및 로컬 클럭 분배장치와 연결되어, 클럭 및 리셋 신호를 공급하고 32비트 프로세서 및 메모리를 구비하여 주소를 지정해 주고 정합장치 전체를 제어하며, 가입자로부터 64Kbps 비동기 제어 데이터와 640Kbps 동기 제어 데이터를 수신하여 처리해 주는 중앙 제어부와;Connected to ATM layer processor and local clock distribution unit, it provides clock and reset signals, has 32-bit processor and memory to address, control the entire matching device, 64Kbps asynchronous control data and 640Kbps synchronous control data from subscriber A central control unit for receiving and processing the received; 16비트 송신셀을 수신하여 8비트로 변환한 후 점대점 송신일 경우 바로 출력하고, 점대 다중점 송신일 경우는 가상경로 식별자(VPI)와 가상채널 식별자(VCI)를 변환하여 출력해 주는 송신셀 제어부와;A transmission cell control unit for receiving the 16-bit transmission cell and converting the data into 8 bits and immediately outputting the point-to-point transmission, and converting and outputting a virtual path identifier (VPI) and a virtual channel identifier (VCI) in the case of point-to-multipoint transmission; 점대 다중점 송신셀일 경우 변환할 VPI와 VCI 테이블을 가지고 있는 VPI/VCI 테이블부와;A VPI / VCI table unit having a VPI and VCI table to be converted in case of a point-to-multipoint transmission cell; 상기 송신셀을 일시 저장하는 송신셀 피포부와;A transmitting cell collecting unit for temporarily storing the transmitting cell; 병렬로 입력된 송신셀을 직렬로 변환 및 선택된 가입자의 속도에 따라 2M 또는 6M의 프레임을 형성하여 선로로 송신하는 ATM 물리층 처리부와;An ATM physical layer processor converting serially inputted transmission cells in series and forming a frame of 2M or 6M according to the speed of a selected subscriber and transmitting the same by a line; 수신한 시험셀을 일시 저장하는 시험셀 수신피포부와;A test cell receiving envelope for temporarily storing the received test cells; 송신할 시험셀이나 상기 중앙 제어부로부터 수신한 셀을 일시 저장하는 시험셀 송신피포부와;A test cell transmission packer for temporarily storing a test cell to be transmitted or a cell received from the central control unit; 8비트로 입력된 수신셀을 분석하고, 16비트로 변환하여 출력하는 수신셀 제어부와;A receiving cell controller for analyzing a receiving cell inputted with 8 bits, converting the received cell into 16 bits, and outputting the converted data; 수신셀을 일시 저장하는 수신셀 피포부와;A reception cell encapsulation unit temporarily storing the reception cell; 송/수신셀의 루프백 경로를 형성해 주거나 송/수신 셀버스에 정합해 주는 송/수신 셀버스 정합부와;A transmit / receive cell bus matching unit forming a loopback path of the transmit / receive cell or matching the transmit / receive cell bus; 양포트램 정합 및 기능 정보 신호와 탈장 경보신호의 정합을 수행하는 제어신호 버스 정합부와;A control signal bus matching unit for performing both port ram matching and matching of the function information signal and the hernia alarm signal; 에미터 결합로직(ECL) 레벨 클럭신호를 수신하여 트랜지스터 트랜지스터 로직(TTL) 레벨로 변환하여 공급해 주는 클럭신호 정합부로 구성된 것을 특징으로 하는 비대칭 디지털 가입자 회선(ADSL) 가입자 정합모듈.An asymmetric digital subscriber line (ADSL) subscriber matching module comprising a clock signal matching section for receiving an emitter coupled logic (ECL) level clock signal and converting it to a transistor transistor logic (TTL) level.
KR1019970037970A 1997-08-08 1997-08-08 Asymmetric digital subscriber line subcriber interface module KR100261288B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970037970A KR100261288B1 (en) 1997-08-08 1997-08-08 Asymmetric digital subscriber line subcriber interface module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970037970A KR100261288B1 (en) 1997-08-08 1997-08-08 Asymmetric digital subscriber line subcriber interface module

Publications (2)

Publication Number Publication Date
KR19990015700A KR19990015700A (en) 1999-03-05
KR100261288B1 true KR100261288B1 (en) 2000-07-01

Family

ID=19517135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970037970A KR100261288B1 (en) 1997-08-08 1997-08-08 Asymmetric digital subscriber line subcriber interface module

Country Status (1)

Country Link
KR (1) KR100261288B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100402534B1 (en) * 1999-07-14 2003-10-22 엘지전자 주식회사 Apparatus of Interfacing Asymmetric Digital Subscriber Line Subscribers in the Asynchronous Transfer Mode Multiplex System

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100300355B1 (en) * 1999-07-26 2001-11-01 윤종용 Subscriber interface apparatus of atm exchange system and operating method therefor
KR100327161B1 (en) * 1999-10-25 2002-03-13 서평원 apparatus for ADSL subscriber matching in switching system
KR100490262B1 (en) * 2000-11-07 2005-05-17 엘지전자 주식회사 Testing method for asyncronous transfer mode adaptation layer chip

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100402534B1 (en) * 1999-07-14 2003-10-22 엘지전자 주식회사 Apparatus of Interfacing Asymmetric Digital Subscriber Line Subscribers in the Asynchronous Transfer Mode Multiplex System

Also Published As

Publication number Publication date
KR19990015700A (en) 1999-03-05

Similar Documents

Publication Publication Date Title
EP1045557B1 (en) ATM switching system
KR100261288B1 (en) Asymmetric digital subscriber line subcriber interface module
KR100306742B1 (en) Asymmetric Digital Subscriber Line Subscriber Processing Unit in Asynchronous Transfer Mode Switch
KR100366999B1 (en) ADSL Subscriber Multiplexing interface for ATM Switching System
KR100233241B1 (en) Hdsl interface apparatus in atm switching system
KR100337639B1 (en) ATM interface module for the base station controller in IMT-2000 network
KR100233257B1 (en) Adsl processing system in atm switching system
KR100284004B1 (en) Host Digital Terminal in Demand-Density Optical Subscriber Transmitter
KR20000073138A (en) compound ATM subscriber matching appratus
KR100353866B1 (en) Atm cell multiplexing equipment of dsl subscriber multiplexing interface module
KR100256675B1 (en) Atm
KR100252499B1 (en) Bus size control circuit in frame relay subscriber board of atm switch
KR100237883B1 (en) Efficient method for cell routing in atm vp cross connector using the method
KR100252500B1 (en) Bus arbitration circuit in frame relay subscriber board of atm switch
KR100194607B1 (en) PSTN interlock ATM switch matching device
KR0153933B1 (en) Cell assembling/disassembling apparatus for constant rate service
KR100219214B1 (en) Apparatus for interfacing atm cells to switch network in an atm exchange
KR100310292B1 (en) Apparatus For Processing Multi-rate Symmetric Digital Subscriber Line
Papadopoulos et al. A real-time test-bed for prototyping cell-based communication networks
KR100372876B1 (en) Apparatus And Method For Subscriber Interface Of STM-4C Grade
KR100219213B1 (en) A physical layer processing apparatus for interfacing medium speed subscriber to atm switch
KR100233679B1 (en) An apparatus for interfacing medium speed subscriber to atm switch
KR19990004964A (en) Frame Relay Subscriber Matching Device in ATM Switching System
KR960014692B1 (en) Asynchronous transfer mode cell router
Chiarottino et al. National research project for the realisation of an ATM test-bed in Italy

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050331

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee