KR100260852B1

KR100260852B1 - 고수율액정디스플레이용구동장치

Info

Publication number: KR100260852B1
Application number: KR1019970049023A
Authority: KR
Inventors: 마쯔다고헤이
Original assignee: 가네꼬 히사시; 닛본 덴기 가부시끼가이샤
Priority date: 1996-09-27
Filing date: 1997-09-26
Publication date: 2000-07-01
Also published as: TW338149B; US6104366A; KR19980025020A; JPH10105122A

Abstract

구동 장치는 표시 데이타 신호에 따라 액정 디스플레이를 구동한다. 시프트 레지스터 회로는 클럭 신호에 동기하여 제1 내지 제N 시프트 출력단들로부터 제1 내지 제N 제어 신호들을 각각 생성한다 (여기서, N은 1보다 큰 자연수). 제1 내지 제N 출력 회로는 제1 내지 제N 제어 신호들에 각각 동기하여 표시 데이타 신호에 대응하는 제1 내지 제N 계조 전압들을 생성한다. 예비 출력 회로는 예비 제어 신호에 동기하여 표시 데이타 신호에 대응하는 예비 계조 신호들을 생성한다. 접속 회로는 제n 출력 회로에 결함이 발생한 경우 예비 출력 회로를 제n 출력 회로 대에 제n 시프트 출력단에 접속시킨다 (여기서, n은 1내지 N인 변수). 접속 회로는 예비 출력 회로에 제n 제어 신호를 예비 제어 신호로서 공급하여 예비 계조 전압을 제n 계조 전압으로서 생성한다.

Description

고수율 액정 디스플레이용 구동 장치{Driving Device for Liquid Crystal Display with a High Yield}

본 발명은 액정 디스플레이를 구동하기 위한 구동 장치에 관한 것으로서, 보다 상세하게는 제조 수율이 높은 액정 디스플레이용 구동 장치에 관한 것이다.

일반적으로, 액정 디스플레이 구동 장치는 서로 직렬 접속된 반도체 집적 회로들로 구성된다. 당해 분야에 공지된 바와 같이, 종래의 구동 장치는 액정 디스플레이를 구동하는 데 각각 사용되는 복수의 출력 신호를 생성한다. 출력 신호들은 서로 다른 출력 전압을 가질 수 있다. 각각의 출력 전압은 계조 전압(gradation voltage)으로 명명될 수 있다.

그러나, 후에 설명되는 바와 같이, 반도체 집적 회로들을 사용하여 종래의 구동 장치를 제조하는 경우에는 수율이 감소하는 문제점이 있다.

따라서, 본 발명의 목적은 고수율로 제조 가능한 액정 디스플레이용 구동 장치를 제공하는 데 있다.

본 발명의 다른 목적들은 설명이 진행됨에 따라 명백해질 것이다.

본 발명의 요지를 설명하면서 구동 장치는 표시 데이타 신호에 따라 액정 디스플레이를 구동한다는 것을 이해할 수 있다.

본 발명에 따르면, 구동 장치는 (A) 레지스터 입력단, 레지스터 출력단 및 제1 내지 제N 시프트 출력단들 (N은 1보다 큰 자연수)을 구비하고, 상기 레지스터 입력단에서 시작 신호를 공급받아 클럭 신호에 따라 상기 시작 신호를 시프트하여 상기 레지스터 출력단으로부터 표시의 시작을 나타내는 시프트된 시작 신호를 생성하며, 상기 클럭 신호에 동기하여 상기 제1 내지 제N 시프트 출력단들로부터 각각 제1 내지 제N 제어 신호들을 생성하는 시프트 레지스터 수단, (B) 상기 제1 내지 제N 시프트 출력단들에 각각 접속되어 상기 제1 내지 제N 제어 신호들에 동기하여 상기 표시 데이타 신호에 대응하는 제1 내지 제N 계조 전압들을 생성하는 제1 내지 제N 출력 수단, (C) 예비 제어 신호에 동기하여 상기 표시 데이타 신호에 대응하는 예비 계조 전압을 생성하는 예비 출력 수단, 및 (D) 제n 출력 수단이 고장난 경우 상기 예비 출력 수단을 제n 출력 수단 대신에 제n 시프트 출력단에 접속시키며, 상기 예비 출력 수단에 제n 제어 신호를 상기 예비 제어 신호로서 공급하여 제n 계조 전압으로서 상기 예비 계조 전압을 생성하는 접속 수단 (n은 1 내지 N인 변수)을 포함한다.

도 1은 종래의 액정 디스플레이용 구동 장치의 블록도.

도 2는 본 발명의 바람직한 실시예에 따른 액정 디스플레이용 구동 장치의 블록도.

도 3은 도 2에 도시된 스위치를 설명하기 위한 도면.

도 4는 도 2에 도시된 스위치를 설명하기 위한 도면.

도 5는 제1 및 제3 트리밍부의 예를 설명하기 위한 평면도.

도 6은 제2 및 제4 트리밍부의 제1 예를 설명하기 위한 평면도.

도 7은 도 6의 A-A' 라인을 따른 단면도.

도 8은 제2 및 제4 트리밍부의 제2 예를 설명하기 위한 평면도.

도 9는 제2 및 제4 트리밍부의 제3 예를 설명하기 위한 평면도.

<도면의 주요 부분에 대한 부호의 설명>

1 : 클럭 입력단

2 : 레지스터 입력단

3 : 레지스터 출력단

4 : 표시 신호 입력단

5 : 래치 신호 입력단

6 : 계조 전압 입력단

7 : 출력단

10 : 시프트 레지스터

11 : 플립 플롭

20 : 출력부

21 : 데이타 레지스터

22 : 래치 회로

23 : D/A 컨버터

24 : 증폭 회로

30 : 예비 출력부

41, 42 : 스위칭부

43, 44, 45, 46 : 트리밍부

51, 73 : 폴리실리콘층

52, 61, 71, 81 : 반도체 기판

53, 55, 63, 72, 74, 76, 82, 84 : 절연층

54, 67 : 알루미늄 배선

62 : 확산층

64 : 게이트 산화층

65, 75, 83, 85 : 알루미늄층

100, 200 : 구동 장치

본 발명의 이해를 돕기 위하여 먼저, 도 1을 참조하여 종래의 액정 디스플레이용 구동 장치가 설명된다. 도시된 구동 장치(100)는 서로 직렬로 접속된 제1 내지 제N 플립-플롭들(11-1 내지 11-N)(N은 1보다 큰 자연수)을 구비한 시프트 레지스터(10)를 포함한다. 제1 내지 제N 플립-플롭들(11-1 내지 11-N)은 서로 구조가 유사한 제1 내지 제N 출력부들(20-1 내지 20-N)에 접속되어 있다. 보다 상세하게는, 제1 내지 제N 출력부들(20-1 내지 20-N) 각각은 데이타 레지스터(21), 래치 회로(22), 디지탈-아날로그(D/A) 컨버터(23), 및 증폭기 회로(24)를 포함한다.

제1 내지 제N 플립-플롭들(11-1 내지 11-N) 각각은 클럭 신호를 공급받는 클럭 입력단에 접속되어 있다. 제1 플립 플롭(11-1)은 시작 신호를 공급받는 레지스터 입력단(2)에 접속되어 있다. 제N 플립 플롭(11-N)은 레지스터 출력단(3)에 접속되어 있다.

전술한 바와 같이, 제1 내지 제N 출력부들(20-1 내지 20-N) 각각은 데이타 레지스터(21), 래치 회로(22), D/A 컨버터(23), 및 증폭기 회로(24)를 포함한다. 데이타 레지스터(21)는 제n 출력부(20-n)의 제n 플립 플롭(11-n) 및 표시 신호 입력단(4)에 접속되어 있다 (n은 1 내지 N인 변수). 래치 회로(22)는 데이타 레지스터(21) 및 래치 신호 입력단(5)에 접속되어 있다. D/A 컨버터(23)는 래치 회로(22) 및 계조 전압 입력단(6)에 접속되어 있다. 증폭기 회로(24)는 D/A 컨버터(23) 및 제n 출력단(7-n)에 접속되어 있다.

표시 신호 입력단(4)은 표시 데이타 신호를 공급받는다. 제1 내지 제N 플립-플롭들(11-1 내지 11-N)은 표시 데이타 신호에 동기하여 클럭 입력단(1)으로부터 클럭 신호를 공급받는다. 또한, 레지스터 입력단(2)으로부터 제1 플립 플롭(11-1)으로 시작 신호가 공급된다. 시작 신호는 클럭 신호에 동기하여 제1 플립 플롭(11-1)에서 제N 플립 플롭(11-N)으로 시프트된다. 제1 내지 제N 플립-플롭들(11-1 내지 11-N)은 제1 내지 제N 출력부들(20-1 내지 20-N)에 제1 내지 제N 제어 신호들을 공급하는데, 이 신호들 각각은 데이타 레지스터(21)에서 표시 데이타 신호를 취하기 위해 사용된다. 즉, 시프트 레지스터(10)는 제1 내지 제N 시프트 출력단들을 구비하고 있다. 시프트 레지스터(10)는 제1 내지 제N 시프트 출력단들(11-1 내지 11-N) 각각으로부터 제1 내지 제N 제어 신호들을 생성한다. 제N 플립 플롭(11-N)은 레지스터 출력단(3)에 직렬로 접속된 구동 유닛(도시되지 않음)에 공급되는 시프트 시작 신호를 생성한다.

제n 출력부(20-n)에 있어서, 표시 데이타 신호는 데이타 레지스터(21)에서 제n 제어 신호에 동기하여 제n 레지스터 신호로서 취해진다. 즉, 제1 내지 제N 출력부들(20-1 내지 20-N)은 제1 내지 제N 제어 신호들 각각에 동기하여 표시 데이타 신호를 취한다.

제n 출력부(20-n)에 있어서, 제n 레지스터 신호는 래치 입력단(5)에 공급된 래치 신호에 동기하여 래치 회로(22)에서 제n 래치 데이타 신호로서 래치된다. 제n 래치 데이타 신호는 D/A 컨버터(23)로 공급된다. D/A 컨버터(23)는 제n 래치 데이타 신호에 대응하는 제n 계조 전압을 생성한다. 제n 계조 전압은 제n 증폭 전압으로 증폭된다. 전술한 설명으로부터 쉽게 이해할 수 있는 바와 같이, 제1 내지 제N 출력부들(20-1 내지 20-N)은 제1 내지 제N 계조 출력단들(7-1 내지 7-N) 각각으로부터 출력되는 제1 내지 제N 증폭 전압들을 생성한다. 제1 내지 제N 증폭 전압들은 서로 다를 수 있다. 또한, 제1 내지 제N 증폭 전압들은 서로 동일할 수도 있다.

그런데, 자연수 N이 증가하고 계조도가 커짐에 따라 구동 장치가 반도체 집적 회로로 제조되는 경우에는 칩 수율이 감소한다. 더욱 상세하게는, 구동 장치가 310개의 출력과 64개의 계조를 갖는 경우, 칩 수율은 시험시에 85%가 된다. 도 1에 도시된 구동 장치에서는 고수율을 확보하기 어렵다. 보다 상세하게는, 구동 장치가 반도체 칩으로 제조되는 경우, D/A 컨버터들 중 하나에 거의 결함이 발생한다.

도 2를 참조하여, 본 발명의 바람직한 실시예에 따른 액정 디스플레이용 구동 장치에 대한 설명이 이루어진다. 도시된 구동 장치는 구조면에서 도 1에 도시된 구동 장치(100)와 다르며, 따라서 도면 부호가 200으로 새롭게 표시된다. 구동 장치(200)는 유사한 도면 부호들로 표시되고 유사한 신호들로 동작하는 유사한 부품들을 포함한다.

구동 장치(200)는 또한 제1 내지 제M 예비 출력부들(30-1 내지 30-M)과 제1 및 제2 스위칭부들(41 및 42)을 포함한다 (M은 N보다 작은 자연수). 제1 내지 제M 예비 출력부들(30-1 내지 30-M) 각각은 기능면에서 제1 내지 제N 출력부들(20-1 내지 20-N)과 유사하다.

제1 내지 제N 출력부들(20-1 내지 20-N)은 제1 내지 제M 그룹들로 그룹화된다. 제1 내지 제M 그룹들 각각은 소정의 오름차순 번호를 가진 출력부들을 포함하며, 제1 내지 제M 예비 출력부들(30-1 내지 30-M) 중 하나를 포함한다. 도시된 예에서, 소정의 번호는 4이다. 제1 그룹은 제1 내지 제4 출력부들(20-1 내지 20-4)과 제1 예비 출력부(30-1)를 포함한다. 제M 그룹은 제(N-3) 내지 제N 출력부들(20-(N-3) 내지 20-N)과 제M 예비 출력부(30-M)를 포함한다. 제1 내지 제M 그룹들 각각에서, 예비 출력부는 도 2에 도시된 바와 같이 출력부들 사이에 배치되어 있다.

제1 스위칭부(41)는 제1 내지 제4 주 스위치들(41a 내지 41d)을 각각 구비한 제1 내지 제M 주 스위칭 유닛들(41-1 내지 41-M)을 포함한다. 제2 스위칭부(42)는 제1 내지 제4 보조 스위치들(42a 내지 42d)을 각각 구비한 제1 내지 제M 보조 스위칭 유닛들(42-1 내지 42-M)을 포함한다.

이제, 제1 주 스위칭 유닛(41-1)에 주목한다. 제1 내지 제4 주 스위치들(41a 내지 41-d) 각각은 주 입력단과 제1 및 제2 주 출력단들을 구비하고 있다. 제1 내지 제4 주 스위치들(41a 내지 41d)은, 주 입력단이 각각 제1 내지 제4 플립 플롭들(11-1 내지 11-4)에 접속되어 있다. 제1 내지 제4 주 스위치들(41a 내지 41d)은 제1 주 출력단이 각각 제1 내지 제4 출력부들(20-1 내지 20-4)에 접속되어 있다. 제1 내지 제4 주 스위치들(41a 내지 41d) 각각은, 제2 주 출력단들이 제1 예비 출력부(30-1)에 접속되어 있다.

제1 내지 제4 보조 스위치들(42a 내지 42d) 각각은 제1 및 제2 보조 입력단들과 보조 출력단을 구비하고 있다. 제1 내지 제4 보조 스위치들(42a 내지 42d)은 제1 보조 입력단이 각각 제1 내지 제4 출력부들(20-1 내지 20-4)에 접속되어 있다. 제1 내지 제4 보조 스위치들(42a 내지 42d) 각각은 제2 보조 입력단이 제1 예비 출력단(30-1)에 접속되어 있다. 제1 내지 제4 보조 스위치들(42a 내지 42d)은 보조 출력단들이 각각 제1 내지 제4 출력단들(7-1 내지 7-4)에 접속되어 있다.

전술한 설명으로부터 쉽게 이해할 수 있는 바와 같이, 제M 주 스위칭 유닛(41-M)에서 제1 내지 제4 주 스위치들(41a 내지 41d)은 각각 제(N-3) 내지 제N 플립 플롭들(11-(N-3) 내지 11-N)에 접속되어 있다. 제1 내지 제4 주 스위치들(41a 내지 41d)은 제M 스위칭 유닛(41-M)에서 각각 제(N-3) 내지 제N 출력부들(20-(N-3) 내지 20-N)에 접속되어 있다. 제1 내지 제4 주 스위치들(41a 내지 41d) 각각은 제M 주 스위칭 유닛(41-M)에서 제M 예비 출력부(30-M)에 접속되어 있다. 제M 보조 스위칭 유닛(42-M)에서, 제1 내지 제4 보조 스위치들(42a 내지 42d)은 각각은 제(N-3) 내지 제N 출력부들(20-(N-3) 내지 20-N)에 접속되어 있다. 제1 내지 제4 보조 스위치들(42a 내지 42d) 각각은 제M 주 스위칭 유닛(41-M)에서 제M 예비 출력부(30-M)에 접속되어 있다. 제M 주 스위칭 유닛(41-M)에서 제1 내지 제4 보조 스위치들(42a 내지 42d)은 각각 제(N-3) 내지 제N 출력단들(7-(N-3) 내지 7-N)에 접속되어 있다.

도 3을 참조하면, 제1 내지 제4 주 스위치들(41a 내지 41d)은 구조면에서 서로 유사하다. 이제, 제1 주 스위치(41a)를 주목한다. 제1 주 스위치(41a)는 제1 및 제2 트리밍부들(43, 44)을 포함한다. 제1 트리밍부(43)는 주 입력단(C)과 제1 주 출력단(Y1) 사이에 배치되어 있다. 제2 트리밍부(44)는 주 입력단(C)과 제2 주 출력단(Y2) 사이에 배치되어 있다. 제1 주 스위치(41a)로 에너지 빔이 조사될 때, 제1 트리밍부(43)는 주 입력단(C)을 제1 주 출력단(Y1)에서 분리시킨다. 한편, 제2 트리밍부(44)는 주 입력단(C)을 제2 주 출력단(Y2)에 접속시킨다.

도 4를 참조하면, 제1 내지 제4 보조 스위치들(42a 내지 42d)은 구조면에서 서로 유사하다. 이제, 제1 보조 스위치(42a)를 주목한다. 제1 보조 스위치(42a)는 제3 및 제4 트리밍부들(45 및 46)을 포함한다. 제3 트리밍부(45)는 제1 보조 입력단(C1)과 보조 출력단(Y) 사이에 배치되어 있다. 제4 트리밍부(46)는 제2 보조 입력단(C2)과 보조 출력단(Y) 사이에 배치되어 있다. 제1 보조 스위치(42a)에 에너지 빔이 조사될 때, 제3 트리밍부(45)는 제1 보조 입력단(C1)을 보조 출력단(Y)에서 분리시킨다. 한편, 제4 트리밍부(46)는 제2 보조 입력단(C2)을 보조 출력단(Y)에 접속시킨다.

도 5를 참조하면, 제1 및 제3 트리밍부들(43, 45) 각각은 반도체 집적 회로 상에 형성된다. 제1 트리밍부(43)는 구조면에서 제3 트리밍부(45)와 유사하다. 도 5에서, 폴리실리콘층(51)이 트리밍부로서 사용된다. 도시된 예에서, 제1 절연층(53)이 반도체 기판(52) 상에 형성된다. 폴리실리콘층(51)은 제1 절연층(53) 상에 형성된다. 제1 및 제2 알루미늄 배선들(54a 및 54b)이 제1 절연층(53) 상에 형성되어 폴리실리콘층(51)에 접속된다. 제1 및 제2 알루미늄 배선들(54a 및 54b)은 각각 스위치 입력 및 출력단들에 접속될 수 있다. 제2 절연층(55)이 폴리실리콘층(51)과 제1 및 제2 알루미늄 배선들(54a 및 54b) 상에 형성된다. 제2 절연층(55)을 통해 폴리실리콘층(51)에 레이저 빔이 조사될 때, 폴리실리콘층(51)은 불연속 상태가 된다.

도 6과 도 7을 참조하면, 제2 및 제4 트리밍부들(44 및 46) 각각은 반도체 집적 회로 상에 형성된다. 제2 트리밍부(44)는 구조면에서 제4 트리밍부(46)와 유사하다. N⁺형 확산층(62)이 P형 반도체 기판(61) 상에 제1 도전체층으로 형성된다. 제1 절연층(63)이 확산층(62) 상에 형성된 후, 제1 절연층(63) 대신에 확산층(62) 상의 트리밍부의 위치에 게이트 산화층(64)이 형성된다. 게이트 산화층(64) 상에 알루미늄층(65)이 제2 도전체층으로서 형성된다. 알루미늄층(65) 상에 제2 절연층(66)이 형성된다. 확산층(62)은 알루미늄 배선(67)에 전기적으로 접속된다. 제2 절연층(66)을 통해 게이트 산화층(64)에 레이저 빔이 조사될 때, 게이트 산화층(64)은 확산층(62)이 알루미늄층(65)에 용접되도록 용융된다. 결과적으로, 확산층(62)은 알루미늄층(65)에 전기적으로 접속된다.

도 8을 참조하여, 다른 예가 제2 및 제4 트리밍부들(44 및 46) 각각과 관련하여 설명된다. 제1 절연층(72), 폴리실리콘층(73), 제2 절연층(74), 알루미늄층(75), 및 제3 절연층(76)이 이러한 순서대로 반도체 기판(71) 상의 트리밍부의 위치에 형성된다. 폴리실리콘층(73)은 제1 도전체층으로서 형성된다. 알루미늄층(75)은 제2 도전체층으로 사용된다. 제3 절연층(76) 상에 레이저 빔이 조사될 때, 제2 절연층(74)은 알루미늄층(75)이 폴리실리콘층(73)에 용접되도록 용융된다. 결과적으로, 폴리실리콘층은 알루미늄층(73)에 전기적으로 접속된다.

도 9를 참조하여, 또 다른 예가 제2 및 제4 트리밍부들(44 및 46) 각각에 관련하여 설명된다. 제1 절연층(82), 제1 알루미늄층(83), 제2 절연층(84), 제2 알루미늄층(85), 및 제3 절연층(86)이 이러한 순서대로 반도체 기판(81) 상의 트리밍부의 위치에 형성된다. 제1 알루미늄층(83)은 제1 도전체층으로서 사용된다. 제2 알루미늄층(85)은 제2 도전체층으로서 사용된다. 제3 절연층(86) 상에 레이저 빔이 조사될 때, 제2 절연층은 제1 알루미늄층(83)이 제2 알루미늄층(85)에 용접되도록 용융된다. 결과적으로, 제1 알루미늄층(83)은 제2 알루미늄층(85)에 전기적으로 접속된다.

도 2, 도 3, 및 도 4를 다시 참조하여, 제2 출력부(20-2)에 결함이 발생한 것으로 가정한다. 레이저 빔은 제1 주 스위칭 유닛(41-1) 내의 제2 주 스위치(41b)로 조사된다. 또한, 레이저 빔은 제1 보조 스위칭 유닛(42-1) 내의 제2 보조 스위치(42b)에 조사된다. 결과적으로, 제1 및 제3 트리밍부들(43 및 45) 각각은 불연속 상태가 된다. 제2 및 제4 트리밍부들(44 및 46) 각각은 연속 상태가 된다. 따라서, 제1 주 스위칭 유닛(41-1)의 제2 주 스위치(41b)는 제2 플립 플롭(11-2)을 제2 출력부(20-2) 대신에 제1 예비 출력부(30-1)에 접속시킨다. 제1 보조 스위칭 유닛(42-1)의 제2 보조 스위치(42b)는 제2 출력단(7-2)을 제2 출력부(20-2) 대신에 제1 예비 출력부(30-1)에 접속시킨다.

구동 장치가 384개의 출력을 갖는 것으로 가정한다. 즉, 자연수 N은 384인 것으로 가정한다. 또한, 반도체 집적 회로의 제조 중에 출력부들 중 어느 하나에 결함이 발생한 것으로 가정한다. 예비 출력부를 구비하지 않은 종래의 구동 장치에서 수율이 80%일 때, 출력부들 중 하나에서 결함이 발생하는 경우 시뮬레이션에 따르면 결함 부분은 약 17%가 된다. 따라서, 결함 출력부 대신에 예비 출력부가 사용될 때 수율은 17% 증가한다. 보다 상세하게는, 자연수 N은 384와 같고 자연수 M은 4와 같은 것으로 가정한다. 출력부들 중 하나는 각 그룹에서 결함이 발생하고, 예비 출력부는 결함 출력부로서 사용된다. 칩 크기가 약 1% 증가할 경우에도, 수율은 15% 증가하게 된다.

본 발명은 바람직한 실시예와 관련하여 설명되었지만, 당해 분야의 전문가들은 본 발명을 쉽게 각종의 다른 방식으로 실시할 수 있을 것이다.

따라서, 본 발명에 따르면, 액정 디스플레이용 구동 장치의 제조 수율이 향상된다.

Claims

표시 데이타 신호에 따라 액정 디스플레이를 구동하기 위한 구동 장치에 있어서,

레지스터 입력단, 레지스터 출력단, 및 제1 내지 제N 시프트 출력단들 (여기서, N은 1보다 큰 자연수)을 구비하고, 상기 레지스터 입력단에서 시작 신호를 공급받아 클럭 신호에 따라 상기 시작 신호를 시프트하여 상기 레지스터 출력단으로부터 표시의 시작을 나타내는 시프트된 시작 신호를 생성하며, 상기 클럭 신호에 동기하여 상기 제1 내지 제N 시프트 출력단들로부터 각각 제1 내지 제N 제어 신호들을 생성하는 시프트 레지스터 수단;

서로 유사한 기능을 갖고, 상기 제1 내지 제N 시프트 출력단들에 각각 접속되어 상기 제1 내지 제N 제어 신호들에 각각 동기하여 상기 표시 데이타 신호에 대응하는 제1 내지 제N 계조 전압들을 생성하는 제1 내지 제N 출력 수단들;

상기 제1 내지 제N 출력 수단 각각과 유사한 기능을 갖고, 예비 제어 신호에 동기하여 상기 표시 데이타 신호에 대응하는 예비 계조 전압을 생성하는 예비 출력 수단; 및

상기 제n 출력 수단이 고장난 경우 상기 예비 출력 수단을 상기 제n 출력 수단 대신에 제n 시프트 출력단에 접속시키며 (여기서, n은 1 내지 N인 변수), 상기 예비 출력 수단에 상기 예비 제어 신호로서 제n 제어 신호를 공급하여 상기 예비 계조 전압을 제n 계조 전압으로서 생성하는 접속 수단

을 포함하는 것을 특징으로 하는 액정 디스플레이용 구동 장치.
제1항에 있어서, 상기 시프트 레지스터 수단은 제1 내지 제N 플립-플롭들을 포함하되, 상기 제1 내지 제N 플립 플롭들은 상기 제1 플립 플롭이 상기 시작 신호를 공급받는 경우에 상기 클럭 신호에 동기하여 상기 제1 내지 제N 시프트 출력단들에 상기 제1 내지 제N 제어 신호들을 각각 공급하며, 상기 제N 플립 플롭은 상기 클럭 신호에 동기하여 상기 레지스터 출력단에 상기 시프트된 시작 신호를 공급하는 것을 특징으로 하는 액정 디스플레이용 구동 장치.
제2항에 있어서, 상기 제1 내지 제N 계조 전압들을 각각 출력하기 위한 제1 내지 제N 계조 출력단들을 더 포함하며, 상기 접속 수단은

상기 제n 출력 수단이 고장난 경우, 상기 예비 출력 수단을 상기 제n 출력 수단 대신에 상기 제n 시프트 출력단에 접속시키기 위한 제1 접속부; 및

상기 제n 출력 수단이 고장난 경우, 상기 예비 출력 수단을 상기 제n 출력 수단 대신에 상기 제n 계조 출력단에 접속시키기 위한 제2 접속부

를 포함하는 것을 특징으로 하는 액정 디스플레이용 구동 장치.
제3항에 있어서, 상기 구동 장치는 반도체 집적 회로로 제조되며,

상기 제1 접속부는 주 접속 입력단과 제1 및 제2 주 접속 출력단들을 각각 구비한 제1 내지 제N 주 스위치들을 포함하고, 제n 주 스위치는 상기 주 접속 입력단에서 상기 제n 시프트 출력단에 접속되고 상기 제1 및 제2 주 접속 출력단들에서 상기 제n 출력 수단 및 상기 예비 출력 수단에 각각 접속되며;

상기 제2 접속부는 제1 및 제2 보조 접속 입력단들과 보조 접속 출력단을 각각 구비한 제1 내지 제N 보조 스위치들을 포함하고, 제n 보조 스위치는 상기 제1 및 제2 보조 접속 입력단들에서 상기 제n 출력 수단 및 상기 예비 출력 수단에 각각 접속되며 상기 보조 접속 출력단에서 상기 제n 계조 출력단에 접속되는 것을 특징으로 하는 액정 디스플레이용 구동 장치.
제4항에 있어서, 상기 제n 주 스위치는

에너지 빔을 조사 받아 상기 주 접속 입력단을 상기 제1 주 접속 출력단에서 분리시키기 위한 제1 트리밍부; 및

상기 에너지 빔을 조사 받아 상기 주 접속 입력단을 상기 제2 주 접속 출력단에 접속시키기 위한 제2 트리밍부

를 포함하며, 상기 제n 보조 스위치는

상기 에너지 빔을 조사 받아 상기 제1 보조 접속 입력단을 상기 보조 출력단에서 분리시키기 위한 제3 트리밍부; 및

상기 에너지 빔을 조사 받아 상기 제2 보조 접속 입력단을 상기 보조 접속 출력단에 접속시키기 위한 제4 트리밍부

를 포함하는 것을 특징으로 하는 액정 디스플레이용 구동 장치.
제1항에 있어서, 상기 제1 내지 제n 출력 수단은 제1 내지 제M 그룹들 중 하나에 속하며(여기서, M은 상기 자연수 N보다 작은 자연수), 상기 예비 출력 수단은 상기 제1 내지 제M 그룹들 각각에 배치된 것을 특징으로 하는 액정 디스플레이용 구동 장치.
제1항에 있어서, 상기 제n 출력 수단은

상기 표시 데이타 신호를 상기 제n 제어 신호 내의 등록 신호로서 등록하기 위한 데이타 레지스터;

래치 신호에 따라 상기 등록 신호를 래치 신호로서 래칭하기 위한 래치 회로;

상기 래치 신호를 제n 전압 신호로 변환하기 위한 D/A 컨버터; 및

상기 제n 전압 신호를 증폭하여 상기 제n 계조 전압을 생성하기 위한 증폭 회로

를 포함하는 것을 특징으로 하는 액정 디스플레이용 구동 장치.
제7항에 있어서, 상기 예비 출력 수단은

상기 표시 데이타 신호를 상기 제n 제어 신호 내의 예비 등록 신호로서 등록하기 위한 예비 데이타 레지스터;

래치 신호에 따라 상기 예비 등록 신호를 예비 래치 신호로서 래칭하기 위한 예비 래치 회로;

상기 예비 래치 신호를 예비 전압 신호로 변환하기 위한 예비 D/A 컨버터; 및

상기 예비 전압 신호를 증폭하여 상기 예비 계조 전압을 생성하기 위한 예비 증폭 회로

를 포함하는 것을 특징으로 하는 액정 디스플레이용 구동 장치.