JP3547565B2 - 蛍光表示装置の駆動回路 - Google Patents
蛍光表示装置の駆動回路 Download PDFInfo
- Publication number
- JP3547565B2 JP3547565B2 JP18313796A JP18313796A JP3547565B2 JP 3547565 B2 JP3547565 B2 JP 3547565B2 JP 18313796 A JP18313796 A JP 18313796A JP 18313796 A JP18313796 A JP 18313796A JP 3547565 B2 JP3547565 B2 JP 3547565B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phosphor
- display data
- shift register
- fluorescent display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の属する技術分野】
この発明は、蛍光体を利用して文字・記号などを表示する蛍光表示装置の駆動回路に関し、特に蛍光体画素を半導体集積基板にドットマトリクス状に一体形成してなる蛍光表示装置の駆動回路に関するものである。
【0002】
【従来の技術】
蛍光表示装置において、様々なキャラクターを表示したりグラフィック表示をおこなうものとして、蛍光体画素をドットマトリクスに形成したものがある。
一般に、この種の蛍光表示装置(シフトメモリ内蔵型蛍光表示管)では、駆動制御用の半導体集積回路を有する半導体チップ上の一部に蛍光体層を形成し、多数の蛍光体画素をドットマトリクス状に設けてそれらを駆動することにより、各種文字・記号などを表示するものとなっている。
【0003】
図2は、上述した一般的な蛍光表示管の断面を示す説明図である。
図2に示されるように、ガラス基板21上に半導体チップ22が形成されている。
半導体チップ22上には、図示していないがドット状の陽極がマトリクス状に形成され、これらの上に蛍光体23が形成され、蛍光体画素を構成している。
また、半導体チップ22上部には、電子を放出するフィラメント(陰極)24があり、このフィラメント24と半導体チップ22の間に、電子拡散グリッド25がある。
【0004】
また、半導体チップ22上の端子部26より引き出されたボンディングワイヤ27は、ガラス基板21上の配線パターン28に接続されている。
一方、ガラス基板21上には、スペーサガラス29を介してフロントガラス21aが配置されている。
これらは、封止用フリットガラス29aにより封着され、ガラス基板21,フロントガラス21a,および,スペーサガラス29で囲われた空間が真空排気されている。
なお、配線パターン28にはリードピン30の一端が接続され、このリードピン30は、ガラス基板21とスペーサガラス29に挟まれた封止用フリットガラス29a中を通って外部に取り出されている。
【0005】
そして、図3は上述した蛍光表示管の表示部における概略的な回路図である。
図3に示すように、発光エレメント31は、陽極23aおよび蛍光体23(蛍光体画素)とこれを駆動するトランジスタ32とからなる。
そして、トランジスタ32は、ラッチ回路33に記憶されている表示データに基づいてオン/オフ動作し、そのオンに応じて蛍光体23が陽極電圧(正電圧)となる。すると、駆動電源36により駆動されたフィラメント24から放出された熱電子が、電子拡散グリッド25を介して蛍光体23に衝突するようになる。そして、電子が衝突した蛍光体23は、蛍光を発光することになる。
【0006】
図4は、上述した表示部におけるドライバ(駆動回路)の構成を示す回路図である。
特に、発光エレメント31が16×16ドットマトリクスを構成している場合を示している。
図4に示すように、シフトレジスタ回路41は、発光エレメント31(#1〜#256)ごとに直列接続して設けられ、それぞれの発光エレメント31に対応する表示データをクロック信号CLKに基づいてシフト方向選択信号L/Rが示す方向に順次シフトさせる。
そして、ラッチ信号LATに基づいてシフトレジスタ回路41からの出力がラッチ回路33に保持され、トランジスタ32(図3)に出力される。
【0007】
次に、図4を参照して動作を説明する。
シフトレジスタ回路41における表示データのシフト方向を選択するシフト方向選択信号L/Rが「H」レベルの場合、各発光エレメント#1,#2・・#256の表示データが、発光エレメント#256から順に、シリアル入力SIから入力される。
これら表示データは、クロック信号CLKに基づいて、発光エレメント#1,#2・・#256に対応する各シフトレジスタ回路41にて順次シフトされる。
【0008】
各表示データが、対応するシフトレジスタ回路41までそれぞれシフトされた後にラッチ信号LATが入力され、その時点で各シフトレジスタ回路41から出力されている表示データがそれぞれのラッチ回路33にて保持出力される。
これにより、各発光エレメント31には、ラッチ回路33にて保持出力された表示データが入力され、これに応じて発光エレメント31内のトランジスタ32(図3参照)が駆動されて蛍光体23(陽極23a)への陽極電圧の供給が制御され、それぞれの表示データに応じた表示が出力される。
【0009】
上述では、各発光エレメント31ごとに、表示データを順にシフトさせるシフトレジスタ回路41と、これらシフトレジスタ回路41からの出力を発光エレメント31に保持出力するラッチ回路33とを設けて、各発光エレメント31への表示データをシリアルデータにて入力するようにした。
このように構成することで、複数本のX−Yアドレスを半導体チップに入力するものと比較して、半導体チップ上における信号線や半導体チップへ供給すべき信号線の本数が削減され、半導体チップの製造工程が簡略化される。そして、ワイヤーボンディング数が削減されて歩留りが向上し、価格を低下させることが可能となる。
【0010】
なお、シフト方向選択信号L/Rが「L」レベルの場合には、前述とは逆に、各発光エレメント#1,#2・・#256の表示データが、発光エレメント#1から順に、シリアル出力S0から入力される。
これら表示データは、クロック信号CLKに基づいて、発光エレメント#256,#255・・#1のシフトレジスタ回路41にて順次シフトされる。
【0011】
そして、各表示データが、対応するシフトレジスタ回路41までそれぞれシフトされた後にラッチ信号LATが入力され、その時点で各シフトレジスタ回路41から出力されている表示データがそれぞれのラッチ回路33にて保持出力される。
これにより、各発光エレメント31には、ラッチ回路33にて保持出力された表示データが入力され、これに応じて発光エレメント31内のトランジスタ32(図3参照)が駆動されて蛍光体23(陽極23a)への陽極電圧の供給が制御され、それぞれの表示データに応じた表示が出力される。
【0012】
【発明が解決しようとする課題】
ところで、上述したような蛍光表示管の蛍光体画素および周囲の回路が正常であるかどうかの検査は、一般に蛍光表示管が完成した状態で、全ての蛍光体画素を発光させることでおこなっている。
全ての蛍光体画素を発光させるように制御した状態で、発光していない蛍光体画素があれば、それが欠陥(ドット欠陥)であることが判明する。
ここで、そのドット欠陥の原因が、前述したトランジスタやラッチ回路,もしくは,シフトレジスタ回路の異常であった場合、電子拡散グリッドの形成など、半導体チップ(駆動回路)以外の製造工程が無駄になってしまう。
【0013】
すなわち、半導体チップは、シリコンウエハ上に多数形成した後で個々に切りだし、これらをマトリクス状に配置して配線接続してより広い表示領域を得るようにしている。そして、そのあと、これらの上に電子拡散グリッドやフィラメントなどを配置し、フロントガラスおよびスペーサガラスで封止し、内部を真空排気するようにして、蛍光表示管を製造するようにしている。
したがって、半導体チップに欠陥が存在すると、他の部分に問題が無くても、蛍光表示管一式全てが不良品となり、半導体チップ以外の部品まで全てが無駄になってしまう。また、製造する上でかけたコストも無駄になってしまう。
【0014】
この発明は、以上のような問題点を解消するためになされたものであり、蛍光表示装置製造において、不良発生による部品の無駄を低減できるようにすることを目的とする。
【0015】
【課題を解決するための手段】
この発明の蛍光表示装置の駆動回路は、半導体チップ上に形成された陽極とこの上に形成された蛍光体層とからなるn個(nは3以上の整数)の蛍光体画素を有し、各蛍光体画素ごとに設けられその陽極に陽極電圧を印加する駆動部と、各蛍光体画素ごとに設けられそれぞれの蛍光体画素に対応する表示データを所定のクロック信号に基づいて順次シフトさせるシフトレジスタ回路と、各蛍光体画素ごとに設けられ所定のラッチ信号に基づいて対応するシフトレジスタ回路からの出力を個々の表示データとして保持して駆動部に出力するラッチ回路とを備え、第(n−2)アンド回路と第n駆動部との出力を連結する第(n−1)アンド回路とにより、各駆動部それぞれの出力をアンド回路で連結したものである。
このため、全ての駆動部から陽極電圧が出力されたときだけ、連結されたアンド回路の最終出力が「1」となる。
【0016】
【発明の実施の形態】
以下この発明の実施の形態を図を参照して説明する。
図1は、この発明の実施の形態における蛍光表示管(蛍光表示装置)の表示部におけるドライバ(駆動回路)の構成を示す回路図である。
図1に示すように、この実施の形態では、各トランジスタ(駆動部)32からの出力をアンド回路1で連結するようにしたものである。なお、他の符号は、図3および図4と同様である。
そして、全レジスタ回路に「H」を入力したとき、連結されたアンド回路群からの出力TOが「L」になった場合、その半導体チップは不良と判断する。
【0017】
以下、不良判断における動作について説明する。
検査対象の半導体チップの、例えば、シフトレジスタ回路41における表示データのシフト方向を選択するシフト方向選択信号L/Rを「H」レベルとする。そして、各蛍光体画素全てを発光させる表示データ(「H」)を、最後の蛍光体画素から順に、シリアル入力SIより入力する。
これら表示データは、クロック信号CLKに基づいて、最初の蛍光体画素から順に対応する各シフトレジスタ回路41にて順次シフトされる。
【0018】
各表示データが、対応するシフトレジスタ回路41までそれぞれシフトされた後にラッチ信号LATが入力される。そして、その時点で各シフトレジスタ回路41から出力されている表示データが、それぞれのラッチ回路33にて保持出力される。
これにより、各発光エレメント31には、ラッチ回路33にて保持出力された表示データが入力され、これに応じて発光エレメント31内のトランジスタ32が駆動されて蛍光体23への陽極電圧の供給が制御される。
【0019】
このとき、全ての蛍光体画素を表示するデータ(「H」)を入力しているので、連結されたアンド回路群からの出力TOは「H」となるはずである。
しかし、ここで、いずれかのシフトレジスタ回路41,ラッチ回路33,トランジスタ32に異常があれば、それに接続する蛍光体23(陽極23a)には陽極電圧が供給されない。
この結果、この陽極電圧を供給するトランジスタ32の出力が接続されるアンド回路1では、陽極電圧が供給されない。
このため、たとえこのアンド回路1に接続する手前のアンド回路より「H」が入力されても、係るアンド回路よりは「L」が出力されることになる。
そして、連結されたアンド回路群からの出力TOは「0」となり、この半導体チップは不良と判断される。
【0020】
以上示したように、この実施の形態によれば、部分的に蛍光体23(陽極23a:図3)への陽極電圧の出力がなされないドット欠陥を、蛍光表示の状態を観察することなく検出できる。
すなわち、この実施の形態によれば、蛍光表示管として完成していなくても、半導体チップの状態でドット欠陥の有無を検出できる。
このため、電子拡散グリッドやフィラメントなどを配置し、フロントガラスおよびスペーサガラスで封止し、内部を真空排気するなどのプロセスを経て蛍光表示管として完成してから検査する必要が無く、欠陥のない半導体チップ(駆動回路)だけを蛍光表示管の部品として用いることが可能となる。
【0021】
【発明の効果】
以上説明したように、この発明では、半導体チップ上に形成された陽極とこの上に形成された蛍光体層とからなるn個(nは3以上の整数)の蛍光体画素を有し、各蛍光体画素ごとに設けられその陽極に陽極電圧を印加する駆動部と、各蛍光体画素ごとに設けられそれぞれの蛍光体画素に対応する表示データを所定のクロック信号に基づいて順次シフトさせるシフトレジスタ回路と、各蛍光体画素ごとに設けられ所定のラッチ信号に基づいて対応するシフトレジスタ回路からの出力を個々の表示データとして保持して駆動部に出力するラッチ回路とを備え、第(n−2)アンド回路と第n駆動部との出力を連結する第(n−1)アンド回路とにより、各駆動部それぞれの出力をアンド回路で連結するようにした。
【0022】
このようにすることで、全ての駆動部から陽極電圧が出力されたときだけ、連結されたアンド回路の最終出力が「H」となるので、蛍光体画素を全て表示させるように駆動回路を制御したとき、連結されたアンド回路の最終出力が「L」であれば、その駆動回路は不良と判断できる。
この結果、この発明によれば、完成した状態とすることなく、駆動回路の検査が可能となり、不良発生による部品の無駄を低減できるという効果を有する。
【図面の簡単な説明】
【図1】この発明の実施の形態における蛍光表示装置の表示部におけるドライバ(駆動回路)の構成を示す回路図である。
【図2】一般的な蛍光表示管の断面を示す説明図である。
【図3】蛍光表示管の表示部における概略的な回路図である。
【図4】蛍光表示管の表示部におけるドライバ(駆動回路)の構成を示す回路図である。
【符号の説明】
1…アンド回路、22…半導体チップ、23…蛍光体、23a…陽極、24…フィラメント(陰極)、25…電子拡散グリッド、32…トランジスタ、33…ラッチ回路、41…シフトレジスタ回路。
Claims (2)
- 半導体チップ上に形成された陽極とこの上に形成された蛍光体層とからなるn個(nは3以上の整数)の蛍光体画素を有し、これら蛍光体画素に対して個々の表示データを出力することにより、各種文字・図形などを表示する蛍光表示装置の駆動回路において、
各蛍光体画素ごとに設けられ、前記陽極に陽極電圧を印加する駆動部と、
各蛍光体画素ごとに設けられ、それぞれの蛍光体画素に対応する表示データを所定のクロック信号に基づいて順次シフトさせるシフトレジスタ回路と、
各蛍光体画素ごとに設けられ、所定のラッチ信号に基づいて対応するシフトレジスタ回路からの出力を個々の表示データとして保持して前記駆動部に出力するラッチ回路と
を備え、
第(n−2)アンド回路と第n駆動部との出力を連結する第(n−1)アンド回路とにより、前記駆動部それぞれの出力をアンド回路で連結したことを特徴とする蛍光表示装置の駆動回路。 - 請求項1記載の蛍光表示装置の駆動回路において、
シフトレジスタ回路は、所定のシフト方向選択信号に基づいて表示データのシフト方向を切り替える双方向シフトレジスタ回路からなることを特徴とする蛍光表示装置の駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18313796A JP3547565B2 (ja) | 1996-07-12 | 1996-07-12 | 蛍光表示装置の駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18313796A JP3547565B2 (ja) | 1996-07-12 | 1996-07-12 | 蛍光表示装置の駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1026958A JPH1026958A (ja) | 1998-01-27 |
JP3547565B2 true JP3547565B2 (ja) | 2004-07-28 |
Family
ID=16130454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18313796A Expired - Lifetime JP3547565B2 (ja) | 1996-07-12 | 1996-07-12 | 蛍光表示装置の駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3547565B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5299730B2 (ja) | 2006-10-13 | 2013-09-25 | Nltテクノロジー株式会社 | 表示装置 |
JP5074879B2 (ja) * | 2007-10-16 | 2012-11-14 | 双葉電子工業株式会社 | 電子放出素子及び表示素子 |
JP5610407B2 (ja) * | 2012-12-25 | 2014-10-22 | Nltテクノロジー株式会社 | 表示装置 |
-
1996
- 1996-07-12 JP JP18313796A patent/JP3547565B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH1026958A (ja) | 1998-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2661457B2 (ja) | 電界放出形カソード | |
JP4887027B2 (ja) | 有機電界発光表示装置の母基板 | |
US7265572B2 (en) | Image display device and method of testing the same | |
US7531954B2 (en) | Display panel, display device, and display module of movable body | |
JPH0361950B2 (ja) | ||
JP4480989B2 (ja) | 有機el表示装置 | |
US4688030A (en) | Fluorescent display device | |
JP3547565B2 (ja) | 蛍光表示装置の駆動回路 | |
KR100263099B1 (ko) | 표시장치 | |
KR100201362B1 (ko) | 전계방출소자를 이용한 표시장치 | |
KR100870350B1 (ko) | 액티브매트릭스 구동표시소자 | |
US20070285358A1 (en) | Active matrix display element and device | |
JPWO2004086070A1 (ja) | 半導体装置の検査回路、および検査方法 | |
US9767981B2 (en) | Fluorescent display tube with pulse voltage driving to the cathodes at different times | |
WO2022006769A1 (zh) | 显示基板及其制造方法以及显示面板 | |
JPH09106264A (ja) | 蛍光表示装置の駆動回路 | |
JP4499490B2 (ja) | 有機el表示装置用基板および有機el表示装置 | |
JPS6364793B2 (ja) | ||
JP3979373B2 (ja) | 半導体集積回路 | |
JPH05334973A (ja) | 薄膜トランジスタ制御型蛍光表示パネル | |
JP2002215098A (ja) | 蛍光表示管 | |
KR101018832B1 (ko) | 개별 전원에 의한 원장단위 검사를 위한 oled 어레이 기판 및 그 검사 방법 | |
JPH063716B2 (ja) | 螢光表示装置 | |
CN114842791A (zh) | 显示装置及其像素修补方法 | |
JPH10232642A (ja) | 表示装置および検査回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040413 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040414 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |