JPH063716B2

JPH063716B2 - 螢光表示装置

Info

Publication number: JPH063716B2
Application number: JP61001398A
Authority: JP
Inventors: 佐四郎上村
Original assignee: Ise Electronics Corp
Current assignee: Noritake Itron Corp
Priority date: 1986-01-09
Filing date: 1986-01-09
Publication date: 1994-01-12
Anticipated expiration: 2009-01-12
Also published as: JPS62160642A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は螢光体発光を利用して文字・記号等を表示する
螢光表示装置に関し、特にフリツプフロツプで構成した
スタテイツクRAM（ランダムアクスメモリ）（以後S-RAM
と記す）のＱ出力点または出力点に螢光面性電極への
電圧印加をスイツチングする駆動用トランジスタを接続
することにより、このS-RAMで発光表示部を制御する螢
光表示装置においてその駆動用トランジスタのリーク電
流などによるもれ発光を防止した螢光表示装置に関する
ものである。

〔従来の技術〕

文字・記号等を表示する螢光表示管としては、例えば特
開昭５３−141570号に記載された、所定文字数分のグリ
ツドとグリツドに対向して複数個の螢光体ドツトをマト
リツクス状（例えば５×７ドツト）に配置し、グリツド
に順次時分割パルスを印加して駆動するものが実用化さ
れている。

しかし、このような螢光表示管では、表示文字の多様性
に伴うドツト数の増加および発光文字数の増加、すなわ
ちグリツド数の増加に伴つて螢光表示管の管外導出リー
ド線数が増加し、その接続作業が煩雑になるとともにグ
リツドおよびけい光体ドツトを駆動する駆動素子数が増
加して装置が高価とならざるを得なかつた。また、グリ
ツドを順次時分割パルスを印加して駆動することから文
字数の増加、すなわちグリツト数の増加によりデユーテ
イフアクターが低下するため、必要輝度を得るために必
要な駆動電圧が高くなり、高価な高耐圧素子を必要とし
たり、あるいは駆動素子の入手が困難な場合も生じてい
た。

その他に、画像表面を行なわせる目的で開発された特開
昭５６−24993、特開昭57-99688などに記載されたもの
が提案されている。これらは、MOS-FETからなるスイツ
チング素子と、このスイツチング素子に接続された螢光
面形成電極と、コンデンサからなるメモリ部と、上記ス
イッチング素子を駆動するシフトレジスタ等を同一半導
体基板に集積化して表示部を形成するものである。

しかし、この表面装置は、前述したような螢光表示管の
外部導出リード線数の増加に対しては効果があるもの
の、メモリ部がコンデンサによるダイナミツクメモリで
あるため、高輝度の表示を得るにはリフレツシユ回数を
多く、すなわち高周波数で駆動する必要があり、特に表
示エレメントが増加するとリフレツシユを必要回数行な
うことが困難となつて輝度の低下もしくは発光のちらつ
きを生ずることがあつた。

そこで、このような問題点を解消するために、同一出願
人は特開昭６０−48090に記載された螢光表示装置を提
案している。この螢光表示装置の基本的な構成は、フリ
ツプフロツプからなるＳ−RAMのＱ出力点または出力
点に螢光面形成電極への電圧印加をスイツチングする駆
動用トランジスタを接続して発光エレメントを構成し、
このエレメントを多数マトリツクス配列してなる発光表
示部と、これを制御する駆動部とを同一半導体集積基板
に形成したものである。これについて第３図および第４
図を参照して詳述する。

例えば漢字表示を目的とする発光ドツト数２４×２４ド
ツトの表示装置では、第３図に示すような回路部を１個
の半導体基板に集積化する。そして、表示文字数に相当
する同様の半導体集積基板をガラス等の絶縁基板上に並
置し、表示画素に対向配置したフイラメント状陰極を設
け、その上から透明なカバーガラスをかぶせて絶縁基板
と気密封止した後、内部を真空排気して目的とする螢光
表示装置が構成される。なお、フイラメント状陰極と表
示画素との間の空間に、全表示画素を覆う１枚のグリツ
ド電極を必要に応じて配置してもよい。

第３図において、１は表示画素部、２はこの表示画素部
１を駆動制御する駆動部を構成する行選択回路、３ａは
入出力回路、３ｂは列選択回路、４は入力データコント
ロール回路、５はパワーダウン回路であり、表示画素部
１以外は通常のＳ−RAMで用いられると同様の回路構成
である。また、Ａ₀〜Ａ₆，Ｉ／Ｏ₁〜Ｉ／Ｏ₈，▲
▼，▲▼の各端子は各表示文字に対応する各半導体
基集積基板間で対応するものをそれぞれ共通接続し、表
示管外に導出して用いる。▲▼端子については各半
導体集積基板別に表示文字数に相当する数だけ表示管外
へ導出する。

次に表示画素部１を形成する１発光エレメントの構成例
を第４図に示して説明する。第４図は、Ｃ−MOS基板を
用い、駆動用トランジスタをＰ−MOSによつて構成した
例を示す。同図において、６はフイラメント状陰極、７
はフイラメント電源、８は螢光表示管駆動電源、９はグ
リツド、１０は螢光体、１１は螢光面を形成する発光電
極（陽極）、１２は駆動用トランジスタ、１３はフリツ
プフロツプ構成のＳ−RAM部、14a，14bは各エレメント
間で共通接続されて第３図に示した列選択回路3bに接続
される「１」および「０」の各ビツトライン、１５は行
ごとに共通接続されて第３図に示す行選択回路２に接続
されるワードセレクトラインを示す。また、１６は列ご
とに共通接続されて第３図に示す列選択回路3bに接続さ
れるデータ読出しラインであり、このデータを読出しラ
イン１６は図示しないが、動作時に螢光面非発光電位に
接続されている。１７は第１の端子がワードセレクトラ
イン１５に、第２の端子が発光電極１１に、第３の端子
がデータ読出しライン１６にそれぞれ接続された読出し
用トランジスタを示す。なお、Ｔ_L1，Ｔ_L2およびＴ₁〜
Ｔ₄はＳ−RAM部１３を構成するトランジスタである。

上記構成において、ビツトライン14aまたは14bとワード
セレクトライン１５との組合せにより、各エレメントに
発光または非発光の信号が選択付加され、Ｓ−RAM部１
３に記憶されると、Ｓ−RAM部１３の出力点の電圧に
より駆動用トランジスタ１２がスイツチングし、Ｖ_SS電
源ラインを通じて螢光表示管駆動電源８の電圧が発光電
極１１を介して螢光体１０に供給される。その結果、フ
イラメント電源７により加熱されグリツド９によつて加
速・拡散された熱電子は駆動電源８の加速電圧により螢
光体１０を衝撃して発光表示が行なわれる。一度発光表
示を開始した螢光体１０は、ビツトライン14a，14bとワ
ードセレクトライン１５との組合せにより非発光の信号
が入力されるまで、Ｓ−RAM部１３の記憶により発光を
持続する。したがつて、記憶状態を発光の持続中リフレ
ツシユする必要がなく、螢光体１０に直流電圧が印加さ
れるので低電圧で高輝度、かつちらつきのない表示が行
なえる。さらに、ワードセレクトライン１５に検査信号
を順次印加して走査することによりデータ読出しライン
１６を通じてＳ−RAM部１３の記憶状態を読出すことが
可能となり、この半導体集積基板単体で、その検査が可
能となつて、表示装置の製造過程での良品の選別が可能
となる。また、この読出しライン１６は、当該螢光表示
装置の駆動中にその発光状態を他の機器に転送する信号
線としても用いることができる。なお、先にも述べた通
りグリツド９は必要に応じて設ければよい。

〔発明が解決しようとする問題点〕

このように上記した従来の螢光表示装置は、外部への導
出リード線数が少なく、かつメモリのリフレツシユの必
要がなく低電圧駆動で高輝度の表示が得られるととも
に、螢光体駆動用トランジスタ１２の不良（リーク電流
過大）等の検出が行える利点を有しているが、実用上、
螢光体駆動用トランジスタ１２は約１０^-9Ａ程度のリー
ク電流しが許容されず、これをデバイス製造プロセスに
よる高歩留で達成するには特別な構造工程上の工夫を要
する。また、上記半導体集積基板単体すなわち１チツプ
（たとえば２４×２４ドツト構成とした場合）中に１点
のリーク電流過大な駆動用トランジスタがあつても１点
は常時発光となり、そのチツプは不良となる。さらに、
他の原因としてたとえばパシベーション膜のピンホール
等によるもれ発光も発生している。これは、発光エレメ
ントの螢光体ドツト周辺の構造を第５図に示すように螢
光体１０がパシベーシヨン膜２１のスルーホール２２を
介して電気的に接続された駆動用トランジスタ１２のド
レイン電極12_Dと同一面上にメタル配線２４が形成さ
れ、そのパシベーシヨン膜２１にピンホール２３がある
場合、その上部に形成されている螢光体１０とシヨート
し、この螢光体によるシヨートが原因で常時発光となる
ものである。つまり、第４図に示すようにデータ読出し
ライン１６を除いて各ゲート電極，ワードセレクトライ
ン１５を含む他の配線は全て螢光表示管駆動電源８によ
り電源供給され、陰極６の電位よりも十分に高い電位と
なっている。したがってこれらのいずれの配線に対して
もピンホール２３が存在すれば、螢光体１０は低抵抗導
体であるので、螢光体駆動用トランジスタ１２がオフの
ときでも螢光体１０にはピンホール２３を通じて陰極６
よりも十分高い電位が供給され、発光してしまう。ここ
で第５図のドレイン電極１２Dは第４図の発光電極１１
に相当し、メタル配線２４はデータ読出しライン１６を
除く他の配線のうち、いずれであっても良い。このよう
な不良は、半導体集積基板すなわちシリコンウエハの状
態で電気的に検出不可能であり、デバイス製造工程（た
とえば２０文字表示管の場合には２０チツプが１デバイ
ス作製に必要）に混入された場合、たとえ１点でも常時
発光の不良があると、その管状は不良となり、２０チツ
プ全部が不良となる結果となる。

本発明はこのような問題点を解消するためになされたも
ので、その目的は、上記した従来の発光エレメントを構
成する螢光体駆動用トランジスタのリーク電流やパシベ
ーシヨン膜のピンホールなどによる常時発光点の正常ド
ツト化をはかり、デバイス歩留を向上させた螢光表示装
置を提供することにある。

〔問題点を解決するための手段〕

本発明に係る螢光表示装置は、フリツプフロツプからな
るＳ−RAM部と、上記フリツププロツプのＱ出力点また
は出力点に接続された入力端子および螢光面形成電極
に接続された第１出力端子ならびに電源ラインに接続さ
れた第２出力端子を有する駆動用トランジスタ部と、上
記スタティックＲＡＭ部のワードセレクトラインに接続
された入力端子および上記螢光面形成電極に接続された
第１出力端子ならびに動作時に螢光面非発光電位が印加
されるデータ読出しラインに接続された第２出力端子を
有する読出し用トランジスタ部と、さらに上記フリップ
フロップのまたはＱ出力点に接続された入力端子およ
び螢光面形成電極に接続された第１出力端子ならびにデ
ータ読出しラインに接続された第２出力端子を有し、上
記駆動用トランジスタ部がオンのときオフになり、オフ
のときオンとなるトランジスタとで１発光エレメント形
成し、この発光エレメントを多数マトリツクス状に配列
した発光表示部と、この発光表示部を制御する駆動部と
を同一半導体集積基板に一体に形成したことを特徴とす
る。

〔作用〕

本発明においては、動作時にデータ読出しラインに螢光
体が発光しない所定の電位を加えておくことにより、Ｓ
−RAM部のフリツプフロツプの各Ｑ，出力で制御され
る螢光体駆動用トランジスタと、本発明により新たに付
加したトランジスタにおいて、螢光体駆動用トランジス
タがオン時には新たに付加したトランジスタ１８がオフ
して通常の発光動作を行うが、螢光体駆動用トランジス
タがオフ時には上記トランジスタ１８がオンするため、
その螢光体ドツト（およびそれに接続されている電極）
をデータ読出しラインに接続してこの螢光体ドツトを強
制的に非発光電位まで引き下げることができる。

〔実施例〕

以下、実施例を用いて本発明を詳細に説明する。

第１図は本発明の一実施例による表示画素部を形成する
１発光エレメントを示す構成図であり、ここではＣ−MO
S基板を用い、Ｐ−MOSにより発光エレメントを形成する
場合に示す。第１図の実施例では、フリツプフロツプか
らなるＳ−RAM部１３と、上記フリツプフロツプ１３の
出力にゲート電極を接続しかつ螢光面形成電極にドレ
イン電極を、Ｖ_SS電源ラインにソース電極をそれぞれ接
続した駆動用トランジスタ１２と、ワードセレクトライ
ン１５にゲート電極，前記螢光面形成電極にソース電極
を、そしてデータ読出しライン１６にドレイン電極をそ
れぞれ接続した読出し用トランジスタ１７とで１発光エ
レメントを形成し、この発光エレメントを多数マトリツ
クス状に配列した発光表示部としての表示画素部１と、
この表示画素部１を制御する駆動部を同一基板に一体に
形成している点は第３図，第４図に示した従来例のもの
と同様であるが、上記螢光体駆動トランジスタ１２のド
レイン電極にソース電極を、データ読出しライン１６に
ドレイン電極をそれぞれ接続し、かつゲート電極を前記
フリツプフロツプ１３のＱ出力点に接続したトランジス
タ１８を各発光エレメントごとに設け、これにより螢光
体駆動トランジスタ１２のオフ時に前記トランジスタ１
８をオンして螢光面形成電極すなわち螢光体ドツトを強
制的に非発光電位まで引き下げるようにしたものであ
る。なお、第１図において第３図，第４図と同等部分は
同一符号を示し、その詳細は省略する。

次に上記実施例構成の動作について説明する。ここで、
トランジスタ１８は螢光体駆動トランジスタ１２がオン
のときオフとなり、このトランジスタ１２がオフのとき
にオンとなる。データ読出しライン１６は、動作時に螢
光面非発光電位に接続されているころから、トランジス
タ１８がオンになったときは陰極６と発光電極１１との
間の電位差はほぼ零になる。螢光表示管は陰極６と発光
電極１１との間の電位差が発光しない電圧（この例では
約５Ｖ）以下の場合は電子が螢光体１０を発光させるエ
ネルギーを有さず、発光しない。このため、トランジス
タ１８がオンのときは発光しない。今、螢光体駆動用ト
ランジスタ１２に何らかの原因により電流リークが発生
しているとする。しかして、上記螢光体駆動トランジス
タ１２がオン時にはトランジスタ１８はオフとなり、螢
光体１０は前述と同様にして明るく発光する。そして、
螢光体駆動トランジスタ１２がオフすると、これと同時
にトランジスタ１８はオンとなり、螢光体駆動トランジ
スタ１２のリークによるドレイン電流はほとんどが読出
しライン１６に流れ込み、このトランジスタ１２のドレ
イン電極の電位は強制的にデータ読出しライン１６の電
位にまで引き下げられ、螢光体１０は非発光となる。し
たがつて、従来のように、トランジスタ１８がないとき
は、螢光体駆動トランジスタ１２のオフ時に生ずるリー
ク電流はそのドレイン電源からカソード（陰極）６に向
つて流れ、該ドレイン電極上の螢光体１０はもれ発光を
生じることになるが、本発明によると、螢光体駆動トラ
ンジスタ１２のオフ時にそのドレイン電極の電位がデー
タ読出しライン１５の非発光電位まで引き下げられるた
め、螢光体駆動トランジスタ１２のリーク電流やパシベ
ーシヨン膜２１のピンホールなどによるもれ発光を完全
に防止できる。これにより、第４図に示した従来のもの
の機能を損なうことなく、デバイス製造工程において常
時点灯し、デバイスを不良ならしめていた発光エレメン
トを正常化することが可能になり、製造歩留の大幅な向
上とチツプ製造工程の工数低減をも同時に達成すること
ができる。

第２図は本発明の他の実施例による発光エレメントの構
成図を示す。同図は第１図と同様にＣ−MOS基板を用
い、駆動用トランジスタ１２をＰ−MOS、読出し用トラ
ンジスタ１７およびトランジスタ１８をそれぞれＮ−MO
Sにより発光エレメントを構成した場合を示す。ここで
第１図と異なる点は、前記トランジスタ１８のドレイン
電極を螢光体駆動トランジスタ１２のドレイン電極に、
そのソース電極をデータ読出しライン１６に接続し、さ
らにゲート電極をフリツプフロツプ１３の出力点に接
続したことである。なお、第１図と同等部分は同一符号
を付してある。

上記構成においても、基本的な発光表示メカニズムは前
述の場合と同様であるが、トランジスタ１８は、螢光体
駆動トランジスタ１２がオンの時にオフとなり、そのト
ランジスタ１２がオフの時にはオンとなる。また動作時
にはデータ読出しライン１６に螢光体１０が発光しない
電圧（約５Ｖ程度）を常に印加しておくことにより、螢
光体駆動トランジスタ１２のオフ時にトランジスタ１８
はオンして該トランジスタ１２のドレイン電極の電位が
データ読出しライン１６の非発光電位に引き下げられ
る。これによつて、第１図の実施例と同様の作用効果が
得られる。

以上、いずれもMOSトランジスタを用いた場合を例にと
つて説明したが、本発明はこれに限定されるものではな
く、例えばバイポーラトランジスタ，その他どのような
スイツチング素子構成を用いても、また基板もシリコン
以外の他の基板を用いても同様に実施することができ
る。

〔発明の効果〕

以上説明したように、本発明によれば、従来の発光エレ
メントを構成する回路にもれ発光を防止するためのトラ
ンジスタを１個付加するのみで、電流リークなどの原因
により常時発光してデバイスを不良ならしめていた発光
エレメントを正常化することが可能となり、デバイス歩
留の大幅な向上をはかることができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例による１発光エレメントの構
成を示す回路図、第２図は本発明の他の実施例を示す第
１図相当の発光エレメントの回路図、第３図は従来の螢
光表示装置の一例を示す同一半導体基板に形成される発
光表示部および駆動回路のブロツク図、第４図は第３図
の表示画素部を形成する１発光エレメントの構成を示す
回路図、第５図は従来の欠点の説明に供する発光エレメ
ントの螢光体ドツト周辺の概略構造図である。１・・・・表示画素部、２・・・・行選択回路、3a・・
・・入出力回路、3b・・・・行選択回路、４・・・・入
力データコントロール回路、６・・・・陰極、８・・・
・螢光表示管駆動電源、１０・・・・螢光体、１１・・
・・発光電極（螢光面形成電極）、１２・・・・駆動用
トランジスタ、１３・・・・Ｓ−RAM、１５・・・・ワ
ードセレクトライン、１６・・・・データ読出しライ
ン、１７・・・・読出し用トランジスタ、１８・・・・
トランジスタ。

Claims

【特許請求の範囲】

【請求項１】フリップフロップからなるスタティックＲ
ＡＭ部と、上記フリップフロップのＱ出力点または出
力点に接続された入力端子および螢光面形成電極に接続
された第１出力端子ならびに電源ラインに接続された第
２出力端子を有する駆動用トランジスタ部と、上記スタ
ティックＲＡＭ部のワードセレクトラインに接続された
入力端子および上記螢光面形成電極に接続された第１出
力端子ならびに動作時に螢光面非発光電位が印加される
データ読出しラインに接続された第２出力端子を有する
読出し用トランジスタ部と、さらに上記フリップフロッ
プのまたはＱ出力点に接続された入力端子および螢光
面形成電極に接続された第１出力端子ならびに上記デー
タ読出しラインに接続された第２出力端子を有し、上記
駆動用トランジスタ部がオンのときオフになり、オフの
ときオンとなるトランジスタとで１発光エレメントを形
成し、この発光エレメントを多数マトリックス状に配列
した発光表示部と、この発光表示部を制御する駆動部と
を同一半導体集積基板に一体に形成し、この半導体集積
基板と当該半導体集積基板の上記発光表示部搭載面に対
向配置した陰極とを少なくとも一面が透光性を有する真
空容器内に内蔵してなる螢光表示装置。