KR100260118B1

KR100260118B1 - 기판의 검출장치 및 방법

Info

Publication number: KR100260118B1
Application number: KR1019930021776A
Authority: KR
Inventors: 쇼오리 모쿠오
Original assignee: 다카시마 히로시; 도오교오 에레구토론 큐우슈우 가부시키가이샤; 히가시 데쓰로; 동경 엘렉트론 주식회사
Priority date: 1992-10-20
Filing date: 1993-10-20
Publication date: 2000-07-01
Also published as: JPH06132269A; JP3131750B2; US5406092A; KR940010257A; TW235376B

Abstract

반도체 웨이퍼의 검출장치는 합성수지제의 지지본체를 구비한다. 지지체 본체에는 간격을 두고 형성된 실질적으로 평행한 한쌍의 종단채널과, 간격을 두고 형성된 실질적으로 형행한 복수의 횡단채널이 형성된다. 횡단채널은 종단채널에 대하여 실질적으로 직각으로 배치되고, 또한 횡단채널의 간격은 웨이퍼의 배열의 간격과 대응한다. 횡단채널사이에서 한쌍의 종단채널에 대응하여 한쌍씩 복수쌍의 유지부가 형성된다. 유지부에는 상호간에 한쌍씩 한쌍의 발광소자와 한쌍의 수광소자가 유지된다. 한쌍의 발광소자는 상호간에 반대쪽으로 발광면이 향함과 함께, 한쌍의 수광소자는 상호간에 반대쪽으로 수광면이 향하도록 배치되고, 한쌍의 발광소자는 상호간에 반대쪽으로 인접하는 수광소자와 조합되어 광학적 센서를 구성한다. 한개의 발광소자와 한개의 수광소자로 이루어지는 센서의 당해 발광소자 및 수광소자의 사이가 차광되는 가의 여부에 따라서 센서내에 있어서의 웨이퍼의 유무가 판정된다.

Description

기판의 검출장치 및 방법

제1도는 본 발명의 실시예에 관한 웨이퍼 검출장치를 적용한 웨이퍼 세정시스테의 일부를 나타내는 사시도.

제2도는 제1도에 도시한 검출장치의 요부를 나타내는 사시도.

제3도는 제1도에 도시한 검출장치의 발광소자 및 수광소자의 배열을 나타내는 개략 평면도.

제4도는 제1도에 도시한 검출장치의 전체를 나타내는 정면도.

제5(a)도는 내지 제5(d)도에 제1도에 도시한 검출장치의 본체를 가공하는 공정을 순서대로 나타내는 사시도.

제6도는 제1도에 도시한 검출장치의 본체를 가공하는 공정을 순서대로 나타내는 사시도.

제7도는 종래의 웨이퍼 검출방법에 의한 웨이퍼의 유무의 판별방식에 있어서의 문제점을 설명하기 위한 도면.

제8도는 본 발명의 관한 웨이퍼 검출방법에 의한 웨이퍼의 유무의 판별방식의 어떤 시점을 설명하기 위한 도면.

제9도는 본 발명에 관한 웨이퍼 검출방법에 의한 웨이퍼의 유무의 판별방식의 다른 시점을 설명하기 위한 도면.

제10도는 제9도에 도시한 시점에 대응하는 웨이퍼 검출신호 파형을 나타내는 도면.

제11도는 제9도에 도시한 시점을 응용한 LCD 기판위치 검출장치의 구성을 나타내는 개략사시도.

제12도는 본 발명의 실시예에 관한 웨이퍼 검출장치를 적용한 제1도에 나타낸 시스템의 전체를 나타내는 사시도.

제13도는 제6도에 도시한 회로중의 버퍼앰프의 구성을 나타내는 도면.

제14도는 제6도에 도시한 수광소자의 변경례를 나타내는 도면이다.

* 도면의 주요부분에 대한 부호의 설명

2 : 세정부 7a 내지 7i : 처리조

12 : 약액 14 : 반송로보트

16 : 척구동부 18 : 웨이퍼 척

20a, 20b : 수평 주로드 22a, 24a, 22b, 24b : 수직로드

26, 28 : 웨이퍼 지지로드 30a, 30b : 웨이퍼 파지아암

32 : 웨이퍼검출장치 34 : 기판

36 : 본체 38 : 회로부품

40 : 코넥터 42 : 플랫케이블

44 : 스테어 50 : 블록

51 : 관통구멍 52,54 : 홈

60 : 고주파전원 62 : 멀티플렉서

64 : 아나로그-디지탈 변환기 66 : 마이크로프로세서(CPU)

68 : 메모리 70 : 셀렉터 회로

80 : LCD기판 82, 83 : 스핀척

84 : 발광소자 86 : 수광소자

88 : 제어회로 100 : 세정시스템

102 : 세정부 103 : 입력 버퍼부

104 : 출력버퍼부 105 : 로우더 유니트

106 : 언로우더 유니트 112 : 트랜스퍼

113 : 스토커 114 : 포트

116 : 턴테이블 118 : 들어올림 부재

BPF1 내지 BPF4 : 대역필터 BA1 내지 BA7 : 버퍼앰프

C : 카셋트 G1 내지 G25 : 홈

H1a, H1b 내지 H25a, H25b : 유지부

INT1 내지 INT4 : 적분회로

P1 내지 P25 : 발광소자 Q1 내지 Q25 : 수광소자

W1 내지 W25 : 웨이퍼

본 발명은, 반도체웨이퍼나 LCD 기판등의 판형상의 피처리기판을 복수로 동시에 광학적으로 검출하는 장치 및 방법에 관한 것이다.

이러한 종류의 검출장치는, 예를 들면 반도체 제조공장에 있어서 다수매의 반도체웨이퍼를 한꺼번에 세정하는 시스템에서 사용되고 있다.

반도체웨이퍼의 세정시스템에 있어서는, 세정처리능률을 올리기 위해서는, 다수매 예를 들면 25매의 웨이퍼가 배치식으로 세정된다. 세정중에, 웨이퍼는 이들의 표면이 수직으로 되도록, 일렬로 거의 같은 간격으로 배열된 상태로 웨이퍼 척들의 반송아암으로 파지된다.

세정중에 일부의 웨이퍼가 웨이퍼 척으로부터 탈락하는 일이 있다. 이 때문에, 반도체웨이퍼의 세정 시스템에서는, 세정처리의 전후에 1개조 중의 각 웨이퍼의 유무, 배열상태 내지 웨이퍼 전부의 매수등을 체크하기 위하여, 웨이퍼 카운터등으로 불리우는 웨이퍼 검출장치가 이용되고 있다.

웨이퍼 검출장치에는, 크게 나누어서 2개의 구조가 채용되고 있다. 제1의 구조는, 1개의 발광소자와 1개의 수광소자로 이루어지는 광학적 웨이퍼 검출수단을 1배치의 웨이퍼의 배열방향을 따라서 스캔시켜서 각 웨이퍼를 차례로 광학적으로 검출하는 것이다. 제2의 구조는, 1개조 분의 웨이퍼 매수의 대응한 수의 발공소자와 수광소자의 쌍을 웨이퍼 배열방향을 따라서 배치한 것이다. 이 경우, 웨이퍼 척은, 각 웨이퍼의 일부가 발광소자 및 수광소자의 쌍 사이의 광로에 위치하도록 배치되고, 이 상태에서 웨이퍼의 검출이 행해진다.

제2의 구조에 있어서, 예를 들면, 1개조 분의 웨이퍼 매수를 25매로 설정한 경우, 25쌍의 발광소자와 수광소자가 사용된다. 발광소자 및 수광소자는 상호간의 또한 개별적으로 착설된 판을 통하여 지지본체에 착설된다. 예를 들면, 착설판의 표리 양면이 이용되어도, 26매의 착설판이 필요로 된다. 이 때문에, 부품의 갯수감 많게 되고, 또한 착설판이 위치어긋나기 쉽다. 착설판의 위치가 어긋나면, 서로 대항하는 발광소자와 수광소자라든가, 발광명과 수광면이 비대향으로 되고, 검출감도에 흩어짐이 발생한다는 등의 문제점이 생기게 된다.

제2의 구조는, 또한 25개의 수광소자가 있으면, 이들의 출력단자로부터 25개의 웨이퍼 검출신호가 얻어진다. 만약, 이들의 신호를 그대로 병렬로 출력한다면 25개의 라인이 필요하게 되고, 이것에 전원라인(2개)을 더하면, 제27개의 라인선 또는 27심의 플랫케이블이 필요로 된다. 그러나, 그러한 상당수의 라인선 또는 상당폭 넓이의 플랫케이블이 접속되면, 접촉불량이나 단선등이 발생할 가능성이 높게 되고, 신호처리회로의 입력포트도 복잡한 구성으로 된다.

여기서, 25쌍의 발광소자와 수광소자를 몇개, 예를 들면, 5개 또는 7개의 케이블로 분할하고, 시분할적으로 그룹마다 각 발광소자를 온시킴과 함께, 수광소자의 출력을 그룹사이에서 공통의 단자(s)를 통하여 신호처리부로 전달하는 구조가 채용되고 있다. 이러한 시분할 방식에 의하여, 신호라인을 적지않은 개수로 마침하는 것이 가능하다.

그러나, 이 경우, 오프하여야 할 그룹의 수광소자가 다른 온하고 있는 그룹의 발광소자의 광에 감응하여 온하고, 오신호를 발하는 가능성이 있다. 그 이유는, 수광소자는, 그것과 대향하는 발광소자로부터의 광이 없어도 수광면에 문턱치 이상의 광강도를 가지는 광이 입사하면 온하도록 되어 있기 때문이다.

따라서, 본 발명의 목적은, 구조가 간단하면서 또한 신뢰성이 높은 검출장치 및 방법을 제공하는 것이다.

본 발명에 따르면, 간격을 두고 실질적으로 평행하게 배열된 복수의 판형상의 피처리기판을 검출하기 위한 장치로서,

지지체와, 상기 지지체의 간격을 두고 형성된 실질적으로 평행한 한쌍의 종단채널과,

상기 지지체의 간격을 두고 형성된 실질적으로 평행한 복수의 횡단 채널과,

상기 횡단채널은 상기 종단채널에 대하여 실질적으로 직각으로 배치되는 것과,

상기 횡단채널의 상기 간격은 상기 기판의 배열의 상기 간격과 대응하는 것과,

상기 횡단채널 사이에는 상기 한쌍의 종단채널에 대응하여 한쌍씩 형성된 복수쌍의 유지부와,

상기 복수쌍의 유지부에 교대로 한쌍씩 유지된 한쌍의 발광소자와 한쌍의 수광소자와, 상기 한쌍의 발광소자는 상호간에 반대쪽으로 발광면이 대향함과 함께, 상기 한쌍의 수광소자는 상호간에 반대쪽으로 수광면이 향하도록 배치되고, 상기 한쌍의 발광소자는 상호간에 반대쪽으로 인접하는 발광소자와 조합되어 광학적 센서를 구성하는 것과,

1개의 발광소자와 1개의 수광소자로 이루어지는 상기 센서의 당해 발광 및 수광소자 사이가 차광되는지의 여부에 의하여 상기 센서내에 있어서의 기판의 유무가 판정되는 것을 구비하는 장치가 제공된다.

본 발명의 검출장치에서는, 다수의 발광소자 및 수광소자를 유지하는 유지부를 본체와 일체로 형성하였기 때문에, 이들의 유지부를 본체에 착설할 필요가 없고, 조립공정이 대폭으로 간이화 된다. 또한, 각 유지부는 본체와 일체형성되어 있기 때문에, 흔들거리거나 기울어지거나 할 우려가 없고, 발광소자 및 수광소자를 항상 바른 자세로 안정하게 유지한다.

또한, 본 발명의 검출장치 및 방법에서는, 시분할적으로 어는 것인가 한개의 그룹에서 각 발광소자가 온하면, 그 그룹내의 각 검출위치에 기판이 있는지의 여부에 따라서 각 수광소자가 선택적으로 온·오프한다. 이 사이에, 다른 모든 그룹에서는, 어떠한 발광소자도 오프인채로 발광하는 일이 없을 뿐 아니라, 어떠한 수광소자도 디스인에이블 상태, 즉 수광면에 문턱치 이상의 빛이 입사하여도 온 하지 않는 동작불능상태로 된다. 이것에 의하여, 발광소자가 온하고 있는 그룹의 수광소자의 출력신호만이 각 공통단자를 통하여 신호처리부로 송출된다.

[실시예]

제12도에 도시한 반도체웨이퍼의 세정시스템(100)은, 본 발명에 관한 웨이퍼 검출장치(32)를 2개 구비하고 있다.

세정시스템(100)은, 세정부(102), 입력버퍼부(103) 및 출력 버퍼부(104)의 3개의 섹숀으로 구성되어 있다. 입력버퍼부(103)는 세정부(102)의 로우더 유니트(105)측에 배치된다. 출력버퍼부(104)는 세정부(102)의 언로우더 유니트(106)측에 배치된다. 입력버퍼부(103) 및 로우더 유니트(105)의 조와, 출력버퍼부(104) 및 언로우더 유니트(106)의 조는, 대칭직인 구조를 가지며, 실질적으로 동일한 기능적 능력을 가진다.

각 버퍼부(103),(104)의 포트(114)는 2개의 카셋트(C)가 반출입 가능하게 형성된다. 각 카셋트에는 예를 들면 25개의 8인치 웨이퍼(W)가 수용된다.

버퍼부(03),(104)의 안에는 2개의 카셋트를 4단으로 수납가능한 스토커(113)가 배열설치된다. 버퍼부(103),(104)에는 또한, 승강가능한 2대의 카셋트 트랜스퍼(112)가 배열설치된다. 트랜스퍼(112)는 텐테이블(116)상에 배열설치되고, 포트(114), 스토커(113) 및 세정부(102)에 각각 대면하는 위치사이에서 선회가능하게 되어 있다. 카세트(C)는 2개를 1조로 하여, 트랜스퍼(112) 및 포트(114), 스토커(113) 및 세정부(102)사이를 반송된다.

각 로우더 유니트 및 언로우더 유니트(105),(106)에는, 카세트(C)중의 웨이퍼를 카세트로부터 들어올리기 위한 들어올림부재(118)가 배열 설치되어 있다. 들어올림부재(118)에 의하여 카세트(C)로부터 후술하는 웨이퍼척(18)(제1도 참조)으로 웨이퍼가 인도된다. 로우더유니트 및 언로우더 유니트(105),(106)에는, 들어올림부재(118)에 병행하여 본 발명에 관한 웨이퍼 검출장치(32)가 배열설치된다.

로우더 유니트 및 언로우더 유니트(105),(106)사이에 세정부(2)에는 9개의 처리조(7a) 내지 (7i) 배열설치된다. 양측의 처리조(7a),(7h)는 웨이퍼척(18)의 세정에 사용된다. 또한, 처리조(7b),(7e)는 약액세정, 처리조 (7c),(7c),(7f),(7g)는 수세, 처리조(71)는 건조에 사용된다.

처리조(7a) 내지 (7i)의 열을 따라서 3대의 웨이퍼 반송로보트(14)가 이동가능하게 배열설치된다. 각 로보트(14)는 승강이 자유로운 웨이퍼척(18)(제1도 참조)을 구비한다. 웨이퍼척(18)은, 최대 50매까지의 웨이퍼가 한번에 파지가능하게 되어 있다. 미처리웨이퍼는 로우더 유니트(105)에서 카세트로부터 취출되고 또한 척(18)에 의하여 파지되며, 이 상태에서, 로우더 유니트(105)의 검출장치(32)에서 매수가 카운트되어, 처리조(7b) 내지 (7g),(7i)의 순으로 세정되고, 언로우더유니트(106)의 검출장치(32)에서 다시 매수가 카운트되며, 언로우더 유니트(106)에서 빈 카세트에 수납된다.

제1도는 로우더 유니트(105)의 웨이퍼 검출장치(32)와, 처리조(7a),(7b)의 관계를 확대하여 나타낸 사시도이다. 반송로보트(14)는 검출장치(32), 처리조(7a),(7b), 또한 제12도에 도시한 하류의 처리조를 따라서 화살표 A의 방향으로 왕복이동가능하도록 되어 있다. 반송로보트(14)에는 화살표 B의 방향(수직방향)으로 승강가능한 척구동부(1G)가 탑재되어, 이 척구동부(16)에 웨이퍼 척(18)이 부착된다.

웨이퍼척(18)은, 척구동부(16)에 신축·회전가능하게 부착된 한쌍의 수평 주로드(20a),(20b)와, 이들 수평 주로드 (20a),(20b)의 앞끝단 및 기단부에 각각 고착된 수직 로드 (22a),(24a),(22b),(24b)를 구비한다. 수직로드(22a),(24a) 및 (22b),(24b)의 사이에는, 수평한 2개의 웨이퍼 지지로드(26),(28)가 가로로 걸려있다(22b,24b의 사이는 웨이퍼W의 음으로 되어 있기 때문에 도시않됨). 수평 주로드(20a), 수직로드(22a),(24a) 및 웨이퍼 지지로드(26),(28)는 일체로 되어 있어 한쪽의 웨이퍼 파지아암(30a)을 구성한다. 수평 주로드(20b), 수직로드 (22b),(24b) 및 다른 2개의 웨이퍼 지지로드(26),(28)는 일체로 되어 웨이퍼 파지아암(30b)을 구성한다.

척구동부(16)의 회전구등에 의하여 수평주로드(20a),(20b)가 회전하면, 양 웨이퍼 파지아암 (30a),(30b)은 화살표 CA,CB의 방향으로 개폐하고, 1조분의 웨이퍼(W1) 내지 (W25)를 일괄하여 부착 및 이탈 가능하도록 파지한다. 각 웨이퍼 지지로드(26),(28) 양쪽에는 웨이퍼(W1) 내지 (W25) 판면에 직각인 방향으로 일렬로 배열한 상태로 유지하기 위한 홈(G1) 내지 (G25)이일정한 간격으로 형성된다. 도시한 바와같이 이들 웨이퍼(W1) 내지 (W25)는, 그의 하단부가 하부웨이퍼 지지로드(28),(28)로부터도 아래로는 보이도록 하여, 웨이퍼척(18)에 파지된다.

제1도에는, 세정처리의 직전의 상태, 즉 웨이퍼(W1)내지 (W25)를 처리조(7b)의 약액(12)중에 넣기 직전의 상태가 나타내어져 있다. 세정처리를 행하는 때에는, 척 구동부(16)의 하강이동에 의하여 웨이퍼척(18)이 처리조(7b)의 내로 하강하고, 에이퍼(W1) 내지 (W25)를 처리액(12)에 담근다.

본 실시예에 있어서의 웨이퍼 검출장치(32)는, 제12도에 나타낸 바와 같이, 웨이퍼척(18)으로 웨이퍼를 파지하는 로우더 유니트(105)내의 위치로부터 웨이퍼를 파지하는 로우더 유니트(105)내의 위치로부터 웨이퍼를 최초로 처리하는 처리조(7b)에 이르기까지의 웨이퍼척(18)의 행로의 도중에 배치된다. 언로우더 유니트(106)측에서는, 검출장치(32)는, 제12도에 나타낸 바와 같이, 웨이퍼를 최후로 처리하는 처리조(7i)로 부터, 웨이퍼 척(18)으로부터 웨이퍼를 내리는 언로우더 유니트(106)내의 위치까지로 이르기까지의 웨이퍼척(18)의 행로의 도중에 배치된다. 반송로보트(14) 및 척구동부(16)는, 세정처리의 전후에 웨이퍼척(18)을 웨이퍼 검출장치(32)상에 위치결정한다. 이것에 의하여 웨이퍼(W1) 내지 (W1) 내지 (W25)가 웨이퍼 검출장치(32)의 후술하는 웨이퍼 검출위치에 각각배치되고, 각 웨이퍼의 유무등이 검사된다.

제2도에, 웨이퍼 검출장치(32)의 구성을 보다 상세하게 나타낸다. 검출장치(32)는, 이면에 프린트 배선를 가지는 기판(34)과, 기판(34)상에 착설된 블록형상의 본체(36)를 구비한다. 본처(36)와 일체적으로 다수, 예를 들면 2×26 개의 유지부(H1a),(H1b) 내지 (H125),(H25b)가 형성되고, 이들 유지부(H1a),(H1b) 내지 (H25a),(H25b)에 25개의 발광소자(P1) 내지 (P25) 및 수광소자(Q1) 내지 (Q25)가 유지된다.

각 한쌍의 유지부 (H1a),(H1b)는, 본체(36)로부터 수직상방으로 연장될 판형상의 지지부(Ri)와, 이 판형상 지지부(Ri)로부터 상호간에 본체(36)의 폭방향으로 소정의 간격을 두고 각각 수직상방으로 연장된 3개의 유지편(Ui),(Vi),(Xi)으로 구성된다. 이들의 유지편중, 중앙의 유지편(Vi)의 양쪽면, 및 바깥쪽 유지편(Ui),(Xi)의 안쪽면에는 발광소자(Pi) 및 수광소자(Qi)의 각각의 양쪽 둘레부를 받아들이는 세로홈(LG)이 형성된다. 또한, 판형상 지지부(Ri)에는 발광소자(Pi) 및 수광소자(Qi)의 리이드단자(Li)를 기판(34)의 뒷쪽까지 통하는 관통구멍(Fi)이 뚫어 형성된다.

각 발광소자(Pi)및 수광소자(Q1)는 판형상의 소자본체와, 소자본체의 아래면으로부터 수직방향으로 돌출하라는 한쌍의 리이드단자(Li)를 가진다. 이들은, 리이드 단자(Li)를 판형상 지지부(Ri)의 관통구멍(Fi)으로 통하고 소자본체를 지지편(Ui),(Vi)사이 또는 지지편(Xi),(Vi)사이에 끼워 부착하도록 하여 고정유지된다.

발광소자(Pi) 및 수광소자(Qi)의 배치위치 및 발광면 또는 수광면의 방향은, 다음과 같이 되어 있다. 배치위치에 관여하는, 제2도에 나타낸 바와 같이, 본체(36)의 길이방향으로 발광소자(Pi),(Pi+1)와, 수광소자(Qi),(Qi+1)가 한쌍씩이 교대로 배치된다. 단, 양끝단의 발광소자(P1), 수광소자(Q25)는 단독 배치된다. 발광면 및 수광면의 방향에 관여하는, 제3도에 나타낸 바와 같이, 각 한쌍의 발광소자(Pi),(Pi+1)끼리 및 동일쌍의 수광소자(Qi),(Qi+1)끼리는 각각의 발광면 또는 수광면이 반대방향을 향하고 있다. 그러나, 상기와 같이, 발광소자(Pi),(Pi+1)와 수광소자(Q10,(Q+1)가 한쌍씩 교대로 배치되기 때문에, 이러한 각 쌍의 소자가 상호간에 반대방향을 향하는 것으로 인접하는 각 2개의 유지부의 사이의 공간, 즉 각 웨이퍼 검출위치(Zi)를 사이에 두고 한쌍의 발광소자(Pi) 및 수광소자(Qi)가 상호간에 대항하는 것으로 된다.

제4도는, 본 웨이퍼 검출장치의 전체 구성을 나타내는 개략 측면도이다. 이 도면에서는, 웨이퍼척(18)(도시안됨)에 유지된 채로의 웨이퍼(W1) 내지 (W25)가, 에이퍼 유무검사 또는 매수검사를 위하여 각각의 웨이퍼 검출위치(Z1) 내지 (Z25)에 삽입된 상태가 도시되어 있다. 기판(34)의 이면에는 집적회로등의 회로부품(38) 및 코넥터(40)등이 나타내어져 있다. 기판(34)의 이면에는 집적회로등의 회로부품(38) 및 코넥터(40)등이 부착되고, 플랫케이블(42)을 통하여 외부의 회로와 접속된다. 기판(34)의 양끝단부에는, 장치전체를 지지하는 스테어(44)가 결합된다.

다음에 제5(a)도 내지 제5(d)도를 참조하여, 이 웨이퍼 검출장치(32)의 본체(36)와 유지부(H1a),(H1b) 내지 (H25a),(H25b)를 일체 형성하기 위한 가공공정을 설명한다.

먼저, 제5(a)도에 나타낸 바와 같이, 예를 들면 플라스틱 또는 아크릴등의 수지로 이루어진 소정 규격의 가늘고 긴 직사각형체 블록(50)을 성형 가공한다. 다음에 제5(b)도에 나타낸 바와 같이, 블록(50)의 윗면에 블록 폭 방향으로 4개, 블록 길이방향으로 26개의 패턴으로 다수의 관통구멍(5i)은 드릴등에 의하여 천공한다. 이를 관통구멍(51)은, 각 유지부(H)의 홈(LG)을 구성함과 함께 각 판형상 지지부(R)의 리이드단자 끼워넣기용 관통구멍(F)을 구성하는 것으로서, 소정의 구멍 직경(ID)으로 선택된다. 또한, 관통구멍(5i)의 폭방향 및 길이방향에 있어서의 피치(JW),(JL)도 소정의 사이를 중단하도록 2개의 홈(채널)(52)을 엔드밀 등에 의하여 소정의 깊이(De)까지 절삭 형성한다.

도시한 바와 같이, 홈(52)의 안쪽면에는, 각 관통구멍(51)의 흔적이 세로방향으로 반분만큼 남고, 이것이 각 유지편의 홈(그룹)(LG)을 구성한다. 다음에 제5D도에 나타낸 바와 같이, 홈(LG)의 부분을 남겨 블록(50)을 폭방향으로 횡단하도록 소정의 간격으로 다수의 홈(채널)(54)을 엔드밀 등에 의하여 소정의 깊이(Df)까지 절삭형성한다. 그와 같이 하면, 홈(52)과 홈(54)에 의하여 판형상 지지판(R) 및 지지편(V),(V),(X)이 구획된다. 또한, 홈(52)에 의하여 발광소자(Pi) 또는 수광소자(Qi)의 각 배열설치 위치가 규정되고, 홈(54)에 의하여 검사시에 각 웨이퍼가 삽입되는 웨이퍼 검출위치(Z)가 규정된다.

이와 같이 하여, 한개의 블록(50)으로부터 천공 또는 절삭가공에 의하여 본체(36)와 유지부(H1a),(H1b) 내지 (H25a),(H25b)를 일체 형성하는 것이 가능하다. 이 가공에는 NC(수치제어) 선반을 이용하는 것이 좋다. 발광소자(P1) 내지 (P25) 및 수광소자(Q1) 내지 (Q25)는, 유지부(H1a),(H1b) 내지 (H25a),(H25b)에 들어오는 것만으로 확실히 고정 유지된다.

상술한 바와 같이, 본 실시예의 웨이퍼 검출장치에 있어서는, 발광소자(P1) 내지 (P25) 및 수광소자(Q1) 내지 (Q25)를 유지하는 유지부(H1a),(H1b) 내지 (H25a),(H25b)는 본체(36)와 일체 형성되기 때문에, 유지부의 부품수를 생각하지 않고 끝내고, 조립이 대폭으로 간단하게 된다. 또한, 유지부(H1a),(H1b) 내지 (H25a),(H25b)가 본체(36)와 일체 형성되기 때문에, 흔들리거나 기울어지거나 하는 우려가 없기 때문에, 발광소자(P1) 내지 (P25) 및 수공소자(Q1) 내지 (Q25)는 항상 수직한 자세로 안정되게 유지된다. 따라서, 각 대응하는 발광소자(Pi)와 수광소자(Qi)는 거의 평행하게 대향하고, 감도의 흩어짐이 적다.

제6도는, 웨이퍼 검출장치(32)의 전기회로의 구성을 나타낸다. 검출장치(32)에 있어서, 각 발광소자(P1) 내지 (P25) 및 수광소자(Q1) 내지 (Q25)로 이루어지는 25개의 웨이퍼 검출수단(P1,Q1) 내지 (P25,Q25)는, 7개의 그룹(P1 내지 P4,Q1 내지 Q4),(P5 내지 P8,Q5 내지 Q8),(P9 내지 P12,Q9 내지 Q12),(P13 내지 P16,Q13 내지 Q16),(P17 내지 P20,Q17 내지 Q20),(P21 내지 P24,Q21 내지 Q24),(P25,Q25)으로 분할된다.

제1그룹에 있어서, 4개의 발광소자(P1)내지 (P4)를 각각 구성하는 4개의 발광다이오드의 각 애노드는 버퍼엠프(BA1)의 출력단자에 공통접속된다. 4개의 수광소자(Q1) 내지 (Q4)를 각각 구성하는 4개의 포토트랜지스터의 각 콜렉터는 저항 (Rd1) 내지 (Rd4)를 통하여 전원 전압단자 +VO에 접속됨과 함께 대역필터(BPF1) 내지 (BPF4)의 입력단자에 접속되고, 각 에미터는 버퍼앰프(BA1)의 출력단자에 공통접속된다.

제2그룹에 있어서 4개의 발광소자(P5) 내지 (P8)를 각각 구성하는 4개의 발광다이오드의 각 애노드는 저항(Rc1) 내지 (Rc2)을 통하여 고주파전원(60)의 출력단자에 공통 접속되고, 각 캐소드는 버퍼앰프(BA2)의 출력단자에 공통접속된다. 4개의 수광소자(Q5) 내지 (Q8)를 각각 구성하는 4개의 포토트랜지스터의 각 콜렉터는 저항 (Rd1) 내지 (Rd4)을 통하여 전원 전압단자 +VO에 접속됨과 함께 대역필터(BPF1) 내지 (BPF4)의 입력단자에 접속되고, 각 에미터는 버퍼앰프(BA2)의 출력단자에 공통접속된다.

제3 내지 제6그룹에 있어서도, 마찬가지로, 4개의 발광소자(P9 내지 P12),(P13 내지 P16),(P17 내지 P20),(P21 내지 P24)를 각각 구성하는 4개의 발광다이오드가 고주파전원(60)과 버퍼앰프(BA3) 내지 (BA6)(도시안됨)과의 사이에 병렬접속됨과 함께, 4개의 수광소자(Q9 내지 Q12),(Q13 내지 Q16),(Q17 내지 Q20),(Q20 내지 Q24)를 각각 구성하는 4개의 포토트랜지스터가 전원전압단자 +VO 및 대역필터(BPF1) 내지 (BPF4)와 버퍼앰프(BA3) 내지 (BA6)의 사이에 병렬접속된다. 제7그룹에 있어서는, 1개의 발광소자(P25)를 구성하는 1개의 발광다이오드가 고주파전원(601)과 버퍼앰프(BA7)의 사이에 접속되고, 1개의 수광소자(Q25)를 구성하는 1개의 포토트랜지스터가 전원전압단자 +VO 및 대역필터(BPF1)과 버퍼앰프(BA1)과의 사이에 접속된다.

이와 같은 25개의 발광소자 (P1) 내지 (P25) 및 수광소자(Q1) 내지 (Q25)가 매트릭스 형상으로 접속된다. 즉, 다른 그룹이라고 제1열의 수광소자 (Q1),(Q5)...(Q25)의 콜렉터단자(출력단자)는 대역필터(BPF1)의 입력단자에 공통접속되고, 제2열의 수광소자 (Q2),(Q6)...(Q22)의 콜렉터단자(출력단자)는 대역필터(BPF1)의 입력단자에 공통접속되고, 제3열의 수광소자(Q3),(Q7)...(Q23)의 콜렉터단자(출력단자)는 대역필터(BPF3)의 입력단자에 공통접속되며, 제4열의 수광소자(Q4),(Q8)...(Q24)의 콜렉터단자(출력단자)는 대역필터(BPF4)의 입력단자에 공통접속된다.

대역필터(BPF1) 내지 (BPF4)의 출력단자는 각각 적분회로(INT1) 내지 (INT4)의 입력단자에 접속된다. 이들 적분회로(INT1) 내지 (INT4)의 출력단자는 아나로그 스위치로 이루어지는 멀티플렉서(MPX)(62)의 입력단자에 접속된다. 멀티플랙서(62)의 출력단자는 아나로그-디지탈(A/D) 변환기(64)의 입력단자에 접속된다. A/D변환기(64)의 출력단자는 마이크로프로세서(CPU:66)의 입력단자에 접속된다. CPU(66)는, ROM, RAM 등의 메모리(68)에 접속됨과 함께, 적당한 인터페이스를 통하여 표시장치등의 주변장치에도 접속된다.

버퍼앰프(BA1) 내지 (BA7)의 입력단자는, 디코더로 구성되는 셀렉터회로(70)의 출력단자(Y1) 내지 (Y7)에 각각 접속된다. 셀렉터회로(70)는, 검사제어부{CPU(66)가 겸하여도 좋다}로부터 3비트(SO,S1,S2)의 그룹선택신호를 입력하고, 그 3비트의 테이타의 값에 따라서 출력단자(Y1) 내지 (Y7)의 중의 어느 것인가 (Yi)에 "H"레벨의 전압을 출력한다.

본 실시예에 있어서, 버퍼앰프(BA1) 내지 (BA7)는, 제13도에 도시한 바와 같이, 앞단에 결합회로(TrC) 및 최종단에 오픈 콜렉터의 트랜지스터(Tre)를 가지는 TTL회로로 구성된다. 즉, 최종단의 트랜지스터(Tre)의 에미터는 접지된다. 이 때문에, 버퍼앰프(BAi)에 "H"레벨의 전압이 입력하면, 최종단의 트랜지스터(Tre)의 에미터를 통하여 접지되고, "L"레벨로 된다.

버퍼앰프(BAi)의 출력단자가 "L"레밸로 되는, 즉 접지되면, 버퍼앰프 (BAi)의 출력단자에 접속되는 그룹의 모든 발광소자의 애노드-캐소드간을 고주파전원(60)에 기인하는 전류가 흐르고, 이를 발광소자가 고주파전원의 주파수에 동기하여 발광한다. 그룹선택신호(SO,S1,S2)는, 시분할방식에 의하여, 셀렉터 회로(70)의 출력단자(Y1) 내지 (Y7)를 차례로 하나씩 "H"레벨로 하도록하여 일정주기로 값이 변화한다.

한편, 버퍼앰프(BAi)의 출력단자 "L"레벨로 되는, 즉 접지되면, 이 그룹의 발광소자의 에미터도 "L"레벨로 된다. 이 때문에, 이 그룹의 발광소자 및 수광소자 사이에 웨이퍼(W)가 존재하지 않고, 수광소자가 발광소자로부터의 광을 수광가능하도록 하면, 동 수광소자증을 그 콜렉터에 접속된 전원전압 단자 +VO에 기인하는 전류가 흐른다. 즉, 전원전압단자 +VO의 전위에 의하여 "H"레벨로 바이어스된 동 수광소자의 콜렉터도 발광소자의 발광에 등기하여 "L"레벨로 된다.

예를 들면, 제1그룹에 있어서, 웨이퍼(W1),(W2),(W4)가 웨이퍼 검출위치에 존재하는 것으로서 웨이퍼(W3)가 탈락한 경우는, 수광소자(Q1),(Q2),(Q4)는 오프로, 수광소자(Q3)만 온한다. 그러면, 수광소자 (Q1),(Q2),(Q4)의 콜렉터 즉 각 출력단자는 "H"레벨인채로, 수광소자(Q30)의 콜렉터 즉 출력단자만이 "L"레벨로 된다. 즉, 발광다이오드로부터의 광에 따른 주파수의 웨이퍼 검출신호가 수광소자(Q3)의 콜렉터로부터 얻어진다. 이 웨이퍼 검출신호는, 대역필터(BPF3)로 불필요한 수파수 성분을 제거하고, 검파하여 적분회로(INT3)로 직류레벨을 변환되기 때문에, 멀티플렉서(62) 및 A/D변환기(64)를 통하여 디지탈신호로서 CPU(66)에 보내진다.

이와 같이, 제1그룹에서 웨이퍼검출이 행해질때, 버퍼램프(BA1)이외의 버퍼램프(BA2) 내지 (BA7)의 출력단자는 모든 하이임피던스 상태로 되고 있다. 바꿔 말하면, 제2 내지 제7 그룹의 모든 수광소자의 에미터는 비접지 상태로 유지된다. 이것에 의하여, 제1그룹이외의 그룹(제2 내지 제7그룹)에 있어서는, 모든 발광소자가 오프인채로 발광하는 것이 없을 뿐 아니라, 모든 수광소자가 디스인에이블 상태, 즉 수광면에 문턱치 이상의 광이 입사하여도 온하지 않는 동작불능 상태로 유지된다. 따라서, 예를 들면, 제2그룹의 수광소자(Q5)의 수광면에 발광다이오드의 발광주파수에 가까운 주파수로 상당의 광강도를 가지는 주위광이 예를 들어 입사한 것으로 하여도, 수광소자(Q5)가 온할 우려가 없고, 따라서 잘못 웨이퍼 검출신호가 CPU(66)에 부여될 우려가 없다.

또한, 수광소자(Q1) 내지 (Q25)로서는, 포트트랜지스터의 대신에, 포토다이오드(Pd)와 트랜지스터(Tr)를, 제14도에 나타낸 바와 같이 조합하여 사용하는 것도 가능하다.

다음에, 제7도 및 제8도를 참조하여 본 발명의 웨이퍼 검출장치의 전기회로부이 제2의 특징에 대하여 설명한다.

검출되어야 하는 웨이퍼가 실리콘웨이퍼와 같은, 비투명체, 즉 실질적으로 완전 투광체라면, 발광소자(Pi)와 수광소자(Qi)의 사이에 웨이퍼가 존재하는 경우와 없는 경우에는 수광소자(Qi)의 수광면에 입사하는 광의 강도에 현저한 차이가 있다. 이 때문에, 수광소자(Qi)의 출력신호 레벨에도 현저한 차가 나타나기 때문에 웨이퍼 유무의 판별은 용이하게 행한다. 그러나, 검출하여야 할 웨이퍼가 유리기판등의 투명체 내지 반 투명체인때, 즉 완전투광체가 아닌때, 웨이퍼가 있는 경우와 없는 경우에 수광소자(Qi)의 수광면에 입사하는 광의 강도는 거의 차이가 없다. 이 때문에, 수광소자(Qi)의 출력신호레벨에 나타나는 차이가 작고, 웨이퍼 유뮤의 판별은 어렵게 된다.

종래의 이러한 종류의 검출장치에 있어서는, 상기와 같은 투명체 또는 반투명체의 웨이퍼에 대하여 웨이퍼 유무검사 또는 매수검사등을 행하는 경우에도, 모든 웨이퍼 검출수단(P1,Q1) 내지 (P25,Q25)에 대하여 동일(단일)의 문턱치를 설정하고, 각 수광소자의 유뮤를 판별하고 있다. 그러나, 제7도에 나타낸 바와 같이, 웨이퍼 검출수단(P1,Q1) 내지 (P25,Q25)의 감도에 흩어짐이 있으면, 단일의 문턱치(TH)에서 웨이퍼의 유무를 판별할 수 없는 것도 나타난다.

제7도에 있어서, 실선(M1),(M2)...의 레벨은 각 웨이퍼가 없는 경우와 각 웨이퍼 검출수단 (P1,Q1),(P2,Q2).. 의 수광소자 (Q1),(Q2)...의 출력신호레벨이며, 점선(M1'),(M2')의 레벨은 각 웨이퍼가 있는 경우의 각 웨이퍼 검출수단(P1,Q1),(P2,Q2)...의 수광소자 (Q1),(Q2)의 출력신호레벨이다. 웨이퍼가 투명 또는 반투명체이면, 그것이 있는 경우와 없는 경우에 소광소자의 출력신호레벨에 그 정도의 차는 나타나지 않는다. 이 예에서는, 웨이퍼 검출수단(P3,Q3)의 감도가 다른 것보다도 높은 쪽에 기울어져 있다. 이 수단에서는, 웨이퍼가 있는 경우에는 수광소자(Q3)의 출력신호 레벨(M3')은 문턱지(TH)보다 높고, 이것은 오판정을 가져온다.

이러한 불합리한 점을 시정하기 위하여, 문턱치(TH)를 (M3')보다 높게 하면, 이번에는 웨이퍼 검출수단 (P1,Q1),(P4,Q4)에 있어서 웨이퍼의 유무를 판별할 수 없게 된다. 그래서 각 웨이퍼 검출수단 (P1,Q1),(P2,Q2)... 마다에 감도에 따른 고유의 문턱치를 설정하는 것이 생각되나, 신호처리가 복잡하게 될뿐 아니라, 각각의 감도가 시간경과적으로 변화하는 것이므로, 수시 재설정할 필요가 있고, 실용적은 아니다.

본 실시예의 웨이퍼 검출장치에서는, 이러한 문제를 다음과 같이 하여 해결하고 있다. CPU(66)가, 모든 웨이퍼 검출수단 (P1,Q1) 내지 (P25,Q25)에 대하여 웨이퍼(W1) 내지 (W25)가 웨이퍼 검출위치에 없는 경우의 수광소자(Q1) 내지 (Q25)의 출력신호의 값을 메모리(68)에 보존되어 있는 각각의 기준치로 나누어 계산한다. 그러면, 각각의 나눈값 또는 비율(%)은, 웨이퍼가 없는 경우는 거의 100%이며, 웨이퍼가 있는 경우는 예를 들면 70%정도의 값 m1,m2...로 된다. 이 차는 감도의 흩어짐에 관계없이 모든 웨이퍼 검출수단 (P1,Q1) 내지 (P25,Q25)의 감도에 흩어짐이 있어도, 투명 또는 반투명한 웨이퍼(W2) 내지 (W25)의 유무를 용이하게 판별하는 것이 가능하다.

다음에, 제9도 및 제10도를 참조하여 본 웨이퍼 검출장치의 전기회로부의 제3의 특징에 대하여 설명한다. 상기와 같이, 검출되어야 할 웨이퍼가 유리기판등의 투명체 내지 반투명체인 때는, 검사되어야 할 1조분의 웨이퍼(W1) 내지 (W25)가 본 웨이퍼 검출장치의 웨이퍼 검출장치(Z1) 내지 (Z25)를 빼내도록, 웨이퍼척(18)을 이동시켜면 좋다. 그와 같이 하면, 제9도에 나타낸 바와 같이 각 웨이퍼(W1)와 각 웨이퍼 검출수단(P1,Q1)의 상대적 위치관계가 시간적으로 변화하고, 제10도에 나타낸 바와 같은 웨이퍼 검출신호 파형이 얻어진다. 제10도의 신호파형의 각부 (a) 내지 (e)는 제9도의 각 상대적 위치관계 (a) 내지 (e)에 각각 대응하고 있다.

제9도의 (a)에 나타낸 바와 같이, 웨이퍼(W1)의 하단부가 웨이퍼 검출수단(P1,Q1)의 광축에 오기 전은, 발광소자(Pi)로부터의 광이 직접 발광소자(Qi)에 입사하도록 웨이퍼(W1)의 둘레부가 웨이퍼 검출수단(P1,Q1)의 광축에 닿으면, 발광소자(Pi)로부터의 광이 웨이퍼 둘레부에서 산란하기 때문에, 제10도의 (b)에 나타낸 바와 같이 광검출치가 급격하게 떨어진다. 다음에, 제9도의 (c)에 나타낸 바와 같이, 웨이퍼 둘레부의 안쪽의 웨이퍼 한쪽 끝단부가 웨이퍼 검출수단(P1,Q1)의 광축을 빠져나가는 사이는, 발광소자(Pi)로부터의 광은 웨이퍼(Wi)에서 산란하지 않고 단순히 투과하므로 수광소자(Qi)에 입사하기 때문에, 제10도의 (c)에 나타낸 바와 같이 광검출치는 최고레벨로부터 웨이퍼 투과시의 감쇠분만큼 낮은 레벨로 된다. 다음에, 제9도의 (d)에 나타낸 바와 같이, 웨이퍼(Wi)가 웨이퍼 검출수단(P1,Q1)의 광축을 빠질 때는, 다시 웨이퍼 둘레부가 광축을 횡단하기 때문에, 제10도의 (c)에 나타낸 바와 같이 광검출치는 다시 크게 떨어진다. 그리고, 제9도의 (e)에 나타낸 바와 같이, 웨이퍼(Wi)가 광축을 완전하게 빠진 후는, 발광소자(Pi)로부터의 광은 직접 수광소자(Qi)로 입사하기 때문에, 광검출치는 최고레벨로 돌아온다.

이와 같이, 투명 또는 반투명한 웨이퍼 (Wi)가 검출위치(Zi)를 빠져 나가면, 제10도에 나타낸 바와 같이, 2개의 현저한 강하 (B),(C)를 가지는 웨이퍼 검출신호파형이 웨이퍼 검출수단(P1,Q1)으로 부터 얻어지기 때문에, 이 파형으로부터 용이하게 웨이퍼 유무를 판별하는 것이 가능하다. 또한 웨이퍼척(18) 및 웨이퍼(W1) 내지 (W25)를 정지시킨 상태에서 본 웨이퍼 검출장치를 이동시켜도, 상기와 같은 작용효과가 얻어진다.

제11도는, 상기 본 웨이퍼 검출장치의 전기회로부의 제3의 특징의 응용레를 나타낸다. 제11도에 있어서, LCD기판(80)은 스핀척(회전대)(83)상에서 소정의 처리 예를 들면 레지스트 도포를 받기 위하여 스핀척(82)의 윗면에 흡착유지된다. 이와 같은 회전식의 처리장치에 있어서, 균일한 처리결과를 얻으려면, 피처리기판(LCD기판)(80)이 스핀척(82)상에 바르게 위치결정되고 있는지 어떤지를 검사하는 것으로 되나, LCD기판(80)은 투명 유리기판이므로, 종래의 광학적 검출법으로는 LCD기판(80)은 투명 유리기판이므로, 종래의 광학적 검출법으로는 LCD기판(80)의 위치를 검출하는 것이 어렵다. 제11도에 나타낸 바와 같이, LCD기판(80)이 회전할 때에 그 4 모서리의 끝단부가 발광소자(84)와 수광소자(86)사이의 광축을 자르도록 각 부를 배치한다. 따라서, 그 신호파형을 기초로 제어회로(88)에서 LCD기판(80)의 위치 어긋남을 검출하는 것이 가능하다. 또한, 검출한 위치 어긋남 양을 피드백 시켜서 자동적으로 LCD기판(80)의 위치조정을 행하는 기구를 형성하여도 좋다.

본 발명의 적용가능한 피처리기판으로서는 반도체 웨이퍼에 한하지 않고, LCD기판등이어도 좋고, 일반적으로는 임의의 피처리기판이 가능하다, 또한, 본 발명은, 피처리기판의 유무검사나 매수검사 혹은 위치 어긋남 검사에 한하지 않고, 다른 용도에도 응용가능하다.

Claims

간격을 두고 실질적으로 서로 병렬되게 배열된 다수 개의 기판을 검출하는 장치로서, 지지체와, 상기 지지체내에 형성되어 서로 일정 거리만큼 떨어진 한 쌍의 병렬 종단 채널과, 간격을 두고 상기 지지체내에 형성되며, 다수 개의 유지부 쌍의 각각이 상기 종단 채널에 의해 이웃한 횡단 채널들 사이에 각각 형성되며, 상기 종단 채널에 대해 실질적으로 수직 상태를 이루며, 상기 간격이 상기 다수 개의 기판이 배열된 상기 간격에 상응하는 다수 개의 병렬 횡단 채널과, 한 쌍의 발광소자와 한쌍의 수광소자가 상기 유지부 쌍내에 교호적으로 배치하도록 배열된 다수 개의 발광소자 및 수광소자가 쌍을 구비함에 있어서, 상기 각 발광소자 쌍은 상반되는 방향으로 위치된 발광면을 가지며, 상기 각 수광소자쌍은 상반되는 방향으로 위치된 수광면을 가지며, 상기 각 발광소자 쌍은 마주하는 수광소자와 연결되어 각각의 광센서를 구성하도록 하며, 상기 각각의 광센서는 상기 발광소자 사이의 빛이 차단되는 지의 여부를 검출하여 소정 기판의 존재 유무를 결정하는 것을 특징으로 하는 검출장치.
제1항에 있어서, 상기 각각의 유지부는 상기 종단 채널의 측벽부가 되는 상반도는 측면에 형성되는 한쌍의 홈을 가며, 상기 발광소자 및 수광소자는 상기 한쌍의 흠에 결합됨을 특징으로 하는 검출장치.
제1항에 있어서, 상기 광센서는 다수 개의 그룹으로 나누어지고 시분할 기준으로 한 그룹의 상기 광센서의 상기 발광소자가 빛을 방출하도록 하며, 상기 한 그룹의 상기 광센서의 상기 수광소자가 인에이블된 상태로 설정되도록하는 온(ON)신호를 출력하는 선택수단을 더 포함하는 것을 특징으로 하는 검출장치.
제3항에 있어서, 상기 광센서는 제1 내지 제4광센서를 포함하며, 상기 제1 및 제3 광센서의 상기 수광소자의 출력단자에 전기적으로 접속되어, 상기 제1 및 제3 광센서의 출력신호를 읽기 위한 제1 읽어내기 수단과, 상기 제2 및 제4 광센서의 상기 수광소자의 출력단자에 전기적으로 접속되어, 상기 제2 및 제4광센서의 출력신호를 읽기 위한 제2 읽어내기 수단과, 상기 제1 및 제2 광센서의 상기 수강소자의 입력단자에 전기적으로 접속되는 정상적으로 개방된 제1 스위칭 수단과, 상기 제3 및 제4 광센서의 상기 수광소자의 입력단자에 전기적으로 접속되는 정상적으로 개방된 제2 스위칭 수단을 더 포함하여서, 상기 선택수단이 시분할 기준을 제1 및 제2 온 신호를 출력하여, 상기 제1 온 신호는 상기 제1 및 제3 광센서의 상기 발광소자를 제어하여 빛을 방출하도록 하며 상기 제1 스위칭수단을 차단하여 상기 제1 및 제3 광센서의 상기 수광소자를 인에이블된 상태로 설정하며, 상기 제2 온 신호는 상기 제3 및 제4 광센서의 상기 발광소자를 제어하여 빛을 방출하도록 하며 상기 제2 스위칭수단을 차단하여 상기 제3 및 제4 광센서의 상기 수광소자를 인에이블된 상태로 설정하는 것을 특징으로 하는 검출장치.
제4항에 있어서, 상기 제1 및 제3 광센서의 상기 수광소자의 상기 출력단자와 상기 제2 및 제4 광센서의 상기 수광소자의 상기 출력단자는 바이어스 전압 인가수단에 접속되며, 상기 제1 및 제2 광센서의 상기 수광소자의 상기 입력단자는 상기 제1스위칭수단에 의해 접지되며, 상기 제3 및 제4 광센서의 상기 수광소자의 상기 입력단자는 상기 제2스위칭 수단에 의해 접지됨을 특징으로 하는 검출장치.
제5항에 있어서, 상기 제1 및 제4 광센서의 상기 발광소자는 제1 및 제2단자를 각각 가지는 반도체 발광소자를 구비하며, 상기 제1 및 제4 광센서의 상기 반도체 발광소자의 상기 제1단자는 고주파 전압 인가수준에 접속되며, 상기 제1 및 제2 광센서의 상기 반도체 발광소자의 상기 제2단자는 상기 제1스위칭수단에 의해 접지되며, 상기 제3 및 제4 광센서의 상기 반도체 발광소자의 상기 제2단자는 상기 제2스위칭수단에 의해 접지됨을 특징으로 하는 검출장치.
간격을 두고 실질적으로 서로 병렬되게 배열된 다수 개의 기판을 검출하는 장치로서, 지지체와, 상기 지지체에 의해 지지되는 적어도 제1 내지 제4 광센서를 가진, 상기 기판이 배열된 상기 간격에 상응하는 간격으로 배열되며, 상기 광센서의 각각은 하나의 발광소자와 하나의 수광소자로 이루어지며 상기 발광소자와 상기 수광소자 사이의 빛이 차단되는지를 검출하여 소정 기판의 존재 유무를 결정하는 다수 개의 광센서와, 상기 제1 및 제3 광센서의 상기 수광소자의 출력단자에 전기적으로 접속되어, 상기 제1 및 제3 광센서의 출력신호를 읽기 위한 제1 읽어내기 수단과, 상기 제2 및 제4 광센서의 상기 수광소자의 출력단자에 전기적으로 접속되어, 상기 제2 및 제4광센서의 출력신호를 읽기 위한 제2 읽어내기 수단과, 상기 제1 및 제2 광센서의 상기 수강소자의 입력단자에 전기적으로 접속되는 정상적으로 개방된 제1 스위칭 수단과, 상기 제3 및 제4 광센서의 상기 수광소자의 입력단자에 전기적으로 접속되는 정상적으로 개방된 제2 스위칭 수단과, 시분할 기준을 제1 및 제2 온 신호를 출력하는 선택수단을 포함하는 데 있어서, 상기 제1 온 신호는 상기 제1 및 제2 광센서의 상기 발광소자를 제어하여 빛을 방출하도록 하며 상기 제1스칭수단을 차단하여 상기 제1 및 제2 광센서의 상기 수광소자를 인에이블된 상태로 설정하며, 상기 제2 온 신호는 상기 제3 및 제4 광센서의 상기 발광소자를 제어하여 빛을 방출하도록 하며 상기 제2 스위칭수단을 차단하여 상기 제3 및 제4 광센서의 상기 수광소자를 인에이블된 상태로 설정하는 것을 특징으로 하는 검출 장치.
제7항에 있어서, 상기 제1 및 제3 광센서의 상기 수광소자의 상기 출력단자와 상기 제2 및 제4 광센서의 상기 수광소자의 상기 출력단자는 바이어스 전압 인가수단에 접속되며, 상기 제1 및 제2 광센서의 상기 수광소자의 상기 입력단자는 상기 제1스위칭수단에 의해 접지되며, 상기 제3 및 제4 광센서의 상기 수광소자의 상기 입력단자는 상기 제2 스위칭수단에 의해 접지됨을 특징으로 하는 검출 장치.
제8항에 있어서, 상기 제1 및 제4 광센서의 상기 발광소자는 제1 및 제2 단자를 각각 가지는 반도체 발광소자를 구비하며, 상기 제1 및 제4 광센서의 상기 반도체 발광소자의 상기 제1 단자는 고주파 전압 인가수단에 접속되며, 상기 제1 및 제2 광센서의 상기 반도체 발광소자의 상기 제2단자는 상기 제1 스위칭수단에 의해 접지되며, 상기 제3 및 제4 광센서의 상기 반도체 발광소자의 상기 제2단자는 상기 제2 스위칭수단에 의해 접지됨을 특징으로 하는 검출 장치.
제9항에 있어서, 상기 제1 및 제3 광센서의 상기 수광소자의 상기 출력단자 각각과 상기 제1읽어내기 수단은 제1대역 필터를 통해 연결되며, 상기 제2 및 제4 광센서의 상기 수광소자의 상기 출력단자 각각과 상기 제2 읽어내기 수단을 제2대역 필터를 통해 연결되어서, 불필요한 주파수 성분이 상기 제1 및 제2 대역 필터에 의해 상기 수광소자의 상기 출력신호로부터 제거됨을 특징으로 하는 검출 장치.
제10항에 있어서, 상기 제1 및 제4 광센서의 상기 발광소자의 각각은 발광 다이오드를 구비하며, 상기 각 발광소자의 상기 제1단자는 상기 발광 다이오드의 양극이며, 상기 각 발광소자의 상기 제2단자는 상기 발광 다이오드의 음극임을 특징으로 하는 검출 장치.
제11항에 있어서, 상기 제1 내지 제4 광센서의 상기 수광소자의 각각은 광트랜지스터를 구비하며, 상기 각 수광소자의 상기 출력단자는 상기 광트랜지스터의 콜렉터이며, 상기 각 수광소자의 상기 입력단자는 상기 광트랜지스터의 에미터임을 특징으로 하는 검출 장치.
제11항에 있어서, 상기 제1 내지 제4 광센서의 상기 수광소자의 각각은 광다이오드와 상기 광다이오드에 의해 턴 온/오프된느 트랜지스터를 구비하며, 상기 각 수광소자의 상기 출력단자는 상기 트랜지스터의 콜렉터이며, 상기 각 수광소자의 상기 입력단자는 상기 트랜지스터의 에미터임을 특징으로 하는 검출장치.
간격을 두고 실질적으로 서로 병렬되게 배열된 다수 개의 기판을 검출하는 방법으로서, 상기 기판이 배열된 상기 간격에 상응하는 간격으로, 각각이 하나의 발광소자와 하나의 수광소자로 이루어진 다수 개의 광센서를 배열하는 단계와, 상기 관센서와 관련하여 상기 기판을 위치시켜서 상기 기판 중의 한 기판이 상기 광센서 중의 한 광센서의 상기 발광소자 및 수광소자 사이에 삽입되는 단계와, 상기 광센서를 다수 개의 그룹으로 나누어서, 각각이 한 그룹의 상기 광센서의 상기 발광소자가 빛을 방출하도록 하고 상기 한 그룹의 상기 광센서의 상기 수광소자가 인에이블된 상태에 설정되도록 하는, 시분할 기준으로 온 신호들을 출력하는 단계와, 상기 발광소자와 상기 수광소자 사이의 빛이 차단되는지에 따라서, 대여필터에 의해 여과되어, 독출되기 전에 불필요한 주파수 성분이 제거된 상기 수광소자의 출력이 가변되는 방법을 독출하여서 소정 기판의 존재 유무를 결정하는 단계를 포함함을 특징으로 하는 검출 방법.
제14항에 있어서, 상기 기판의 존재 유무는 기준값 대 검출값의 비를 기준으로 하여 결정되며, 상기 검출값은 상기 기판이 검출될 때 상기 수광소자가 출력하는 신호의 값이며, 상기 기준값은 상기 발광소자로부터 방출된 빛이 차단없이 상기 수광소자에 의해 전해질 때 상기 수광소자가 출력하는 신호의 값임을 특징으로 하는 검출 방법.
제15항에 있어서, 상기 기판의 존재 유무는 상기 비를 근거로 결정되는 데, 상기 기판은 투명 또는 반투명 물질로 형성됨을 특징으로 하는 검출방법.
제14항에 있어서, 상기 기판과 상기 관센서가 서로 이동됨에 따라 상기 수광소자의 상기 출력이 독출됨을 특징으로 하는 검출 방법.
제17항에 있어서, 상기 기판의 에지가 상기 발광소자와 상기 수광소자 사이의 영역을 통과할 때 상기 수광소자의 상기 출력의 독출이 계속적으로 진행되며, 삭 기판의 존재 유무는 상기기판의 상기 에지가 상기 영역을 통과할 때 상기 수광소자의 상기 출력이 가변되는 방법을 검출함으로써 결정됨을 특징으로 하는 검출 방법.
제18항에 있어서, 상기 기판의 존재 유무는 상기 기판의 상기 에지가 상기 영역을 통과할 때 상기 수광소자의 상기 출력이 가변되는 방법을 검출함으로써 결정되며, 상기 기판은 투명 또는 반투명 물질로 형성됨을 특징으로 하는 검출 방법.