JP3131750B2 - 被処理体検出装置及び方法 - Google Patents

被処理体検出装置及び方法

Info

Publication number
JP3131750B2
JP3131750B2 JP30775092A JP30775092A JP3131750B2 JP 3131750 B2 JP3131750 B2 JP 3131750B2 JP 30775092 A JP30775092 A JP 30775092A JP 30775092 A JP30775092 A JP 30775092A JP 3131750 B2 JP3131750 B2 JP 3131750B2
Authority
JP
Japan
Prior art keywords
light
wafer
light receiving
detection
receiving element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30775092A
Other languages
English (en)
Other versions
JPH06132269A (ja
Inventor
勝利 杢尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP30775092A priority Critical patent/JP3131750B2/ja
Priority to TW082108675A priority patent/TW235376B/zh
Priority to US08/138,077 priority patent/US5406092A/en
Priority to KR1019930021776A priority patent/KR100260118B1/ko
Publication of JPH06132269A publication Critical patent/JPH06132269A/ja
Application granted granted Critical
Publication of JP3131750B2 publication Critical patent/JP3131750B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67057—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing with the semiconductor substrates being dipped in baths or vessels
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/136—Associated with semiconductor wafer handling including wafer orienting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Geophysics And Detection Of Objects (AREA)
  • Cleaning In General (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、板状の被処理体を光学
的に検出する被処理体検出装置および方法に関する。
【０００２】
【従来の技術】この種の被処理体検出装置は、たとえば
半導体製造工場において多数枚の半導体ウエハを一度に
洗浄する装置で用いられている。
【０００３】半導体ウエハ洗浄装置においては、洗浄処
理能率を上げるために、多数枚たとえば２５枚の半導体
ウエハを板面（ウエハ面）にほぼ垂直な方向に一列にほ
ぼ等間隔で配列した状態でウエハチャック等の搬送アー
ムで把持しつつ一括して（１組として）洗浄するように
しているが、洗浄中に一部のウエハがウエハチャックか
ら脱落することがあるので、洗浄処理の前後で１組中の
各ウエハの有無、配列状態ないしウエハ全部の枚数等を
チェックするために、ウエハ枚数カウント装置あるいは
ウエハ枚葉カウンタ等と称されるウエハ検出装置が用い
られている。
【０００４】ウエハ検出装置には、ウエハチャックに把
持されている１組分のウエハに対して１個の発光素子と
１個の受光素子とからなる光学的ウエハ検出手段をウエ
ハ配列方向に相対的に移動（スキャン）させて各ウエハ
を順次光学的に検出する第１の方式と、１組分のウエハ
枚数（２５枚）に対応した個数の発光素子と受光素子と
を各々対向させてウエハ配列方向に所定の間隔を置いて
固定配置し、１組分のウエハの各々の少なくとも一部が
それと対応する発光素子および受光素子間の空間または
光路に位置するようにウエハチャックを位置決めして各
ウエハを光学的に検出する第２の方式とがある。
【０００５】図１２および図１３に、上記第２の方式を
採用する従来の典型的なウエハ検出装置の構成を示す。
このウエハ検出装置は、図１２に示すように、細長い直
方体状の本体１００の上面に１組分のウエハＷ1 〜Ｗ25
に対応した枚数のウエハ検出板Ｋ0 〜Ｋ25をほぼ一定の
間隔で立設してなるものである。ウエハチャック（図示
せず）は、それに把持されている１組分のウエハＷ1 〜
Ｗ25（図示せず）の下端部がそれぞれ対応するウエハ検
出板Ｋ0 〜Ｋ25の間隙（ウエハ検出位置）に入るよう
に、本ウエハ検出装置の上に位置決めされる。図１３に
示すように、各ウエハ検出板Ｋi の両面には受光素子Ｑ
i と発光素子Ｐi がそれぞれ貼付され、各ウエハ検出板
Ｋi の受光素子Ｑi はそれと対向する前隣のウエハ検出
板Ｋi-1 の発光素子Ｐi-1 からの光を受光するようにな
っている。相隣接するウエハ検出板Ｋi-1 ，Ｋi の間に
ウエハＷｉが存在するときは、発光素子Ｑi-1 からの光
がウエハＷｉで遮光されるため受光素子Ｑi より例えば
“Ｈ”レベルの出力信号が得られ、ウエハＷｉが両ウエ
ハ検出板Ｋi-1 ，Ｋi の間に存在しないときは、発光素
子Ｑi-1 からの光が各受光素子Ｑi に入射するため受光
素子Ｑi より“Ｌ”レベルの出力信号が得られるように
なっている。
【０００６】このように、１組分のウエハ枚数を２５枚
と設定した場合、本ウエハ検出装置においては２５枚の
ウエハ検出板Ｋ0 〜Ｋ24に２５個の発光素子Ｐ1 〜Ｐ25
がそれぞれ取付されるとともに、２５枚のウエハ検出板
Ｋ1 〜Ｋ25に２５個の受光素子Ｑ1 〜Ｑ25がそれぞれ取
付される。したがって、２５個の受光素子Ｑ1 〜Ｑ25の
出力端子より２５個のウエハ検出信号が得られるが、こ
れらの信号をそのまま並列に出力したならば２５本のラ
インが必要となり、これに電源ライン（２本）が加わる
ので、計２７本のバラ線または２７芯のフラットケーブ
ルを使うことになる。しかし、そのような相当多数のバ
ラ線または相当幅広のフラットケーブルが接続される
と、接触不良や断線等の発生する可能性が高くなり、信
号処理回路の入力ポートも繁雑な構成となる。
【０００７】そこで、各発光素子Ｐ1 〜Ｐ25と各受光素
子Ｑ1 〜Ｑ25とからなる２５個のウエハ検出手段（Ｐ1,
Ｑ1 ）〜（Ｐ25，Ｑ25）を複数ブロックたとえば７ブロ
ック（Ｐ1 〜Ｐ4,Ｑ1 〜Ｑ4 ）、（Ｐ5 〜Ｐ8 ，Ｑ5 〜
Ｑ8 ）、（Ｐ9 〜Ｐ12，Ｑ9〜Ｑ12）、（Ｐ13〜Ｐ16，
Ｑ13〜Ｑ16）、（Ｐ17〜Ｐ20，Ｑ17〜Ｑ20）、（Ｐ21〜
Ｐ24，Ｑ21〜Ｑ24）、（Ｐ25，Ｑ25）に分割し、時分割
的にブロック毎に各発光素子Ｐi をオンさせて各受光素
子Ｑi の出力信号（ウエハ検出信号）を信号処理部に取
り込むようにしている。このような時分割方式によっ
て、ウエハ検出手段用の信号ラインを７本に抑え、これ
に２本の電源ラインを加えても計９本のラインで済ます
ことができる。
【０００８】図１４は、各ブロック（第１および第２ブ
ロックのみ図示）における発光部の回路構成を示す。第
１ブロック内の発光素子たとえば発光ダイオードＰ1 〜
Ｐ4は互いに並列接続され、各々のアノード端子は電源
電圧端子Ｖ0 に接続され、各々のカソード端子は抵抗Ｒ
A を介して共通のスイッチングトランジスタＴ1 のコレ
クタ端子に接続されている。第２ブロック内の発光素子
Ｐ5 〜Ｐ9 および他のプロック内の発光素子も同様に接
続されている。ウエハ検出制御部（図示せず）よりいず
れか１つのブロック、たとえば第１ブロックに対して
“Ｈ”レベルのブロックイネーブル信号Ｓ1 が与えられ
ると、スイッチングトランジスタＴ1 がオンになり、第
１ブロック内の全部の発光素子Ｐ1 〜Ｐ4 が発光する。
次に、第２ブロックに対してブロックイネーブル信号Ｓ
2 （“Ｈ”）が与えられると、スイッチングトランジス
タＴ2 がオンになり、第２ブロック内の全部の発光素子
Ｐ5〜Ｐ9 が発光するようになっている。
【０００９】図１５は、各ブロッック（第１および第２
ブロックのみ図示）における受光部の回路構成を示す。
第１ブロック内の受光素子たとえばフォトトランジスタ
Ｑ1〜Ｑ4 は互いに並列接続され、各々のコレクタ端子
は抵抗ＲB を介して電源電圧端子Ｖ0 に接続されるとと
もに４つの共通出力端子Ｙ1 〜Ｙ4 に接続され、各々の
エミッタ端子は接地されている。第２ブロック内の受光
素子たとえばフォトトランジスタＱ5 〜Ｑ9 は互いに並
列接続され、各々のコレクタ端子は抵抗ＲB を介して電
源電圧端子Ｖ0 に接続されるとともに４つの共通出力端
子Ｙ1 〜Ｙ4 に接続され、各々のエミッタ端子は接地さ
れている。他のブロック内の受光素子も同様に接続され
ている。上記のようにして発光部側のいずれかのブロッ
クで発光素子が発光すると、そのブロックに対応した各
ウエハ位置にウエハが実際存在しているか否かに応じて
受光部側の対応するブロック内の各受光素子が選択的に
受光する。たとえば、第１ブロック内において、ウエハ
Ｗ1 ，Ｗ2 ，Ｗ4 が各ウエハ保持位置に存在するものの
ウエハＷ3 が脱落していた場合は、受光素子Ｑ1 ，Ｑ2
，Ｑ4 のコレクタ端子からはそれぞれ“Ｈ”レベルの
信号が得られ、受光素子Ｑ3 のコレクタ端子からは
“Ｌ”レベルの信号が得られる。これら４つの受光素子
Ｑ1 〜Ｑ4 からのウエハ検出信号はそれぞれ共通出力端
子Ｙ1 〜Ｙ4 を通って信号処理部（図示せず）へ送られ
る。
【００１０】
【発明が解決しようする課題】上記したような従来のウ
エハ検出装置では、各発光素子Ｐi と各受光素子Ｑiと
を支持するウエハ検出板Ｋi は、図１３の点線で示すよ
うに、本体１００に挿抜可能に植設される。このように
挿抜可能とするのは、各ウエハ検出板Ｋi を１枚単位で
交換可能とするためである。したがって、本体１００に
は、各ウエハ検出板Ｋi を受け入れるための溝１００ａ
が形成され、溝１００ａの底部にはウエハ検出板Ｋi の
配線端子と電気的に接続するためのソケット端子が設け
られる。
【００１１】このように、従来のウエハ検出装置は、本
体１００に多数のウエハ検出板Ｋ0〜Ｋ25を植設する組
立体として構成されるため、部品点数が多くて組立に手
間がかかるうえ、ウエハ検出板Ｋi がぐらついたり傾き
やすい。ウエハ検出板Ｋi がぐらついたり傾いたりする
と、相対向する発光素子Ｐi と受光素子Ｑi とが非平行
になり、検出感度にバラツキが生ずる等の不具合があ
る。また、ウエハ検出板Ｋi の両面に発光素子Ｐi と各
受光素子Ｑi とが貼付されるため、そのぶん板厚が増し
て、隣合うウエハ検出板Ｋi+1 との間隔が狭くなり、ウ
エハＷi がウエハ検出板Ｋi,Ｋi+1 に当たって破損する
おそれもあった。
【００１２】また、図１５に示すように、上記従来のウ
エハ検出装置では、異なるブロック間で対応する位置に
設けられている受光素子同士（たとえば第１ブロックの
受光素子Ｑ1 と第２ブロックの受光素子Ｑ5 ）の出力端
子（コレクタ端子）は互いに共通接続されて受光部共通
出力端子（Ｙ1 ）に接続されている。このため、本来は
センサ検出信号を出力すべきでない受光素子が周囲光等
に感応してオンしてしまうと、その出力信号が共通出力
端子を通じて信号処理部へ与えられ、誤った検出結果が
出されるおそれがあった。たとえば、第１ブロックの各
発光素子Ｐ1 〜Ｐ4 がオン（発光）している時は、第１
ブロックの各受光素子Ｑ1 〜Ｑ4 の出力信号がウエハＷ
1 〜Ｗ4 に対するウエハ検出信号として共通出力端子Ｙ
1 〜Ｙ4より送出され、２ブロックでは各発光素子Ｐ5
〜Ｐ9 がオフになっているので各受光素子Ｑ5 〜Ｑ9 も
オフになっているはずである。ところが、受光素子は、
それと対向する発光素子からの光でなくても受光面にし
きい値以上の光強度を有する光が入射すればオンするよ
うになっているので、周囲光等に感応して受光素子Ｑ5
〜Ｑ9 の一部がオンすることはあり得る。
【００１３】たとえば、第１ブロックでウエハＷ1 〜Ｗ
4 に対する検出が行われている時に第２ブロックの受光
素子Ｑ5 が周囲光等に感応して誤ってオンしたとする。
この場合、ウエハＷ1 がウエハ検出板Ｋ0,Ｋ1 間に存在
しないときは、第１ブロックの受光素子Ｑ1 がオンして
いるので、第２ブロックの受光素子Ｑ5 が誤ってオンし
ても、共通出力端子Ｙ1 に得られるセンサ検出信号
（“Ｌ”）に影響は生じない。しかし、ウエハＷがウエ
ハ検出板Ｋ0,Ｋ1 間に存在し、第１ブロックの受光素子
Ｑ1 がオフになっているときは、共通出力端子Ｙ1 には
本来“Ｈ”のセンサ検出信号が得られなければならない
ところ、第２ブロックの受光素子Ｑ5 が誤ってオンする
と、共通出力端子Ｙ1 には誤った“Ｌ”のセンサ検出信
号が得られることになる。
【００１４】本発明は、かかる問題点に鑑みてなされた
もので、簡易な構成で被処理体検出手段を正しい姿勢で
安定に保持することができるようにした被処理体検出装
置を提供することを第１の目的とする。 本発明の第２の
目的は、被処理体検出手段において共通接続された複数
の受光素子の一部が誤って周囲光等に感応した場合でも
誤動作を起こさないようにした信頼性の高い被処理体検
出装置を提供することにある。 本発明の第３の目的は、
個々の被処理体検出手段の感度にバラツキがあっても複
数の透明または半透明な板状被処理体を正確に検出でき
るようにした被処理体検出装置を提供することにある。
本発明の第４の目的は、被処理体支持手段における透明
または半透明な板状被処理体の有無または位置について
の光学的検出を正確に行えるようにした被処理体検出方
法を提供することにある。
【００１５】
【課題を解決するための手段】上記第１の目的を達成す
るために、本発明の第１の被処理体検出装置は、所定の
方向に配列された複数の板状の被処理体をそれぞれ光学
的に検出するための複数の被処理体検出素子と、前記複
数の被処理体検出素子を前記所定の方向に所定の間隔を
置いて配設してなる本体と、前記本体と一体的に形成さ
れ、前記複数の被処理体検出素子をそれぞれの配設位置
で保持する複数の保持部とを具備し、各々の前記保持部
が、前記本体から垂直上方に延在する板状の支持部と、
前記板状支持部から前記本体の長手方向とは直交する幅
方向に所定の間隔を置いて各々垂直上方に延在する一対
の保持片とを有し、一対の前記保持片が、互いに対向す
るそれぞれの内側面に前記被処理体検出素子を保持する
ための溝を有する構成とした。 上記第１の被処理体検出
装置において、好ましくは、前記板状支持部から前記本
体の幅方向に所定の間隔を置いて第１、第２および第３
の保持片が各々垂直上方に延在し、前記本体の幅方向に
おいて前記第１および第２の保持片により第１の一対の
保持片が構成されるとともに、前記第２および第３の保
持片により第２の一対の保持片が構成されてよい。さら
に、かかる構成において、前記被処理体検出素子として
機能する発光素子と受光素子とが前記本体の幅方向では
一対の発光素子もしくは一対の受光素子の組み合わせで
配置されるとともに、前記本体の長手方向では発光素子
と受光素子とが向き合うような組み合わせで配置され、
前記本体の幅方向に配置された各一対の前記発光素子は
それぞれの発光面を互いに逆方向に向けるとともに、前
記本体の幅方向に配置された各一対の前記受光素子はそ
れぞれの発光面を互いに逆方向に向けるようにしてよ
い。
【００１６】上記第２の目的を達成するために、本発明
の第２の被処理体検出装置は、板状の被処理体を光学的
に検出するための発光素子と受光素子とからなる被処理
体検出手段を前記被処理体の配列方向に対応した方向に
所定の間隔を置いて複数個配設し、これら複数個の被処
理体検出手段を複数のブロックに分け、各ブロックにお
ける被処理体検出手段のそれぞれの受光素子の出力端子
を電気的に分離するとともに、異なるブロック間では被
処理体検出手段のそれぞれの受光素子の出力端子を電気
的に共通接続し、時分割的に各ブロック毎に各被処理体
検出手段のそれぞれの発光素子をオンさせてそれぞれの
受光素子の出力信号を読み取ると同時に、他のブロック
の被処理体検出手段のそれぞれの発光素子をオフさせ、
かつそれぞれの受光素子をディスイネーブル状態にする
ように構成した。
【００１７】上記第３の目的を達成するために、本発明
の第３の被処理体検出装置は、透明または半透明な板状
の被処理体を光学的に検出するための被処理体検出位置
を挟んで対向配置された発光素子と受光素子とを有し、
前記受光素子に入射する光の光強度に応じた光検出信号
を得る複数の被処理体検出手段と、前記複数の被処理体
検出手段よりそれぞれ得られる前記光検出信号を時分割
方式で順次取り込むための光検出信号取り込み手段と、
前記光検出信号取り込み手段より順次取り込まれた前記
光検出信号を逐次ディジタル信号に変換するためのアナ
ログ−ディジタル変換手段と、各々の前記被処理体検出
位置に前記被処理体が存在しない時に各々の前記被処理
体検出手段より得られる前記光検出信号のディジタル値
を基準値として記憶する基準値記憶手段と、１つの前記
被処理体検出位置に１つ以下の前記被処理体が配置され
るようにして一組の前記被処理体が前記複数の被処理体
検出位置に配置された時に各々の前記被処理体検出手段
より得られる前記光検出信号のディジタル値と前記基準
値との比率を求める比率演算手段と、各々の前記比率を
前記一組の被処理体について予め設定された共通のしき
い値と比較して各々の前記被処理体検出位置に前記被処
理体が有るか否かを判定する判定手段とを具備する構成
とした。
【００１８】上記第４の目的を達成するために、本発明
の被処理体検出方法は、透明または半透明な板状の被処
理体の少なくとも一部が所定の間隔を置いて対向配置さ
れた発光素子と受光素子との間を板面とほぼ平行な方向
に通り抜けるように前記被処理体を支持するための被処
理体支持手段と前記発光素子および受光素子とを相対的
に移動させ、前記移動中に、前記発光素子より各対応す
る前記受光素子に向けて光を継続的に発生させるととも
に前記受光素子の出力信号を継続的に読み取り、時間的
に前後する少なくとも一対の急激なドロップを含む所定
の波形パターンを基準波形パターンとして、前記移動中
に得られる前記受光素子の出力信号の波形パターンから
前記被処理体支持手段における前記被処理体の有無また
は位置を光学的に検出する方法とした。
【００１９】
【作用】本発明の第１の被処理体検出装置では、多数の
被処理体検出素子をそれぞれ保持する多数の保持部を本
体と一体形成したので、それらの保持部を本体に取付す
る必要はなく、組立工程が大幅に簡易化される。また、
各保持部は本体に一体形成された一対の保持片に各被処
理体検出素子を差し込んで挟着保持する構成であるた
め、効率的なスペースで各被処理体検出素子を着脱容易
にかつ安定して正しい姿勢で保持することができる。 本
発明の第２の被処理体検出装置では、時分割的にいずれ
か１つのブロックで各発光素子がオン（発光）すると、
そのブロック内の各被処理体検出位置に各被処理体が有
るか否かに応じて各受光素子が選択的にオン・オフす
る。この間、他の全てのブロックでは、いずれの発光素
子もオフのままで発光することがないばかりか、いずれ
の受光素子もディスイネーブル状態、つまり受光面にし
きい値以上の光が入射してもオンしない動作不能状態に
される。これにより、発光素子がオンしているブロック
の受光素子の出力信号だけが各共通接続端子を通って所
定の信号処理部へ送出される。
【００２０】本発明の第３の被処理体検出装置では、複
数の被処理体検出位置にそれぞれ設けられた被処理体検
出手段より得られる光検出信号をディジタル値に変換し
て、各被処理体検出位置における透明または半透明の板
状被処理体の有無検査をデータ処理によって行う。複数
の被処理体検出手段よりそれぞれ得られる光検出信号を
時分割方式で順次取り込むため、信号処理部において回
路構成をコンパクトにし、かつ信号処理のばらつきない
し誤差をなくすことができる。特に、各々の被処理体検
出位置に被処理体が存在しない時に各々の被処理体検出
手段より得られる光検出信号の値をディジタルの基準値
として記憶するため、基準値の経時的な誤差はない。し
たがって、検査されるべき被処理体の透明度が非常に高
く、マージンの非常に小さい（比率１に近い）しきい値
を設定しても板状被処理体の有無検査を正確に行うこと
ができる。また、本発明におけるしきい値は、全ての被
処理体検出位置または被処理体検出手段に共通の値とし
て設定され、しかも検査対象となる被処理体の透明度に
応じて任意にかつ容易に可変設定できる。 本発明の被処
理体検出方法では、被処理体支持手段と発光素子および
受光素子との間の相対移動中に受光素子の出力信号に得
られる波形のパターンを基準波形パターンと比較するこ
とによって、被処理体支持手段における透明または半透
明の板状被処理体の有無または位置を光学的に検出す
る。被処理体支持手段に被処理体が正しく支持されてい
るときは、該被処理体の少なくとも一対の縁部を含む所
定の部分が発光素子および受光素子間の光を通り抜ける
ようにして横切ることにより、受光素子の出力信号の波
形は基準波形パターン通りの変化を示す。すなわち、該
被処理体の光を横切る部分の先端側縁部および後端側縁
部がそれぞれ光軸に差しかかった時および光軸を抜ける
時にそこで光が散乱することにより受光素子の出力信号
は急激にドロップする。両ドロップ間の波形は、時間的
にはそれら一対の縁部間の距離つまり被処理体部分の大
きさを示し、レベル的には該被処理体の透明度または光
減衰率を示す。被処理体支持手段に被処理体が支持され
ていないときは、受光素子の出力信号の波形は終始ほぼ
一定レベルを保つ。また、被処理体支持手段において被
処理体の位置がずれているときは、受光素子の出力信号
に時間的に前後する一対のドロップが現れても、両ドロ
ップ間の間隔が基準 波形パターンとは違ったものとな
る。
【００２１】
【実施例】以下、図１〜図１１を参照して本発明の実施
例を説明する。図１は、本発明の一実施例によるウエハ
検出装置を適用したウエハ洗浄装置の構成を示す斜視図
である。この洗浄装置において、処理槽１０には被処理
体としての半導体ウエハＷを洗浄処理するための処理液
１２が入っている。搬送ロボット１４は、矢印Ａの方向
に自走して、処理槽１０とウエハ搬入出口（図示せず）
との間で行き来するように構成されている。搬送ロボッ
ト１４には矢印Ｂの方向（垂直方向）に昇降可能なチャ
ック駆動部１６が搭載され、このチャック駆動部１６に
ウエハチャック１８が取り付けられている。
【００２２】ウエハチヤック１８は、チャック駆動部１
６に伸縮・回転可能に取付された一対の水平支持杆２０
Ａ，２０Ｂと、これらの水平支持杆２０Ａ，２０Ｂの先
端部および基端部にそれぞれ固着された垂直フレーム杆
２２Ａ，２４Ａ，２２Ｂ，２４Ｂと、垂直フレーム杆２
２Ａ，２４Ａの間および２２Ｂ，２４Ｂの間にそれぞれ
横架された２本のウエハ支持杆２６Ａ，２８Ａおよび２
６Ｂ，２８Ｂ（ウエハＷの陰になって図１では見えな
い）とから構成されている。水平支持杆２０Ａ、垂直フ
レーム杆２２Ａ，２４Ａおよびウエハ支持杆２６Ａ，２
８Ａは一体となって一方のウエハ把持アーム３０Ａを構
成し、水平支持杆２０Ｂ、垂直フレーム杆２２Ｂ，２４
Ｂおよびウエハ支持杆２６Ｂ，２８Ｂは一体となって他
方のウエハ把持アーム３０Ｂを構成している。チャック
駆動部１６の回転駆動によって水平支持杆２０Ａ，２０
Ｂが回転すると、両ウエハ把持アーム３０Ａ，３０Ｂは
矢印ＣA,ＣB の方向に開閉して、１組分のウエハＷ1 〜
Ｗ25を一括して着脱可能に把持するようになっている。
各ウエハ支持杆２６Ａ，２８Ａ，２６Ｂ，２８Ｂの内側
にはウエハＷ1 〜Ｗ25を板面に垂直な方向に一列に配列
した状態で保持するための溝Ｇ1 〜Ｇ25がほぼ一定の間
隔で形成されている。図示のように、これらのウエハＷ
1 〜Ｗ25は、その下端部が下部ウエハ支持杆２８Ａ，２
８Ｂよりも下にはみ出るようにして、ウエハチヤック１
８に把持される。
【００２３】図１では、洗浄処理の前後の状態、つまり
ウエハＷ1 〜Ｗ25を処理槽１０の中に入れる直前、また
は処理槽１０から出した直後の状態が示されている。洗
浄処理を行うときは、チャック駆動部１６の下降移動に
よってウエハチヤック１８が処理槽１０の中へ降下し、
ウエハＷ1 〜Ｗ25を処理液１２に漬ける。
【００２４】本実施例におけるウエハ検出装置３２は、
処理槽１０とウエハ搬入出口との間を行き来するウエハ
チヤック１８の行路の途中で、好ましくは図１に示すよ
うに処理槽１０に近接した位置に配置される。搬送ロボ
ット１４およびチャック駆動部１６は、洗浄処理の前後
でウエハチャック１８をウエハ検出装置３２上に位置決
めする。これにより、ウエハＷ1 〜Ｗ25がウエハ検出装
置３２の後述するウエハ検出位置にそれぞれ配置され、
各ウエハの有無等が検査される。
【００２５】図２に、ウエハ検出装置３２の構成をより
詳細に示す。このウエハ検出装置３２は、裏面にプリン
ト配線を有する基板３４と、この基板３４上に取付され
たブロック状の本体３６と、この本体３６と一体的に形
成された多数たとえば２×２６個の保持部Ｈ1a，Ｈ1b〜
Ｈ25a,Ｈ25b と、これらの保持部Ｈ1a，Ｈ1b〜Ｈ25a,Ｈ
25b に保持されている２５個の発光素子Ｐ1 〜Ｐ25およ
び受光素子Ｑ1 〜Ｑ25とから構成されている。
【００２６】各一対の保持部Ｈia，Ｈibは、本体３６か
ら垂直上方に延在する板状の支持部ｒi と、この板状支
持部ｒi から互いに本体３６の幅方向に所定の間隔を置
いて各々垂直上方に延在する３個の保持片ｕi,ｖi,ｗi
とで構成されている。これらの保持片のうち、中央の保
持片ｖi の両側面、および外側保持片ｕi,ｗi の内側面
には発光素子Ｐi または受光素子Ｑi のそれぞれの両側
縁部を受け入れる縦溝ｇが形成されている。また、板状
支持部ｒi には、発光素子Ｐi または受光素子Ｑi のリ
ード端子Ｌi を基板３４の裏側まで通す貫通孔Ｆi が穿
設されている。
【００２７】各発光素子Ｐi または各受光素子Ｑi は、
板状の素子本体と、素子本体の下面から垂直下方に突出
する一対のリード端子Ｌi とを有し、リード端子Ｌi を
板状支持部ｒi の貫通孔Ｆi に通し、素子本体を保持片
ｕi,ｖi 間または保持片ｗi,ｖi 間に挟着されるように
して固定保持される。
【００２８】各発光素子Ｐi または各受光素子Ｑi の配
置位置および発光面または受光面の向きは、次のように
なっている。配置位置に関しては、図２に示すように、
本体３６の長手方向に発光素子Ｐi,Ｐi+1 と受光素子Ｑ
i,Ｑi+1 とが一対ずつ交互に配置される。ただし、両端
の発光素子Ｐ1 、受光素子Ｑ25は単独配置される。発光
面または受光面の向きに関しては、図３に示すように、
各一対の発光素子Ｐi,Ｐi+1 同士および各一対の受光素
子Ｑi,Ｑi+1 同士ではそれぞれの発光面または受光面は
反対方向を向いている。しかし、上記のように、発光素
子Ｐi,Ｐi+1 と受光素子Ｑi,Ｑi+1 とが一対ずつ交互に
配置されているので、このように各対の素子が互いに反
対方向を向くことで、隣合う各２つの保持部の間の空間
つまり各ウエハ検出位置Ｚi を挟んで一対の発光素子Ｐ
i および受光素子Ｑi が互いに対向することになる。
【００２９】図４は、本ウエハ検出装置の全体構成を示
す略側面図である。この図では、ウエハチャック１８
（図示せず）に保持されたままのウエハＷ1 〜Ｗ25が、
ウエハ有無検査または枚数検査のためにそれぞれのウエ
ハ検出位置Ｚ1 〜Ｚ25に配置（挿入）されている状態が
示されている。基板３４の裏面には集積回路等の回路部
品３８およびコネクタ４０等が取付され、フラットケー
ブル４２を介して外部の回路と接続されている。また、
基板３４の両端部には、装置全体を支えるステー４４が
結合されている。
【００３０】図５につき、このウエハ検出装置３２の本
体３６と保持部Ｈ１ａ，Ｈ１ｂ〜Ｈ２５ａ，Ｈ２５ｂと
を一体形成するための加工工程を説明する。先ず、図５
の（Ａ）に示すように、たとえばプラスチックまたはア
クリル等の樹脂からなる所定寸法の細長い直方体ブロッ
ク５０を成形加工する。次に、図５の（Ｂ）に示すよう
に、このブロック５０の上面にブロック幅方向に４個、
ブロック長手方向に２６個のパターンで多数の貫通孔５
１をドリル等によって穿孔する。これらの貫通孔５１
は、各保持部Ｈの溝ｇを構成するとともに各板状支持部
ｒのリード端子挿入用貫通孔Ｆを構成するものであり、
所定の孔径Ｒに選ばれる。また、貫通孔５１の幅方向お
よび長手方向におけるピッチＪＷ，ＪＬも所定の間隔に
選ばれる。次に、図５の（Ｃ）に示すように、ブロック
長手方向に貫通孔５１の間を縦断するような２本の溝５
２をエンドミル等によって所定の深さＤｅまで切削形成
する。図示のように、これらの溝５２の内側面には、各
貫通孔５１の跡が縦方向に半分だけ残り、これが各保持
片の溝ｇを構成する。次に、図５の（Ｄ）に示すよう
に、溝ｇの部分を残してブロック５０を幅方向に横断す
るように所定の間隔で多数の溝５４をエンドミル等によ
って所定の深さＤｆまで切削形成する。そうすると、溝
５２と溝５４によって板状支持板ｒおよび保持片ｕ，
ｖ，ｗが区画される。また、溝５２によって発光素子Ｐ
ｉまたは受光素子Ｑｉの各配設位置が画成され、溝５４
によって検査時に各ウエハが挿入されるウエハ検出位置
Ｚが画成される。
【００３１】このようにして、１つのブロック５０から
穿孔および切削加工によって本体３６と保持部Ｈ1a，Ｈ
1b〜Ｈ25a,Ｈ25b を一体形成することができる。この加
工にはＮＣ（数値制御）旋盤を用いてよい。発光素子Ｐ
1 〜Ｐ25および受光素子Ｑ1〜Ｑ25は、保持部Ｈ1a，Ｈ1
b〜Ｈ25a,Ｈ25b に差し込むだけでしっかりと固定保持
される。
【００３２】上述したように、本実施例のウエハ検出装
置においては、発光素子Ｐ1 〜Ｐ25および受光素子Ｑ1
〜Ｑ25を保持する保持部Ｈ1a，Ｈ1b〜Ｈ25a,Ｈ25b を本
体３６と一体形成したので、保持部の部品点数を考えな
くて済み、組立が大幅に簡単になる。また、保持部Ｈ1
a，Ｈ1b〜Ｈ25a,Ｈ25b は本体３６と一体形成されてい
るため、ぐらついたり傾いたりするおそれがないので、
発光素子Ｐ1 〜Ｐ25および受光素子Ｑ1 〜Ｑ25は常に垂
直な姿勢で安定に保持される。したがって、各対応する
発光素子Ｐi と受光素子Ｑi はほぼ平行に対向するの
で、感度のバラツキが少ない。
【００３３】図６は、ウエハ検出装置３２の電気回路の
構成を示す。このウエハ検出装置３２において、各発光
素子Ｐ1 〜Ｐ25と各受光素子Ｑ1 〜Ｑ25とからなる２５
個のウエハ検出手段（Ｐ1,Ｑ1 ）〜（Ｐ25，Ｑ25）は、
７つのブロック（Ｐ1 〜Ｐ4,Ｑ1 〜Ｑ4 ）、（Ｐ5 〜Ｐ
8 ，Ｑ5 〜Ｑ8 ）、（Ｐ9 〜Ｐ12，Ｑ9 〜Ｑ12）、（Ｐ
13〜Ｐ16，Ｑ13〜Ｑ16）、（Ｐ17〜Ｐ20，Ｑ17〜Ｑ2
0）、（Ｐ21〜Ｐ24，Ｑ21〜Ｑ24）、（Ｐ25，Ｑ25）に
分割されている。
【００３４】第１ブロックにおいて、４個の発光素子Ｐ
1 〜Ｐ4 をそれぞれ構成する４個の発光ダイオードの各
アノードは抵抗Ｒc1〜Ｒc4を介して高周波電源６０の出
力端子に共通接続され、各カソードはバッファアンプＢ
Ａ1 の出力端子に共通接続される。４個の受光素子Ｑ1
〜Ｑ4 をそれぞれ構成する４個のフォトトランジスタの
各コレクタは抵抗Ｒd1〜Ｒd4を介して電源電圧端子＋Ｖ
0 に接続されるとともに帯域フィルタＢＰＦ1 〜ＢＰＦ
4 の入力端子に接続され、各エミッタはバッファアンプ
ＢＡ1 の出力端子に共通接続される。
【００３５】第２ブロックにおいて、４個の発光素子Ｐ
5 〜Ｐ8 をそれぞれ構成する４個の発光ダイオードの各
アノードは抵抗Ｒc1〜Ｒc4を介して高周波電源６０の出
力端子に共通接続され、各カソードはバッファアンプＢ
Ａ2 の出力端子に共通接続される。４個の受光素子Ｑ5
〜Ｑ8 をそれぞれ構成する４個のフォトトランジスタの
各コレクタは抵抗Ｒd1〜Ｒd4を介して電源電圧端子＋Ｖ
0 に接続されるとともに帯域フィルタＢＰＦ1 〜ＢＰＦ
4 の入力端子に接続され、各エミッタはバッファアンプ
ＢＡ2 の出力端子に共通接続される。
【００３６】第３〜第６ブロックにおいても、同様に、
４個の発光素子（Ｐ9 〜Ｐ12）、（Ｐ13〜Ｐ16）、（Ｐ
17〜Ｐ20）、（Ｐ21〜Ｐ24）をそれぞれ構成する４個の
発光ダイオードが高周波電源６０とバッファアンプＢＡ
3 〜ＢＡ6 （図示せず）との間に並列接続されるととも
に、４個の受光素子（Ｑ9 〜Ｑ12）、Ｑ13〜Ｑ16）、
（Ｑ17〜Ｑ20）、Ｑ21〜Ｑ24）をそれぞれ構成する４個
のフォトトランジスタが電源電圧端子＋Ｖ0 および帯域
フィルタ（ＢＰＦ1 〜ＢＰＦ4 ）とバッファアンプＢＡ
3 〜ＢＡ6 との間に並列接続される。第７ブロックにお
いては、１個の発光素子Ｐ25を構成する１個の発光ダイ
オードが高周波電源６０とバッファアンプＢＡ7 と間に
接続され、１個の受光素子Ｑ25を構成する１個のフォト
トランジスタが電源電圧端子＋Ｖ0 および帯域フィルタ
（ＢＰＦ1 ）とバッファアンプＢＡ7 との間に接続され
る。
【００３７】このように２５個の発光素子Ｐ1 〜Ｐ25お
よび受光素子Ｑ1 〜Ｑ25がマトリクス状に接続されてお
り、異なるブロック間であっても第１列の受光素子Ｑ1,
Ｑ5…Ｑ25のコレクタ端子（出力端子）は帯域フィルタ
ＢＰＦ1 の入力端子に共通接続され、第２列の受光素子
Ｑ2,Ｑ6 …Ｑ22のコレクタ端子（出力端子）は帯域フィ
ルタＢＰＦ2 （図示せず）の入力端子に共通接続され、
第３列の受光素子Ｑ3,Ｑ7 …Ｑ23のコレクタ端子（出力
端子）は帯域フィルタＢＰＦ3 （図示せず）の入力端子
に共通接続され、第４列の受光素子Ｑ4,Ｑ8 …Ｑ24のコ
レクタ端子（出力端子）は帯域フィルタＢＰＦ4 の入力
端子に共通接続される。
【００３８】帯域フィルタＢＰＦ1 〜ＢＰＦ4 の出力端
子はそれぞれ積分回路ＩＮＴ1 〜ＩＮＴ4 の入力端子に
接続される。これら積分回路ＩＮＴ1 〜ＩＮＴ4 の出力
端子はアナログスイッチからなるマルチプレクサ（ＭＰ
Ｘ）６２の入力端子に接続される。マルチプレクサ６２
の出力端子はアナログ−ディジタル（Ａ／Ｄ）変換器６
４の入力端子に接続される。Ａ／Ｄ変換器６４の出力端
子はマイクロプロセッサ（ＣＰＵ）６６の入力端子に接
続される。ＣＰＵ６６は、ＲＯＭ、ＲＡＭ等のメモリ６
８に接続されるとともに、適当なインタフェースを介し
て表示装置等の周辺装置にも接続されている。
【００３９】バッファアンプＢＡ1 〜ＢＡ7 の入力端子
は、デコーダからなるセレクタ回路７０の出力端子Ｙ1
〜Ｙ7 にそれぞれ接続されている。セレクタ回路７０
は、検査制御部（ＣＰＵ６６でもよい）から３ビット
（Ｓ0,Ｓ1,Ｓ2)のブロック選択信号を入力し、その３ビ
ット・データの値に応じて出力端子Ｙ1 〜Ｙ7 の中のい
ずれか１つ（Ｙi ）に“Ｈ”レベルの電圧を出力する。
そうすると、その“Ｈ”レベルの電圧を入力したバッフ
ァアンプＢＡi の出力端子が“Ｌ”レベルになり、この
“Ｌ”レベルになったバッファアンプＢＡi の出力端子
に接続されているブロックの全ての発光素子がオンして
発光する。ブロック選択信号（Ｓ0,Ｓ1,Ｓ2)は、時分割
方式により、セレクタ回路７０の出力端子Ｙ1 〜Ｙ7 を
順次１つずつ“Ｌ”レベルにするように一定周期で値が
変化する。
【００４０】このようにして、セレクタ回路７０で選択
されたいずれか１つのブロックで各発光素子が発光する
と、そのブロック内の各ウエハ検出位置にウエハＷが存
在しているか否かに応じて当該ブロック内の各受光素子
が選択的にオン・オフする。たとえば、第１ブロックに
おいて、ウエハＷ1 ，Ｗ2 ，Ｗ4 が各ウエハ検出位置に
存在するもののウエハＷ3 が脱落していた場合は、受光
素子Ｑ1 ，Ｑ2 ，Ｑ4はオフで、受光素子Ｑ3 だけがオ
ンする。そうすると、受光素子Ｑ1 ，Ｑ2 ，Ｑ4 の各出
力端子（コレクタ端子）は“Ｈ”レベルのままで、受光
素子Ｑ3 の出力端子（コレクタ端子）のみに発光ダイオ
ードからの光に応じた周波数のウエハ検出信号が得られ
る。このウエハ検出信号は、帯域フィルタＢＰＦ3 で不
要の周波数成分を除去してのち、積分回路ＩＮＴ3 で直
流レベルに変換されてから、マルチプレクサ６２および
Ａ／Ｄ変換器６４を介してディジタル信号としてＣＰＵ
６６に送られる。
【００４１】このように、第１ブロックでウエハ検出が
行われる時、バッファアンプＢＡ1以外のバッファアン
プＢＡ2 〜ＢＡ7 の出力端子は全てハイインピーダンス
状態になっている。これにより、第１ブロック以外のブ
ロック（第２〜第７ブロック）においては、全ての発光
素子がオフのままで発光することがないばかりか、全て
の受光素子がディスイネーブル状態、つまり受光面にし
きい値以上の光が入射しても決してオンしない動作不能
状態に維持される。したがって、たとえば、第２ブロッ
クの受光素子Ｑ5 の受光面に発光ダイオードの発光周波
数に近い周波数で相当の光強度を有する周囲光がたとえ
入射したとしても、受光素子Ｑ5 がオンするおそれはな
く、したがって誤ったウエハ検出信号がＣＰＵ６６へ与
えられるおそれはない。
【００４２】次に、図７および図８を参照して本ウエハ
検出装置の電気回路部の第２の特徴について説明する。
検出されるべきウエハがシリコンウエハのように非透明
体であれば、発光素子Ｐi と受光素子Ｑi の間にウエハ
が有る場合と無い場合とでは受光素子Ｑi の受光面に入
射する光の強度に格段の差があり、受光素子Ｑi の出力
信号レベルにも顕著な差が現れるので、ウエハ有無の判
別は容易に行える。しかし、検出されるべきウエハがガ
ラス基板等の透明体ないし半透明体であるときは、ウエ
ハが有る場合と無い場合とで受光素子Ｑi の受光面に入
射する光の強度はそれほど違わず、受光素子Ｑi の出力
信号レベルに現れる差は小さいため、ウエハ有無の判別
は難しくなる。
【００４３】従来のこの種ウエハ検出装置においては、
上記のように透明体または半透明体のウエハについてウ
エハ有無検査または枚数検査等を行う場合でも、全ての
ウエハ検出手段（Ｐ1,Ｑ1)〜（Ｐ25，Ｑ25) について同
一（単一）のしきい値を設定し、各受光素子の出力信号
レベルをそのしきい値と比較して、その比較結果に応じ
て各ウエハの有無を判別していた。しかし、図７に示す
ように、ウエハ検出手段（Ｐ1,Ｑ1)〜（Ｐ25，Ｑ25) の
感度にバラツキがあると、単一のしきい値ＴＨではウエ
ハの有無を判別できなくなるものも出てくる。
【００４４】図７において、実線Ｍ1,Ｍ2 …のレベルは
各ウエハが無い場合の各ウエハ検出手段（Ｐ1,Ｑ1)、
（Ｐ2,Ｑ2)…の受光素子Ｑ1,Ｑ2 …の出力信号レベルで
あり、点線Ｍ1’,Ｍ2’ …のレベルは各ウエハが有る場
合の各ウエハ検出手段（Ｐ1,Ｑ1)、（Ｐ2,Ｑ2)…の受光
素子Ｑ1,Ｑ2 …の出力信号レベルである。ウエハが透明
または半透明体なので、それが有る場合と無い場合とで
受光素子の出力信号レベルにそれ程の差は現れない。こ
の例では、ウエハ検出手段（Ｐ3,Ｑ3)の感度が他のもの
よりも高い方にずれていて、ウエハが有る場合でも受光
素子Ｑ3 の出力信号レベルＭ3'はしきい値ＴＨより高い
ため、誤判定が生じることになる。この不具合を是正す
るため、しきい値ＴＨをＭ3'よりも高くすると、今度は
ウエハ検出手段（Ｐ2,Ｑ2)、（Ｐ4,Ｑ4)においてウエハ
の有無を判別できなくなる。そこで、各ウエハ検出手段
（Ｐ1,Ｑ1)、（Ｐ2,Ｑ2)…毎に感度に応じた固有のしき
い値を設定することが考えられるが、信号処理が繁雑に
なるだけでなく、各々の感度が経時的に変化することが
あるので、随時再設定する必要があり、実用的ではな
い。
【００４５】本実施例のウエハ検出装置では、かかる問
題を次のようにして解決している。ＣＰＵ６６は、全て
のウエハ検出手段（Ｐ1,Ｑ1)〜（Ｐ25，Ｑ25) について
ウエハＷ1 〜Ｗ25がウエハ検出位置に無い場合の受光素
子Ｑ1 〜Ｑ25の出力信号の値をそれぞれ基準値としてメ
モリ６８に保存しておく。そして、ウエハ有無検査また
はウエハ枚数検査時には、受光素子Ｑ1 〜Ｑ25の出力信
号の値をメモリ６８に保存されているそれぞれの基準値
で割算する。そうすると、それぞれの割算値または比率
（％）は、ウエハが無い場合はほぼ１００％であり、ウ
エハが有る場合はたとえば７０％程度の値ｍ1,ｍ2 …に
なり、この差は感度のバラツキに関係なく全てのウエハ
検出手段（Ｐ1,Ｑ1)〜（Ｐ25，Ｑ25) においてほぼ等し
い。したがって、たとえば８５％の比率を全てのウエハ
検出手段（Ｐ1,Ｑ1)〜（Ｐ25，Ｑ25) に対する共通のし
きい値として設定することができる。このように、ウエ
ハ検出手段（Ｐ1,Ｑ1)〜（Ｐ25，Ｑ25) の感度にバラツ
キがあっても、透明または半透明なウエハＷ1 〜Ｗ25の
有無を容易に判別することができる。
【００４６】次に、図９および図１０を参照して本ウエ
ハ検出装置の電気回路部の第３の特徴について説明す
る。上記のように、検出されるべきウエハがガラス基板
等の透明体ないし半透明体であるときは、検査されるべ
き１組分のウエハＷ1 〜Ｗ25が本ウエハ検出装置のウエ
ハ検出位置Ｚ1 〜Ｚ25を通り抜けるように、ウエハチヤ
ック１８を移動させるとよい。そうすると、図９に示す
ように各ウエハＷi と各ウエハ検出手段（Ｐi,Ｑi ）と
の相対的位置関係が時間的に変化し、図１０に示すよう
なウエハ検出信号波形が得られる。図１０の信号波形の
各部(A) 〜(E) は図９の各相対的位置関係 (A)〜(E) と
それぞれ対応している。
【００４７】図９の(A) に示すように、ウエハＷi の下
端部がウエハ検出手段（Ｐi,Ｑi ）の光軸に差しかかる
前は、発光素子Ｐi からの光が直接受光素子Ｑi に入射
するので、光検出値は最も高いレベルになっている。次
に、図９の(B) に示すようにウエハＷi の縁部がウエハ
検出手段（Ｐi,Ｑi ）の光軸に差しかかると、発光素子
Ｐi からの光はウエハ縁部で散乱するため、図１０の
(B) に示すように光検出値は急激にドロップする。次
に、図９の(c) に示すように、ウエハ縁部の内側のウエ
ハ下端部がウエハ検出手段（Ｐi,Ｑi ）の光軸を通り抜
ける間は、発光素子Ｐi からの光はウエハＷi で散乱せ
ずに単に透過してから受光素子Ｑi に入射するため、図
１０の(C) に示すように光検出値は最高レベルからウエ
ハ透過時の減衰分だけ低いレベルとなる。次に、図９の
(D) に示すように、ウエハＷi がウエハ検出手段（Ｐi,
Ｑi ）の光軸を抜ける時は、再びウエハ縁部が光軸を横
切るため、図１０の(C) に示すように光検出値は再び大
きくドロップする。そして、図９の(E) に示すように、
ウエハＷi が光軸を完全に抜けた後は、発光素子Ｐi か
らの光は直接受光素子Ｑi に入射するので、光検出値は
最高レベルに戻る。
【００４８】このように、ウエハチャック１８の所定位
置に正しく支持されている透明または半透明なウエハＷ
i がウエハ検出位置Ｚi を通り抜けると、図１０に示す
ように２つの顕著なドロップ(B),(C) を有するウエハ検
出信号波形がウエハ検出手段（Ｐi,Ｑi ）より得られ
る。したがって、ウエハ検出手段（Ｐi,Ｑi ）より実際
に得られるウエハ検出信号波形が図１０に示すような基
準波形パターンを有するか否かに応じて、ウエハチャッ
ク１８における各ウエハＷiの有無を判定することがで
きる。なお、ウエハチャック１８ないしウエハＷ1 〜Ｗ
25側を静止させた状態で本ウエハ検出装置ないしウエハ
検出手段側を移動させても、上記と同様の作用効果が得
られる。
【００４９】図１１は、上記本ウエハ検出装置の電気回
路部の第３の特徴の応用例を示す。図１１において、Ｌ
ＣＤ基板８０はスピンチャック（回転台）８２上で所定
の処理たとえばレジスト塗布を受けるためにスピンチャ
ック８２の上面に吸着保持される。このような回転式の
処理装置において、均一な処理結果を得るには、被処理
体（ＬＣＤ基板）８０の位置決め、特に芯出しを正確に
行う必要がある。そこで、処理に先立って、ＬＣＤ基板
８０がスピンチャック８２上に正しく位置決めされてい
るかどうかを検査することになるが、ＬＣＤ基板８０は
透明なガラス基板であるから、従来の光学的検出法では
ＬＣＤ基板８０の位置を検出するのが難しかった。図１
１に示す装置では、ＬＣＤ基板８０が回転するときにそ
の四隅の端部が発光素子８４と受光素子８６間の光軸を
切るように各部を配置する。そうすると、図１０の波形
と同様な信号波形が受光素子８６の出力端子より得られ
るので、受光素子８６の出力信号の波形を基に、つまり
四隅の端部にそれぞれ対応する信号波形における２つの
ドロップ間の間隔が一定であるか否かをみることによ
り、制御回路８８でＬＣＤ基板８０の位置ずれを検出す
ることができる。また、検出した位置ずれ量をフィード
バックさせて自動的にＬＣＤ基板８０の位置調整を行う
機構を設けてもよい。
【００５０】このように、本発明の適用可能な被処理体
としては半導体ウエハに限らず、ＬＣＤ基板等でもよ
く、一般的には板状の任意の被処理体が可能である。ま
た、本発明の被処理体検出装置で被処理体を検出する目
的としては、被処理体の有無検査や枚数検査あるいは位
置ずれ検査に限らず、任意の目的が可能である。
【００５１】
【発明の効果】以上説明したように、本発明の第１の被
処理体検出装置によれば、多数の被処理体検出素子を常
に正しい姿勢で安定に保持し、検出精度を向上させるこ
とができる。 また、本発明の第２の被処理体検出装置に
よれば、被処理体検出手段において共通接続された複数
の受光素子の一部が誤って周囲光等に感応した場合でも
誤動作を起こさず、信頼性の高い被処理体検出を行うこ
とができる。 また、本発明の第３の被処理体検出装置に
よれば、個々の被処理体検出手段の感度にバラツキがあ
っても複数の透明または半透明な板状被処理体を正確に
検出することができる。 また、本発明の被処理体検出方
法によれば、被処理体支持手段における透明または半透
明な板状被処理体の有無または位置についての光学的検
出を正確に行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施例によるウエハ検出装置を適用
したウエハ洗浄装置の構成を示す斜視図である。
【図２】実施例のウエハ検出装置の要部の構成を詳細に
示す斜視図である。
【図３】実施例のウエハ検出装置における発光素子およ
び受光素子の配列構成を示す略平面図である。
【図４】実施例のウエハ検出装置の全体構成を示す正面
図である。
【図５】実施例のウエハ検出装置の本体と保持部を一体
形成するための各工程を説明するための斜視図である。
【図６】実施例のウエハ検出装置における電気回路部の
回路構成を示すブロック図である。
【図７】従来のウエハ検出装置における被処理体有無判
別方式の問題点を説明するための図である。
【図８】実施例のウエハ検出装置の第２の特徴による透
明被処理体用の有無判別方式を説明するための図であ
る。
【図９】実施例のウエハ検出装置の第３の特徴による透
明被処理体用の有無判別方式を説明するための図であ
る。
【図１０】実施例のウエハ検出装置の第３の特徴による
透明被処理体用の有無判別方式で得られるウエハ検出信
号波形を示す図である。
【図１１】実施例のウエハ検出装置の第３の特徴を応用
したＬＣＤ基板位置検出装置の構成を示す略斜視図であ
る。
【図１２】従来のウエハ検出装置の全体構成を示す斜視
図である。
【図１３】従来のウエハ検出装置の要部の構成を示す正
面図である。
【図１４】従来のウエハ検出装置における発光部の回路
構成を示す回路図である。
【図１５】従来のウエハ検出装置における受光部の回路
構成を示す回路図である。
【符号の説明】
１６ チャック駆動部 １８ ウエハチャック ３２ ウエハ検出装置 ３４ 基板 ３６ 本体 Ｈ1a 〜Ｈ25a 保持部 Ｚ1 〜Ｚ25 ウエハ検出位置 Ｐ1 〜Ｐ25 発光素子 Ｑ1 〜Ｑ25 発光素子 ＢＡ1 〜ＢＡ25 バッファアンプ ６６ ＣＰＵ ７０ セレクタ回路
フロントページの続き (56)参考文献 特開 昭63−13344（ＪＰ，Ａ) 特開 昭64−743（ＪＰ，Ａ) 特開 平１−257227（ＪＰ，Ａ) 特開 平４−186862（ＪＰ，Ａ) 特開 平５−315309（ＪＰ，Ａ) 実開 平２−106830（ＪＰ，Ｕ) 実開 昭61−112640（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/304 648 G01V 8/20 H01L 21/68

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 所定の方向に配列された複数の板状の被
    処理体をそれぞれ光学的に検出するための複数の被処理
    体検出素子と、 前記複数の被処理体検出素子を前記所定の方向に所定の
    間隔を置いて配設してなる本体と、 前記本体と一体的に形成され、前記複数の被処理体検出
    素子をそれぞれの配設位置で保持する複数の保持部とを
    具備し、 各々の前記保持部が、前記本体から垂直上方に延在する
    板状の支持部と、前記板状支持部から前記本体の長手方
    向とは直交する幅方向に所定の間隔を置いて各々垂直上
    方に延在する一対の保持片とを有し、 一対の前記保持片が、互いに対向するそれぞれの内側面
    に前記被処理体検出素子を保持するための溝を有する 被
    処理体検出装置。
  2. 【請求項２】 前記板状支持部から前記本体の幅方向に
    所定の間隔を置いて第１、第２および第３の保持片が各
    々垂直上方に延在し、 前記本体の幅方向において前記第１および第２の保持片
    により第１の一対の保持片が構成されるとともに、前記
    第２および第３の保持片により第２の一対の保持片が構
    成されることを特徴とする請求項１に記載の 被処理体検
    出装置。
  3. 【請求項３】 前記被処理体検出素子として機能する発
    光素子と受光素子とが前記本体の幅方向では一対の発光
    素子もしくは一対の受光素子の組み合わせで配置される
    とともに、前記本体の長手方向では発光素子と受光素子
    とが向き合うような組み合わせで配置され、 前記本体の幅方向に配置された各一対の前記発光素子は
    それぞれの発光面を互いに逆方向に向けるとともに、前
    記本体の幅方向に配置された各一対の前記受光素子はそ
    れぞれの発光面を互いに逆方向に向けることを特徴とす
    る請求項２に記載の 被処理体検出装置。
  4. 【請求項４】 板状の被処理体を光学的に検出するため
    の発光素子と受光素子とからなる被処理体検出手段を前
    記被処理体の配列方向に対応した方向に所定の間隔を置
    いて複数個配設し、これら複数個の被処理体検出手段を
    複数のブロックに分け、各ブロックにおける被処理体検
    出手段のそれぞれの受光素子の出力端子 を電気的に分離
    するとともに、異なるブロック間では被処理体検出手段
    のそれぞれの受光素子の出力端子を電気的に共通接続
    し、時分割的に各ブロック毎に各被処理体検出手段のそ
    れぞれの発光素子をオンさせてそれぞれの受光素子の出
    力信号を読み取ると同時に、他のブロックの被処理体検
    出手段のそれぞれの発光素子をオフさせ、かつそれぞれ
    の受光素子をディスイネーブル状態にするように構成し
    たことを特徴とする被処理体検出装置。
  5. 【請求項５】 透明または半透明な板状の被処理体を光
    学的に検出するための被処理体検出位置を挟んで対向配
    置された発光素子と受光素子とを有し、前記受光素子に
    入射する光の光強度に応じた光検出信号を得る複数の被
    処理体検出手段と、 前記複数の被処理体検出手段よりそれぞれ得られる前記
    光検出信号を時分割方式で順次取り込むための光検出信
    号取り込み手段と、 前記光検出信号取り込み手段より順次取り込まれた前記
    光検出信号を逐次ディジタル信号に変換するためのアナ
    ログ−ディジタル変換手段と、 各々の前記被処理体検出位置に前記被処理体が存在しな
    い時に各々の前記被処理体検出手段より得られる前記光
    検出信号のディジタル値を基準値として記憶する基準値
    記憶手段と、 １つの前記被処理体検出位置に１つ以下の前記被処理体
    が配置されるようにして一組の前記被処理体が前記複数
    の被処理体検出位置に配置された時に各々の前記被処理
    体検出手段より得られる前記光検出信号のディジタル値
    と前記基準値との比率を求める比率演算手段と、 各々の前記比率を前記一組の被処理体について予め設定
    された共通のしきい値と比較して各々の前記被処理体検
    出位置に前記被処理体が有るか否かを判定する判定手段
    とを具備する 被処理体検出装置。
  6. 【請求項６】 透明または半透明な板状の被処理体の少
    なくとも一部が所定の間隔を置いて対向配置された発光
    素子と受光素子との間を板面とほぼ平行な方向に通り抜
    けるように前記被処理体を支持するための被処理体支持
    手段と前記発光素子および受光素子とを相対的に移動さ
    せ、 前記移動中に、前記発光素子より各対応する前記受光素
    子に向けて光を継続的に発生させるとともに前記受光素
    子の出力信号を継続的に読み取り、 時間的に前後する少なくとも一対の急激なドロップを含
    む所定の波形パターンを基準波形パターンとして、前記
    移動中に得られる前記受光素子の出力信号の波形パター
    ンから前記被処理体支持手段における前記被処理体の有
    無または位置を光学的に検出する被処理体検出方法。
JP30775092A 1992-10-20 1992-10-20 被処理体検出装置及び方法 Expired - Fee Related JP3131750B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP30775092A JP3131750B2 (ja) 1992-10-20 1992-10-20 被処理体検出装置及び方法
TW082108675A TW235376B (ja) 1992-10-20 1993-10-19
US08/138,077 US5406092A (en) 1992-10-20 1993-10-20 Apparatus and method using optical sensors recessed in channel walls for detector substrates in a support
KR1019930021776A KR100260118B1 (ko) 1992-10-20 1993-10-20 기판의 검출장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30775092A JP3131750B2 (ja) 1992-10-20 1992-10-20 被処理体検出装置及び方法

Publications (2)

Publication Number Publication Date
JPH06132269A JPH06132269A (ja) 1994-05-13
JP3131750B2 true JP3131750B2 (ja) 2001-02-05

Family

ID=17972823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30775092A Expired - Fee Related JP3131750B2 (ja) 1992-10-20 1992-10-20 被処理体検出装置及び方法

Country Status (4)

Country Link
US (1) US5406092A (ja)
JP (1) JP3131750B2 (ja)
KR (1) KR100260118B1 (ja)
TW (1) TW235376B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2758558B2 (ja) * 1993-12-10 1998-05-28 信越半導体株式会社 ウェーハハンドリング装置
JP3249309B2 (ja) * 1994-09-13 2002-01-21 東京エレクトロン株式会社 基板の搬送装置及び基板の搬送方法並びに塗布現像処理装置
JP3510463B2 (ja) * 1997-11-10 2004-03-29 東京エレクトロン株式会社 基板の整列装置及び整列方法
JPH11176912A (ja) 1997-12-08 1999-07-02 Mitsubishi Electric Corp 半導体基板処理装置及びその制御方法
US6202482B1 (en) 1998-03-23 2001-03-20 Lehighton Electronics, Inc. Method and apparatus for testing of sheet material
EP1066649A1 (en) * 1998-03-23 2001-01-10 Lehighton Electronics Inc. Method and apparatus for testing of sheet material
KR20010066612A (ko) * 1999-12-31 2001-07-11 황인길 반도체 웨이퍼 감지장치
KR100450668B1 (ko) * 2001-12-20 2004-10-01 삼성전자주식회사 반도체 클리닝 시스템 및 그 구동 방법
US6808589B2 (en) * 2002-06-14 2004-10-26 Taiwan Semiconductor Manufacturing Co. Ltd Wafer transfer robot having wafer blades equipped with sensors
US8207748B2 (en) * 2004-08-11 2012-06-26 Lehighton Electronics, Inc. Device and handling system for measurement of mobility and sheet charge density
KR100854978B1 (ko) 2005-04-01 2008-08-28 주식회사 에이디피엔지니어링 기판 적재 장치
JP2007059856A (ja) * 2005-08-25 2007-03-08 Anywire:Kk マッピングセンサシステム
WO2007059433A2 (en) 2005-11-14 2007-05-24 Lehighton Electronics Sheet conductance/resistance measurement system
JP2008187156A (ja) * 2007-01-31 2008-08-14 Hitachi Kokusai Electric Inc 基板検出装置
JP4937953B2 (ja) * 2008-03-27 2012-05-23 ラピスセミコンダクタ株式会社 ウェハ搬送装置
CN104813438B (zh) * 2012-11-28 2017-07-25 盛美半导体设备（上海）有限公司 半导体硅片的清洗方法和装置
WO2020038677A1 (en) 2018-08-23 2020-02-27 Asml Netherlands B.V. Stage apparatus and method for calibrating an object loading process
CN111069127A (zh) * 2019-12-20 2020-04-28 江苏兴汇智能科技有限公司 一种智能家居用红外探测器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5183378A (en) * 1990-03-20 1993-02-02 Tokyo Electron Sagami Limited Wafer counter having device for aligning wafers
JPH04186862A (ja) * 1990-11-21 1992-07-03 Tokyo Electron Sagami Ltd キャリア内基板の検出装置
JP2984958B2 (ja) * 1991-07-26 1999-11-29 東京エレクトロン株式会社 基板の枚葉検出装置
US5327921A (en) * 1992-03-05 1994-07-12 Tokyo Electron Limited Processing vessel for a wafer washing system
US5225691A (en) * 1992-05-18 1993-07-06 Avalon Engineering, Inc. Semiconductor wafer cassette mapper with emitter and detector arrays for slot interrogation

Also Published As

Publication number Publication date
TW235376B (ja) 1994-12-01
KR940010257A (ko) 1994-05-24
JPH06132269A (ja) 1994-05-13
US5406092A (en) 1995-04-11
KR100260118B1 (ko) 2000-07-01

Similar Documents

Publication Publication Date Title
JP3131750B2 (ja) 被処理体検出装置及び方法
US5319216A (en) Substrate detector with light emitting and receiving elements arranged in staggered fashion and a polarization filter
US5574668A (en) Apparatus and method for measuring ball grid arrays
US4615093A (en) Method and an apparatus for the positioning of components with reference to a workpiece
JPH07280512A (ja) 積み重ねられた物体の位置検出装置
KR100816617B1 (ko) 부품트레이 잔류 부품 검출보드
JPH04186862A (ja) キャリア内基板の検出装置
KR20060019572A (ko) 반송장치, 전자부품 핸들링 장치 및 전자부품 핸들링장치에서의 반송방법
KR20010015010A (ko) 검사 장치 및 방법
JP3399728B2 (ja) 基板搬送装置
JPH0370900B2 (ja)
KR0158421B1 (ko) 인쇄회로기판의 자삽불량 검사장치 및 방법
JPH11176913A (ja) カセット仕切り形成支持体と円盤状対象物とを識別する装置及び方法
JP3124535B2 (ja) 表面実装部品検査装置
CN1238725C (zh) 电路基板的检查装置及检查方法
JPH09148403A (ja) カセット内基板検出装置
CN216871901U (zh) 双回道半导体组件检测系统
JPH02154105A (ja) ウェーハカセット歪検査装置
US6205852B1 (en) Method and apparatus for testing of sheet material
KR920004960B1 (ko) 카셋트 엘리베이터의 위치검출장치
JP3075561B2 (ja) カセット内のウェハ取出し制御方式
JP2816485B2 (ja) 電子部品検査装置および電子部品実装装置
KR100267562B1 (ko) 포토다이오드 칩 픽업장치
US5159409A (en) Substrate machining verifier
JPH0266475A (ja) 半導体素子の検査方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees