KR100259351B1 - 다층막 건식각 방법 - Google Patents

다층막 건식각 방법 Download PDF

Info

Publication number
KR100259351B1
KR100259351B1 KR1019980000364A KR19980000364A KR100259351B1 KR 100259351 B1 KR100259351 B1 KR 100259351B1 KR 1019980000364 A KR1019980000364 A KR 1019980000364A KR 19980000364 A KR19980000364 A KR 19980000364A KR 100259351 B1 KR100259351 B1 KR 100259351B1
Authority
KR
South Korea
Prior art keywords
etching
layer
etching equipment
gas
chamber
Prior art date
Application number
KR1019980000364A
Other languages
English (en)
Other versions
KR19990065186A (ko
Inventor
지승헌
하재희
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980000364A priority Critical patent/KR100259351B1/ko
Priority to US09/071,835 priority patent/US6090719A/en
Priority to JP10297699A priority patent/JP3028306B2/ja
Publication of KR19990065186A publication Critical patent/KR19990065186A/ko
Application granted granted Critical
Publication of KR100259351B1 publication Critical patent/KR100259351B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본발명은 반도체 소자의 배선형성을 위한 다층막의 건식각 방법에 관한 것으로, 특히 타이타늄실리사이드/폴리실리콘의 다층막을 식각하는 방법에 관한 것이다.
본발명의 목적은, 상층의 타이타늄실리사이드를 Cl2/N2가스를 이용하여 이방성 식각을 하고, 하층의 폴리실리콘을 Cl2/O2를 이용하여 식각하는 반도체 소자의 다층배선 식각법을 제공함으로써, 반도체 소자의 신뢰성을 향상시키는 효과가 있다.

Description

다층막 건식각 방법
본발명은 반도체 소자의 배선형성방법에 관한 것으로, 특히 타이타늄 폴리사이드(폴리실리콘층과 타이타늄실리사이드층을 통칭한 것임)와 같은 다층막을 건식각하는 방법에 관한 것이다.
종래의 반도체 소자의 배선 또는 게이트 전극으로서 폴리실리콘이 일반적으로 이용되어 왔다. 그러나 반도체 소자의 미세화 및 박막화가 진행됨에 따라 저항의 문제 때문에, 폴리실리콘을 배선 또는 게이트전극으로서 사용하는 것이 곤란해지고 있다. 따라서 반도체 소자의 미세화 및 박막화에 대응하기 위해, 저저항 물질의 배선이 필요하게 되었고, 그러한 물질로서 폴리실리콘층 위에 텅스텐 실리사이드 또는 타이타늄실리사이드를 적층한 텅스텐 폴리사이드와 타이타늄폴리사이드 등이 주목을 받게 되었다. 따라서 텅스텐 폴리사이드 또는 타이타늄폴리사이드와 같은 다층배선에 대한 건식각 공정에 대한 연구도 활발히 이루어 지고 있다.
종래의 폴리사이드 다층배선의 식각방법은 다음과 같다.
먼저 IBM사의 미국특허 5,160,407, "Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer"에서는 탄탈륨 폴리사이드 또는 타이타늄 폴리사이드를 이방성식각하는 방법이 개시(disclosed)되어 있다.
식각방법은, 우선 다층막의 최상층인 탄탈륨 실리사이드층 또는 타이타늄 실리사이드층과 폴리실리콘층의 상부의 일부를 저압, 예를들면 약 10~30 mTorr, 그리고 한쪽 전극에는 고주파 전압이 다른한쪽 전극에는 그라운드 전압이 연결된 챔버안에 Cl2가스만을 도입하여 플라즈마를 발생시켜 탄탈륨 실라사이드층을 식각한다. 다음으로, 상기 실리사이드층 아래 남아있는 폴리실리콘층을 상기와 같은 챔버내, 같은 압력조건에서 HBr 가스만을 도입하여 식각을 진행한다. 이때, HBr가스 플라즈마 에칭에 대해, 폴리실리콘층과 상기 폴리실리콘층의 하층인 실리콘 산화막의 식각선택비가 크기 때문에, 상기 폴리실리콘층의 오버에치가 가능하다. 상기와 같이, 다층막 식각의 첫 번째 단계로서 Cl2가스에 의한 이방성 식각 그리고 두 번째 단계로서 HBr 가스에 의한 이방성 식각을 진행하는 다층막 건식각 방법이 개시되어 있다.
다음으로, 일본응용물리학회, 1997, p607, "BCl3/Cl2ガスによるTiシリサイドエッチング에の檢討"서는, 타이타늄폴리사이드의 에칭방법이 개시되어 있다. 도1과 같은 구조를 갖는 다층막을 식각하기 위해 반응성 이온에칭(RIE; reactive ion etching) 장비를 이용하고, BCl3/Cl2가스를 사용하여 타이타늄폴리사이드를 에칭하면, 타이타늄실리사이드와 폴리실리콘층의 식각선택비가 3정도이므로, 미세가공이 용이하며, 또한 식각후 잔사가 남지 않는다는 내용이 개시되어 있다.
또한 일본응용물리학회, 1997, p.630, "TiSix Etching in High Density Plasma"에서는 실리콘산화막/폴리실리콘층/타이타늄실리사이드층의 구조로 된 다층막의 식각법에서는 Cl2/N2가스의 혼합가스에 있어서 N2가스 함유량을 증가시키면 언더컷이 줄어든다는 것이 발표되었다.
그러나 상기, 종래의 타이타늄 실리사이드/폴리실리콘의 다층 식각법에서는, 타이타늄실리사이드 식각시 염소계 가스를 이용하여 식각을 하면 수직형상의 식각벽(vertical etch profile)을 얻기가 어려운 문제점이 있었다.
또한 폴리실리콘 식각시에 Br계 가스를 사용하면 브롬 재반응 생성물(bromide reatction product)이 휘발되지 않고, 식각후 웨이퍼의 표면에 잔사로 남기 때문에 별도의 세정공정을 할 필요가 있었다.
따라서 종래의 다층막 식각법에서는 수직인 식각측벽을 얻기 어려워 반도체 소자의 신뢰성에 악영향을 미치고, 별도의 세정공정의 필요 때문에 반도체 소자의 생산성을 향상을 저해하는 문제점이 있었다.
따라서, 본발명에서는 상기와 같은 문제점을 해결하기 위해, 타이타늄실리사이드/폴리실리콘의 다층막을 식각하는데 있어서, 상층의 타이타늄실리사이드를 Cl2/N2혼합가스를 이용하여 이방성 식각을 하고, 하층의 폴리실리콘를 Cl2/O2혼합가스를 이용하여 식각하는 반도체 소자의 다층배선 식각법을 제공한다.
도1 내지 도3은 본발명의 다층막 건식각 공정의 순서에 따른 반도체 소자의 종단면도.
***** 도면 부호에 대한 설명 *****
1 : 반도체 기판
2 : 실리콘 산화막
3 : 폴리실리콘층
3a : 폴리실리콘층 패턴
4 : 타이타늄실리사이드층
4a : 타이타늄실리사이드층 패턴
본발명의 공정순서를 도면을 참조하여 설명하면 다음과 같다.
도1 같이, 반도체 기판(1)위에 실리콘 산화막(2), 폴리실리콘층(3)을 형성하고, 상기 폴리실리콘층(3)위에 타이타늄 실리사이드층(4)를 형성한다.
이어서, 상기 반도체 기판(1)을 챔버의 한쪽전극이 바이어스를 조절하기 위한 전압(이하 바이어스 전압이라함)이 인가되고, 또한쪽 전극에는 플라즈마 발생을 유도하기 위해 고주파 전압(이하 소스 전압(source power)이라 함) 인가되는 챔버내에 넣는다. 상기 챔버의 두전극에 전압을 가하고, 상기 챔버내에 Cl2/N2의 혼합가스를 흘리면서(flowing) 상기 타이타늄 실리사이드층(4)를 식각하여 도2와 같이 식각벽이 수직인 타이타늄 실리사이드층 패턴(4a)을 형성한다.
다음으로, 상기 챔버내에 Cl2/O2의 혼합가스를 흘리면서 상기 폴리실리콘층(3)을 식각하여 도3와 같이 그 식각벽이 수직인 폴리실리콘층 패턴(3a)을 형성한다. 이때, 상기 반도체 기판(1)에는 잔사가 남지 않으므로 별도의 세정공정을 필요로 하지 않는다.
본발명의 작용에 대해 설명하면 다음과 같다.
본발명에서는 두단계의 식각공정을 거치는데, 제1공정은 타이타늄 실리사이드층을 Cl2/N2가스를 이용하여 식각하고, 제2공정은 폴리실리콘층을 Cl2/O2혼합가스를 이용하여 식각한다.
제1공정에서 Cl2/N2가스를 이용하는 이유는, 챔버내에 상기 Cl2/N2가스의 플라즈마를 발생시키면 반응성 질소 이온(reactive nigrogen ion)이 형성되고, 상기 반응성 질소 이온은 타이타늄실리사이드와 결합하여, 타이타늄실리사이드막의 식각측벽에 Ti-N과 Si-N 화합물이 형성함에 따라, 상기 식각측벽이 염소 플라즈마에 의해 식각으로부터 보호하기 때문이다. 따라서, 언더컷의 발생을 억제하므로 수직형상의 측벽(vertical profile)을 얻게 된다. 이때, O2를 첨가하지 않는 이유는 산소 플라즈마가 타아티늄과 결합하여 TiO2를 형성시키고, 상기 TiO2는 Cl2플라즈마에 대해 효과적인 식각측벽 보호역할을 하지 못하므로 언더컷이 발생하기 때문이다. 한편, 상기 Cl2/N2혼합가스에서 Cl2: N2의 유량비는 20 : 1정도로 유지하는 것이 수직 형상의 측벽(vertical profile)을 형성하기에 적합하다.
제2공정 즉 폴리실리콘층의 식각공정에서, Cl2/O2가스를 이용하는 이유는, 상기 Cl2/O2가스 플라즈마에 대해, 폴리실리콘층과 실리콘 산화막의 식각선택비가 크기 때문에 실리콘 산화막을 손상시키지 않고 안정적으로 폴리실리콘층을 식각할 수 있으므로, 오버에치가 가능하여 에칭후 잔사가 남지 않기 때문이다.
이때, 상기 제1 및 제2공정에서 사용하는 장비는 이미 잘알려진 반응성 이온에칭 장비(reactive ion etcher : RIE), 자계 강화 반응성 이온에칭 장비(magnetically enhanced reactive ion etcher : MERIE), 고밀도 플라즈마 에칭장비(high density plasma etcher)와 같이 이온에너지와 플라즈마의 밀도를 조절할 수 있는 장비를 사용하는 것이 바람직하다.
특히 상기 제2공정에서 고밀도 플라즈마 에칭장비로서 헬리콘 타입의 에칭장비를 사용할 경우에는, 총가스 유량에 대한 산소 가스의 유량비는 10% 이하로 하는 것이 바람직하다.
또한 상기 제1공정에서 고밀도 플라즈마 에칭장비로서 헬리콘 타입의 에칭장비를 사용하는 경우에, 플라즈마 방전을 유도하기 위해 한쪽 전극에 인가되는 전압 즉 소스전압(source power)은 100~2500W의 범위내인 것이 바람직하며, 바이어스 조절을 위해 다른한쪽 전극에 인가되는 전압 즉 바이어스 전압은 20~300W의 범위인 것이 바람직하다. 또, 상기 헬리콘 타입 에칭장비를 사용할 때의 챔버내의 압력범위는 20mTorr이하, 온도범위는 -10~-50℃일 때 수직측벽(vertical profile)을 형성하기에 가장 바람직하다.
상기와 같은 Cl2/N2가스를 이용한 이방성식각 공정과, Cl2/O2가스를 이용한 이방성 식각공정을 순차 실시함으로써 언더컷이 발생하지 않고, 에칭후 잔사가 남지않는 다층배선의 형성이 가능해지므로, 반도체 소자의 신뢰성 및 생산성을 향상시키는 효과가 있다.

Claims (7)

  1. 한쪽 전극에 소스전압이 인가되고 다른쪽 전극에는 바이어스 전압이 인가되는 챔버내에서,
    반도체 기판상에 실리콘산화막이 형성되어 있고, 상기 실리콘 산화막위에 폴리실리콘층과 타이타늄실리사이드층이 순차형성되어 있는 다층막을 건식각하는 방법에 있어서,
    Cl2/N2가스를 포함하는 플라즈마로 상기 타이타늄 실리사이드층을 이방적으로 식각하는 제1공정과,
    Cl2/O2가스를 포함하는 플라즈마로 폴리실리콘층을 이방적으로 식각하는 제2 공정을 순차실시하는 것을 포함하여 이루어지는 다층막 건식각 방법.
  2. 제1항에 있어서, 상기 제1 및 제2 공정에서 이용되는 에칭장비는 반응성 이온 에칭방비, 자계강화 반응성 이온 에칭 장비, 고밀도 플라즈마 에칭장비중의 어느하나인 것을 특징으로 하는 다층막 건식각 방법.
  3. 제1항에 있어서, 상기 제2공정에서 이용되는 에칭장비는 헬리콘 타입의 에칭장비이고, 전체 가스 유량에 대비하여 산소 가스의 유랑이 10% 이하인 것을 특징으로 하는 다층막 건식각 방법.
  4. 제1항에 있어서, 상기 제1공정에서 이용되는 에칭장비는 헬리콘 타입의 에칭장비이고, 챔버에 인가되는 소스 전압은 100~2500W의 범위인 것을 특징으로 하는 다층막 건식각 방법.
  5. 제1항에 있어서, 상기 제1공정에서 이용되는 에칭장비는 헬리콘 타입의 에칭장비이고, 챔버에 인가되는 바이어스 전압은 20~300W의 범위인 것을 특징으로 하는 다층막 건식각 방법.
  6. 제1항에 있어서, 상기 제1공정에서 이용되는 에칭장비는 헬리콘 타입의 에칭장비이고, 챔버내의 압력은 20mTorr이하의 범위인 것을 특징으로 하는 다층막 건식각 방법.
  7. 제1항에 있어서, 상기 제1공정에서 이용되는 에칭장비는 헬리콘 타입의 에칭장비이고, 챔버내의 온도는 -10~-50℃의 범위인 것을 특징으로 하는 다층막 건식각 방법.
KR1019980000364A 1998-01-09 1998-01-09 다층막 건식각 방법 KR100259351B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980000364A KR100259351B1 (ko) 1998-01-09 1998-01-09 다층막 건식각 방법
US09/071,835 US6090719A (en) 1998-01-09 1998-05-04 Dry etching method for multilayer film
JP10297699A JP3028306B2 (ja) 1998-01-09 1998-10-20 半導体素子の多層膜の乾式エッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980000364A KR100259351B1 (ko) 1998-01-09 1998-01-09 다층막 건식각 방법

Publications (2)

Publication Number Publication Date
KR19990065186A KR19990065186A (ko) 1999-08-05
KR100259351B1 true KR100259351B1 (ko) 2000-08-01

Family

ID=19531164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980000364A KR100259351B1 (ko) 1998-01-09 1998-01-09 다층막 건식각 방법

Country Status (3)

Country Link
US (1) US6090719A (ko)
JP (1) JP3028306B2 (ko)
KR (1) KR100259351B1 (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4376672A (en) * 1981-10-26 1983-03-15 Applied Materials, Inc. Materials and methods for plasma etching of oxides and nitrides of silicon
US4734157A (en) * 1985-08-27 1988-03-29 International Business Machines Corporation Selective and anisotropic dry etching
US5112435A (en) * 1985-10-11 1992-05-12 Applied Materials, Inc. Materials and methods for etching silicides, polycrystalline silicon and polycides
US5219485A (en) * 1985-10-11 1993-06-15 Applied Materials, Inc. Materials and methods for etching silicides, polycrystalline silicon and polycides
GB2189903A (en) * 1986-04-01 1987-11-04 Plessey Co Plc An etch technique for metal mask definition
EP0414372A3 (en) * 1989-07-21 1991-04-24 Sony Corporation Dry etching methods
US5160407A (en) * 1991-01-02 1992-11-03 Applied Materials, Inc. Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer
JPH0883788A (ja) * 1994-09-14 1996-03-26 Oki Electric Ind Co Ltd ドライエッチング方法
JPH08162442A (ja) * 1994-12-06 1996-06-21 Canon Sales Co Inc ドライエッチング方法
US5726102A (en) * 1996-06-10 1998-03-10 Vanguard International Semiconductor Corporation Method for controlling etch bias in plasma etch patterning of integrated circuit layers

Also Published As

Publication number Publication date
US6090719A (en) 2000-07-18
JP3028306B2 (ja) 2000-04-04
JPH11204533A (ja) 1999-07-30
KR19990065186A (ko) 1999-08-05

Similar Documents

Publication Publication Date Title
US6583065B1 (en) Sidewall polymer forming gas additives for etching processes
JP3213820B2 (ja) 半導体基板上のデバイスの製造中に平行板反応器内で耐火性金属層をエッチングする方法
US6232209B1 (en) Semiconductor device and manufacturing method thereof
US6087265A (en) Method for removing redeposited veils from etched platinum
US20060073614A1 (en) Ferroelectric capacitor structure and manufacturing method thereof
KR20030066673A (ko) 반도체 구조에서 텅스텐 또는 질화 텅스텐 전극 게이트식각 방법
JP2003518738A (ja) シリコンの金属マスクエッチング方法
JP4451934B2 (ja) 導電層をエッチングする方法及び集積回路
US6656850B2 (en) Method for in-situ removal of side walls in MOM capacitor formation
KR100259352B1 (ko) 반도체 소자의 다층막 건식각 방법
US5906948A (en) Method for etching high aspect-ratio multilevel contacts
US6227211B1 (en) Uniformity improvement of high aspect ratio contact by stop layer
US11258012B2 (en) Oxygen-free plasma etching for contact etching of resistive random access memory
JP3088178B2 (ja) ポリシリコン膜のエッチング方法
KR100503814B1 (ko) 반도체 소자의 게이트 형성 방법
US6554004B1 (en) Method for removing etch residue resulting from a process for forming a via
KR100259351B1 (ko) 다층막 건식각 방법
US6399497B2 (en) Semiconductor manufacturing process and semiconductor device
JP3696655B2 (ja) 配線形成方法
JP3371180B2 (ja) 配線形成方法
KR19990011466A (ko) 반도체소자의 제조를 위한 건식식각방법
JPH08316207A (ja) 配線形成方法
KR100520140B1 (ko) 반도체소자의캐패시터제조방법
JP3780657B2 (ja) エッチング方法
JPH09129729A (ja) 接続孔の形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120222

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee