KR100254278B1 - 엘오시 패키지 및 그 제조방법 - Google Patents

엘오시 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100254278B1
KR100254278B1 KR1019970077720A KR19970077720A KR100254278B1 KR 100254278 B1 KR100254278 B1 KR 100254278B1 KR 1019970077720 A KR1019970077720 A KR 1019970077720A KR 19970077720 A KR19970077720 A KR 19970077720A KR 100254278 B1 KR100254278 B1 KR 100254278B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
lead frame
package
damping material
manufacturing
Prior art date
Application number
KR1019970077720A
Other languages
English (en)
Other versions
KR19990057655A (ko
Inventor
조영래
Original Assignee
유무성
삼성항공산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유무성, 삼성항공산업주식회사 filed Critical 유무성
Priority to KR1019970077720A priority Critical patent/KR100254278B1/ko
Publication of KR19990057655A publication Critical patent/KR19990057655A/ko
Application granted granted Critical
Publication of KR100254278B1 publication Critical patent/KR100254278B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

엘오시 패키지 및 그 제조방법이 개시된다.
개시된 엘오시 패키지 제조방법은, 소정 리드 프레임에 다이 어테치를 실시하여 메모리 소자인 반도체 칩을 장착하는 단계와; 상기 반도체 칩이 상기 리드 프레임과 장착된 상기 반도체 칩의 반대면에 댐핑재를 설치하는 단계와; 상기 리드 프레임의 양단부가 상기 댐핑재에 접촉될 수 있도록 포밍되는 단계;를 포함하는 것을 그 특징으로 한다.
본 발명에 따른 엘오시 패키지 제조방법이 채용되므로서, 엘오시 패키지의 소형화가 가능하다.

Description

엘오시 패키지 및 그 제조방법
본 발명은 엘오시 패키지(LOC Package) 및 그 제조방법에 관한 것으로서, 보다 상세하게는 엘오시를 개선하여 소형화시킨 엘오시 패키지 및 그 제조방법에 관한 것이다.
리드 프레임은 통상 스탬핑(Stamping) 공정 또는 에칭(Etching) 공정에 의해 만들어진다. 이중, 스탬핑 공정은 순차적으로 이송되는 프레스 금형장치를 이용하여 박판의 소재를 소정 형상으로 타발함으로써 리드 프레임을 제조하는 방법으로서 대량생산에 적합한 반면에, 에칭 공정은 화학약품을 이용하여 국소 부위를 부식시킴으로써 제품을 형성하는 화학적 식각방법으로서, 소량생산에 주로 적용되고 있는 방법이다.
상술한 스탬핑 공정 또는 에칭 공정에 따라 리드 프레임을 제조한 다음에는, 표면에 도포되어 있는 윤활유 또는 유기물질을 제거하고 와이어 본딩부에 은도금을 실시한다. 이때, 은도금 대신에 팔라듐을 이용하여 PPF (Pre-Plated Frame)도금을 실시할 수도 있다. 이렇게 만들어진 리드 프레임은 다른 부품, 예를 들면 기억소자인 반도체 칩 등과의 조립 과정을 거쳐 패키지화 된다. 그리고, 이러한 패키지의 소형화를 이루기 위해 기존의 패키지에서 패드를 완전히 제거한 엘오시(LOC; Lead on Chip) 패키지가 개발되었다.
상기 엘오시 패키지를 제조함에 있어서는, 먼저, 와이어 본딩시 리드 프레임과 반도체 칩간의 도전성을 높이기 위하여 리드부의 상부면 단부에 소정 길이만큼의 은도금층을 형성하거나, 리드부 전체를 팔라듐으로 도금하여 PPF 도금층을 형성한다. 그리고, 테이핑 공정을 실시한 다음, 리드부의 도금층과 반도체 칩 사이를 와이어 본딩한다. 계속해서, 몰딩 공정을 실시한다.
상기와 같은 통상의 엘오시 패키지 공정에서, 상기 테이핑 공정은 리드부의 변형을 방지하고 반도체 칩과 리드부 사이를 절연시키면서 상기 반도체 칩을 리드부에 고정하기 위하여 실시되는 매우 중요한 공정중의 하나이다. 테이핑 공정을 실시하기 위해서는 먼저 폴리이미드와 같은 수지 필름을 절단하여 테이프층을 만든다. 그리고, 아크릴계 또는 에폭시계 수지 등의 열경화성 수지로 이루어진 두개의 접착층 사이에 상기 테이프층을 끼워넣은 3층 구조의 테이프 부재를 형성한 다음, 리드부의 하부면 단부에 상기 테이프 부재를 접착시킨다. 이어서, 상기 테이프 부재에 반도체 칩을 부착한다. 다음으로, 반도체 칩의 하부면에 상기 반도체 칩으로부터 발생하는 열을 방출시키기 위한 방열층을 형성한다.
그리고, 반도체 패키지가 장착되는 각종제품은 소형화 및 다기능화 되는 방향으로 급격히 변화되고 있다. 따라서, 현재 메모리 제품에 가장 널리 사용되는 엘오시 패키지가 더욱 소형화 및 고밀도화 되어야 한다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 소형화가 가능하도록 제조되는 엘오시 패키지 및 그 제조방법을 제공하는데 그 목적이 있다.
도 1 내지 도 5는 본 발명에 따른 엘오시 패키지 제조방법이 순서대로 도시된 도면이다.
<도면의 주요부분에 대한 부호의 설명>
11. 리드 프레임 12. 반도체 칩
13. 본딩 와이어 14. 댐
15. 에폭시 16. 엘라스토머
상기와 같은 목적을 달성하기 위한 본 발명의 엘오시 패키지는, 소정의 정보가 저장된 반도체 칩과; 상기 반도체 칩의 저면에 설치되는 댐핑재와; 상기 반도체 칩이 부착되며, 상기 댐핑재의 저면에 접촉될 수 있도록 포밍된 리드 프레임;을 포함하는 것을 그 특징으로 한다.
본 발명에 있어서, 상기 댐핑재는 엘라스토머를 포함하는 것이 바람직하다.
상기와 같은 목적을 달성하기 위한 본 발명의 엘오시 패키지 제조방법은, 소정 리드 프레임에 다이 어테치를 실시하여 메모리 소자인 반도체 칩을 장착하는 단계와; 상기 반도체 칩이 상기 리드 프레임과 장착된 상기 반도체 칩의 반대면에 댐핑재를 설치하는 단계와; 상기 리드 프레임의 양단부가 상기 댐핑재에 접촉될 수 있도록 포밍되는 단계;를 포함하는 것을 그 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다.
도 1 내지 도 5에는 본 발명에 따른 엘오시 패키지 제조방법이 순서대로 도시되어 있다.
도면을 각각 참조하면, 우선 도 1에 도시된 바와 같은 소정의 엘오시 패키지용 리드 프레임(11)을 준비한다. 이어서, 도 2에 도시된 바와 같이, 준비된 상기 리드 프레임(11)에 다이 어테치(die attach)를 실시한 후, 본딩 와이어(wire bonding)를 실시한다. 이 다이 어테치는 상기 리드 프레임(11)의 저면에 메모리 소자인 반도체 칩(12)을 부착하는 것을 가리키며, 상기 와이어 본딩은 상기 반도체 칩(12)과 리드 프레임(11)을 서로 소정 본딩 와이어(13)를 이용하여 전기적으로 연결되도록 하는 것이다.
그리고, 도 3에 도시한 바와 같이, 와이어 본딩이 실시된 상기 리드 프레임(11) 상부에 소정의 댐(dam)(14)을 설치한다. 그리고, 상기 본딩 와이어(13)를 중심으로 몰딩재를 도포하는 인캡슐레이션(encapsulation)을 실시한다. 상기 몰딩재는 통상 애폭시(epoxy) 몰딩재(15)를 포함한다. 상기 인캡슐레이션의 실시는 통상적으로 2차에 걸쳐서 실시한다. 처음에는, 점도가 높은 상기 애폭시 몰딩재(15)를 상기 반도체 칩(12)이 전부 커버되도록 도포한다. 그리고 두 번째는, 점도가 낮은 상기 애폭시 몰딩재(15)로 이 애폭시 몰딩재(15)가 골고루 도포될 수 있도록 전면에 걸쳐 디스펜싱(dispensing)을 실시한다. 상기 애폭시 몰딩재(15)의 도포로 반도체 칩(12) 및 본딩 와이어(13)를 보호한다. 상기 댐(14)은 상기 애폭시 몰딩재(15)(15)가 넓게 퍼져 불필요한 부분까지 흐르지 않도록 하기 위해서 설치한다.
또한, 상기 반도체 칩(12)의 배면에는 소정의 댐핑재를 설치한다. 이 댐핑재는 폴리머 계열의 엘라스토머(elastomer)(16)가 이용된다. 이어서, 상기 리드 프레임(11)의 양단부를 포밍(forming)을 실시한다. 이 포밍은 상기 리드 프레임(11)을 칩이 있는 방향 즉, 상기 엘라스토머(16)에 리드 프레임(11)이 접촉될 수 있도록 엘라스토머(16)쪽으로 실시한다. 상기 포밍된 리드 프레임(11)은 엘라스토머(16)와 접촉으로 리드 프레임(11)은 댐(14)핑된다.
상술한 바와 같이 엘오시 제조공정상에 간단한 리드 프레인 포밍 과정을 추가하여 엘오시 패키지(10)가 보다 소형으로 제조된다.
상술한 바와 같은 본 발명에 따른 엘오시 패키지 및 그 제조방법은 다음과 같은 효과를 가진다.
상기 리드 프레임의 저면에 장착된 반도체 칩의 배면에 엘라스토머를 부착하고, 상기 리드 프레임을 상기 반도체 칩 안쪽으로 포밍하므로서, 엘오시 패키지가 보다 소형화 될 수 있는 효과가 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 실시 예가 가능하다는 점을 이해할 것이다.
따라서 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져
야 할 것이다.

Claims (3)

  1. 소정의 정보가 저장된 반도체 칩과;
    상기 반도체 칩의 저면에 설치되는 댐핑재와;
    상기 반도체 칩이 부착되며, 상기 댐핑재의 저면에 접촉될 수 있도록 포밍된 리드 프레임;을 포함하는 것을 특징으로 하는 엘오시 패키지.
  2. 제 1항에 있어서,
    상기 댐핑재는, 엘라스토머를 포함하는 것을 특징으로 하는 엘오시 패키지.
  3. 소정 리드 프레임에 다이 어테치를 실시하여 메모리 소자인 반도체 칩을 장착하는 단계와;
    상기 반도체 칩이 상기 리드 프레임과 장착된 상기 반도체 칩의 반대면에 댐핑재를 설치하는 단계와;
    상기 리드 프레임의 양단부가 상기 댐핑재에 접촉될 수 있도록 포밍되는 단계;를 포함하는 것을 특징으로 하는 엘오시 패키지 제조방법.
KR1019970077720A 1997-12-30 1997-12-30 엘오시 패키지 및 그 제조방법 KR100254278B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970077720A KR100254278B1 (ko) 1997-12-30 1997-12-30 엘오시 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970077720A KR100254278B1 (ko) 1997-12-30 1997-12-30 엘오시 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR19990057655A KR19990057655A (ko) 1999-07-15
KR100254278B1 true KR100254278B1 (ko) 2000-05-01

Family

ID=19529628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970077720A KR100254278B1 (ko) 1997-12-30 1997-12-30 엘오시 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100254278B1 (ko)

Also Published As

Publication number Publication date
KR19990057655A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
US5989941A (en) Encapsulated integrated circuit packaging
US6717248B2 (en) Semiconductor package and method for fabricating the same
US6201186B1 (en) Electronic component assembly and method of making the same
US6387732B1 (en) Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
US8836101B2 (en) Multi-chip semiconductor packages and assembly thereof
US7495323B2 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
US6407333B1 (en) Wafer level packaging
JPH02201948A (ja) 半導体装置パッケージ
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
KR20090056564A (ko) 플립 칩 패키지 및 이의 제조 방법
US7566967B2 (en) Semiconductor package structure for vertical mount and method
US6847102B2 (en) Low profile semiconductor device having improved heat dissipation
US10049966B2 (en) Semiconductor device and corresponding method
US5883439A (en) Semiconductor device molded in plastic package free from crack by virtue of organic stress relaxation layer
KR100254278B1 (ko) 엘오시 패키지 및 그 제조방법
KR950034696A (ko) 초박형 반도체 패키지 및 그 제조방법
US8344500B2 (en) Integrated circuit package module and method of the same
CN217334014U (zh) 半导体器件
KR100229223B1 (ko) 리드 온 칩형 반도체 패키지
US10312186B2 (en) Heat sink attached to an electronic component in a packaged device
KR0183653B1 (ko) 엘오씨 패키지
JPH06342817A (ja) 半導体装置
KR19990049359A (ko) 반도체 패키지 제조방법
JP2663860B2 (ja) 樹脂封止型半導体装置
JP2000286379A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090202

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee