KR100251577B1 - 모스반도체소자의제조방법 - Google Patents
모스반도체소자의제조방법 Download PDFInfo
- Publication number
- KR100251577B1 KR100251577B1 KR1019950010709A KR19950010709A KR100251577B1 KR 100251577 B1 KR100251577 B1 KR 100251577B1 KR 1019950010709 A KR1019950010709 A KR 1019950010709A KR 19950010709 A KR19950010709 A KR 19950010709A KR 100251577 B1 KR100251577 B1 KR 100251577B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor body
- mask
- window
- groove
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000034 method Methods 0.000 title claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 230000005669 field effect Effects 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000001723 curing Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
내용 없음.
Description
제1도 내지 제7도는 본 발명의 연속하는 단계를 설명하기 위한 단면도.
제8도는 본 발명의 방법에 따라 제조된 반도체 몸체의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 몸체 2, 5 : 실리콘 산화물층
3 : 마스크 4, 14, 24 : 윈도우
8 : 홈 11 : 게이트 산화물
12 : 폴리실리콘층 16 : 베이스 구역
17 : 에지 18 : 스페이서
21 : 콘택 구역 22 : 채널 영역
본 발명은 실리콘으로 이루어진 반도체 몸체, 및 적어도 하나의 홈을 갖춘 표면을 포함하며 전계효과에 의해 제어가능한 반도체 소자의 제조 방법에 관한 것이다.
이러한 반도체 소자는 예컨대, J. Tihanyi 의 논문 "MOS Power Device- Trends and Results", Inst. Phys. Conf. Ser. No. 57, 1981, 75 내지 83페이지, 제 2d 내지 2f도에 기재되어 있다. 거기에 기재된 반도체 소자는 캐리어의 소스 구역으로부터 드레인 구역까지의 행정이 비교적 짧다는 장점을 갖는다. 홈은 V형의 또는 U형의 트렌치로 형성된다. 홈은 일반적으로 에칭되기 때문에 재생가능하게 형성하는 것이 어렵고 확실치 않다.
본 발명의 목적은 전술한 반도체 소자의 보다 양호하게 재생가능한 제조 방법을 제공하는 것이다.
상기 목적은, a)반도체 몸체(1)의 편평한 표면상에 구조화된 마스크를 형성하는 단계; b) 마스크(4)의 윈도우로부터 국부적 실리콘 산화물층(5)을 형성하는 단계; c)상기 국부적 산화물층 및 마스크를 제거함으로써, 편평한 표면으로부터 시작되는 홈(8)을 반도체 몸체에서 노출시키는 단계; d) 상기 홈을 포함하는 반도체 몸체상에 게이트 산화물(11) 및 폴리실리콘층(12)을 증착하는 단계; e)상기 폴리실리콘층이 상기 홈내에 유지되고 상기 홈들 사이에 윈도우(14)가 개방되도록 구조화시키는 단계; (f)상기 윈도우(14)를 통해 에미터 구역, 베이스 구역 및 콘택 구역용 도핑 재료를 주입하는 단계; 및 g)도핑 재료를 일정 깊이로 드라이브-인 시키는 단계를 포함하는 것을 특징으로 하는 모스(MOS)반도체 소자의 제조 방법에 의해 달성된다.
본 발명의 개선예는 특허 청구의 범위의 종속항에 제시된다.
본 발명을 첨부된 도면에 도시된 실시예를 참고로 보다 상세히 설명하면 다음과 같다.
제1도에는 실리콘으로 이루어진 반도체 몸체(1)가 도시되어 있다.
반도체 몸체(1)는 표면상에 예컨대 실리콘 질화물 Si3N4로 이루어진 구조화된 마스크(3)를 포함한다. 일반적으로 반도체 몸체(1)의 표면과 마스크(3)사이에는 실리콘 산화물로 이루어진 층(2)이 놓인다. 구조화된 마스크의 윈도우는 도면 부호(4)로 표시되어 있다.
마스크(3)의 윈도우(4)내에 국부적 산화물이 만들어진다. 국부적인 산화물을 만드는 것은 집적 회로 기술로부터 공지되어 있으므로, 여기서는 더 상세히 설명되지 않는다. 여기서 국부적 산화물을 개별 기능 영역의 반대편 전기 절연을 위해 사용된다.
윈도우(4)로부터 국부적 산화물층(5)이 반도체 몸체의 깊은 하부로 그리고 반도체 몸체의 원래 표면 위로 성장한다. 산화물층(5)이 마스크(3)를 약화시킨다(제2도), 국부적 산화물층(5)의 성장시 반도체 몸체의 실리콘이 소비되며, 산화물이 통상적으로 반도체 몸체의 표면에 대해 45내지 60°의 각으로 반도체 몸체내로 밀려들어간다. 국부적 산화물층(5)과 반도체 몸체(1) 사이의 경계는 도면 부호(7)로 표시되어 있다. 따라서, 국부적 산화물층(5)이 45 내지 60°의 각으로 반도체 몸체의 표면 위로 성장한다. 이 경우, 일반적으로 마스크가 윈도우 가장자리에서 산화물의 성장에 따라 휘어진다.
다음 단계(도시되지 않음)로서 국부적 산화물 및 마스크가 에칭에 의해 바람직하게는 완전히 제거된다. 따라서, 표면에 홈(8)을 갖춘 반도체 몸체가 생긴다. 홈은 상부로부터 하부로 가늘어진다; 그것의 벽은 도면 부호(10)로 그리고 그것의 바닥은 도면 부호(9)로 표시되어 있다(제3도), 반도체 몸체의 구조화된 전체 표면은 게이트 산화물(11)로 덮힌다. 게이트 산화물층상에 폴리실리콘층(12)이 증착된다.
다음의 단계(제4도)로서 반도체 몸체(1)의 표면상에서 폴리실리콘층(12)내의 홈 외부에 윈도우(14)가 개방된다. 다음에, 윈도우(14)를 통해 예컨대 붕소(B)와 같은 억셉터 재료가 반도체 몸체내로 주입된다.
다음 단계(제5도)로서 PN접합이 홈(8)의 바닥(9) 상부에 놓일 정도로 붕소 (B)가 내방 확산된다. 다음에, 예컨대 비소(As)와 같은 도우너 재료가 동일한 윈도우(14)를 통해 반도체 몸체내로 주입된다. 남은 폴리실리콘층(12)은 붕소 주입에서와 마찬가지로 마스크로서 작용한다.
다음 단계로서 재차 많은 량의 붕소(B)가 윈도우(14)를 통해 주입된다(제6도).
제2 붕소 주입 및 비소 주입의 드라이브-인(확산)후에 반도체 몸체에 강하게 도핑된 소스 구역(20) 및 강하게 p도핑된 콘택 구역(21)이 생긴다. (제7도). 콘택 구역(21)이 폴리실리콘층 아래로 밀려들어가는 것을 방지하기 위해, 제2 붕소 주입 전에 폴리실리콘층 아래로 밀려들어가는 것을 방지하기 위해, 제 2붕소 주입 전에 윈도우(14)를 제한하는 에지(17)에 스페이서(18)가 제공된다. 상기 스페이서의 제조는 공지되어 있기 때문에 여기서는 상세히 설명되지 않는다. 주입 및 경화 또는 확산에 이어 반도체 몸체 표면에 절연 산화물(23)이 제공된다.
절연 산화물(23)내에 윈도우(24)가 개방되고(제8도), 상기 윈도우(24)는 소스 구역(20)의 일부 및 콘택 구역(21)의 표면이 노출되도록 설계된다. 그리고 나서, 표면상에 소스 전극(MOSFET에서)또는 에미터 전극(IGBT에서)으로 작용하는 금속 층(26)이 제공된다. IGBT에서는 p도핑되는 반면 MOSFET에서는 강하게 n도핑되는 구역(25)이 반도체 몸체의 다른 표면에 제공된다.
반도체 소자의 채널 영역은 게이트 전극(12)에 전압의 인가시 반전층이 형성되는 영역(22)으로 정해진다. 상기 영역(22)은 홈의 벽(10)(제3도)에 연결된다. 이 경우, 채널 길이는 소스 구역(20) 및 반도체 몸체의 약하게 n도핑된 구역 사이의 간격(ℓ)에 의해 정해진다. 채널 길이는 약하게 n도핑된 구역에 의해 미리 주어지는 저항 성분과 더불어 반도체 소자의 소위 접속 저항(도전된 상태에서 직류 저항)을 결정한다. 여기서는 플레이너 구조를 가진 통상의, MOSFET 또는 IGBT에서 베이스 구역의 깊이에 의해 약하게 n도핑된 구역에서 주어지는 벌크 저항은 생략된다.
홈(8)(제3도)이 관련된 단일 회로망으로 형성됨으로써, 에미터 구역(20), 베이스 구역(16) 및 콘택 구역(21)이 채널 영역(22)에 의해 둘러싸인 섬형태의 영역을 형성하는 것이 바람직하다.
대체안으로서 주입 및 드라이브-인에 의해 구역(16)을 만들기 위해, 반도체 몸체가 n구역의 표면으로부터 n-구역에 접한 p도핑 구역을 가질 수 있을 것이다. 상기 구역은 국부적 산화물에 의해 구조화된다.
Claims (6)
- 실리콘으로 이루어진 반도체 몸체, 및 적어도 하나의 홈을 갖춘 표면을 포함하며 전계효과에 의해 제어가능한 반도체 소자의 제조 방법에 있어서, a)반도체 몸체(1)의 편평한 표면상에 구조화된 마스크를 형성하는 단계; b)마스크(4)의 윈도우로부터 국부적 실리콘 산화물층(5)을 형성하는 단계; c)상기 국부적 산화물층 및 마스크를 제거함으로써, 편평한 표면으로부터 시작되는 홈(8)을 반도체 몸체에서 노출시키는 단계; d) 상기 홈을 포함하는 반도체 몸체상에 게이트 산화물(11) 및 폴리실리콘층(12)을 증착하는 단계; e) 상기 폴리실리콘층이 상기 홈내에 유지되고 상기 홈들 사이에 윈도우 (14)가 개방되도록 구조화시키는 단계; f)상기 윈도우(14)를 통해 에미터 구역, 베이스 구역 및 콘택 구역용 도핑 재료를 주입하는 단계; 및 g)도핑 재료를 일정 길이로 드라이브-인 시키는 단계를 포함하는 것을 특징으로 하는 모스(MOS)반도체 소자의 제조 방법.
- 제1항에 있어서, 상기 마스크(4)는 실리콘 질화물(Si3N4)로 형성되는 것을 특징으로 하는 모스(MOS)반도체 소자의 제조 방법.
- 제2항에 있어서, 상기 마스크(4)의 형성 이전에 표면상에 실리콘 산화물층(2)이 형성되는 것을 특징으로 하는 모스(MOS)반도체 소자의 제조 방법.
- 제1항에 있어서, 상기 도핑 재료의 주입 이전에 폴리실리콘층내의 윈도우(14)의 에지(17)에 스페이서(18)가 형성되는 것을 특징으로 하는 모스(MOS)반도체 소자의 제조 방법.
- 제1항에 있어서, 상기 반도체 몸체는 제 1도전형의 내부 구역, 및 상기 내부 구역보다 더 많이 도핑되며 반도체 몸체의 편평한 표면에 인접한 제 2도전형의 구역을 가지며, 홈의 바닥이 내부 구역에 놓일때까지 산화물이 형성되는 것을 특징으로 하는 모스(MOS)반도체 소자의 제조 방법.
- 제1항에 있어서, 상기 홈이 관련된 단일 회로망을 형성하고 상기 에미터 구역, 콘택 구역 및 베이스 구역이 채널 영역에 의해 둘러싸이는 섬 형태의 영역을 형성하도록 산화물이 형성되는 것을 특징으로 하는 모스(MOS)반도체 소자의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4415412A DE4415412C1 (de) | 1994-05-02 | 1994-05-02 | Verfahren zum Herstellen eines MOS-Halbleiterbauelements |
| DEP4415412.7 | 1994-05-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950034625A KR950034625A (ko) | 1995-12-28 |
| KR100251577B1 true KR100251577B1 (ko) | 2000-04-15 |
Family
ID=6517067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950010709A KR100251577B1 (ko) | 1994-05-02 | 1995-05-02 | 모스반도체소자의제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH07307466A (ko) |
| KR (1) | KR100251577B1 (ko) |
| DE (1) | DE4415412C1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101455454B1 (ko) | 2011-06-16 | 2014-10-27 | 인피니언 테크놀로지스 아게 | 반도체 디바이스 및 반도체 디바이스 제조 방법 |
| KR102353575B1 (ko) | 2021-08-25 | 2022-01-21 | 주식회사 피앤드에이 | 보온 기능을 갖는 음식 배달가방 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1009022A1 (en) * | 1998-12-09 | 2000-06-14 | STMicroelectronics S.r.l. | Manufacturing process of a high integration density power MOS device |
-
1994
- 1994-05-02 DE DE4415412A patent/DE4415412C1/de not_active Expired - Lifetime
-
1995
- 1995-05-01 JP JP7131098A patent/JPH07307466A/ja active Pending
- 1995-05-02 KR KR1019950010709A patent/KR100251577B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101455454B1 (ko) | 2011-06-16 | 2014-10-27 | 인피니언 테크놀로지스 아게 | 반도체 디바이스 및 반도체 디바이스 제조 방법 |
| KR102353575B1 (ko) | 2021-08-25 | 2022-01-21 | 주식회사 피앤드에이 | 보온 기능을 갖는 음식 배달가방 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4415412C1 (de) | 1995-06-01 |
| JPH07307466A (ja) | 1995-11-21 |
| KR950034625A (ko) | 1995-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100773380B1 (ko) | 전력 ｍｏｓｆｅｔ, 이를 형성하는 방법, 및 이 방법에 의해 형성되는 다른 전력 ｍｏｓｆｅｔ | |
| US5689128A (en) | High density trenched DMOS transistor | |
| KR100912995B1 (ko) | 신속 확산에 의해 형성된 도핑 칼럼들을 포함하는 전압유지 영역을 갖는 고 전압 전력 ｍｏｓｆｅｔ의 제조 방법 | |
| KR100714239B1 (ko) | 고밀도 모스-게이트 파워 디바이스 및 이를 형성하는 공정 | |
| KR100645627B1 (ko) | Ｍｏｓ-트랜지스터 및 그의 제조 방법 | |
| US5710054A (en) | Method of forming a shallow junction by diffusion from a silicon-based spacer | |
| KR100732051B1 (ko) | 고전압 ｍｏｓｆｅｔ 및 고전압 ｍｏｓｆｅｔ 형성 방법 | |
| KR100346617B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100225411B1 (ko) | LDMOS(a lateral double-diffused MOS) 트랜지스터 소자 및 그의 제조 방법 | |
| US8101484B2 (en) | Method of forming a FET having ultra-low on-resistance and low gate charge | |
| JP5649597B2 (ja) | トレンチｍｉｓデバイスの終端領域の作製プロセスおよび、ｍｉｓデバイスを含む半導体ダイとその形成方法 | |
| US5528063A (en) | Conductive-overlaid self-aligned MOS-gated semiconductor devices | |
| KR950024326A (ko) | 트렌치 구조를 갖는 반도체 장치 및 그 제조방법 | |
| KR100204805B1 (ko) | 디엠오에스 트랜지스터 제조방법 | |
| JPH07115192A (ja) | 垂直形ｍｏｓトランジスタの製造方法 | |
| KR20040034735A (ko) | 셀 트렌치 게이트 반도체 디바이스 및 이의 제조 방법 | |
| KR100538603B1 (ko) | 전계-효과 반도체 소자의 제조 방법 | |
| KR100880872B1 (ko) | 감소된 도통-저항을 갖는 이중 확산 전계 효과 트랜지스터를 형성하는 방법 및 그러한 이중 확산 전계 효과 트랜지스터 | |
| KR100948663B1 (ko) | 복수의 트렌치 ｍｏｓｆｅｔ 셀들을 포함하는 디바이스를 형성하는 방법, 및 얕은 및 깊은 도펀트 주입물 형성 방법 | |
| US20020158290A1 (en) | High voltage device and method for fabricating the same | |
| US5925909A (en) | Three-dimensional complementary field effect transistor process and structures | |
| KR100251577B1 (ko) | 모스반도체소자의제조방법 | |
| US5786251A (en) | Method for producing a channel region layer in a voltage controlled semiconductor device | |
| KR100538602B1 (ko) | 전계-효과 반도체 소자의 제조 방법 | |
| KR970004818B1 (ko) | 반도체 장치 제조 공정 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130110 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20140103 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20150105 Year of fee payment: 16 |
|
| EXPY | Expiration of term |