KR100250637B1 - 디하이드로피란에 의한 웨이퍼 프라임 방법 - Google Patents

디하이드로피란에 의한 웨이퍼 프라임 방법 Download PDF

Info

Publication number
KR100250637B1
KR100250637B1 KR1019970000130A KR19970000130A KR100250637B1 KR 100250637 B1 KR100250637 B1 KR 100250637B1 KR 1019970000130 A KR1019970000130 A KR 1019970000130A KR 19970000130 A KR19970000130 A KR 19970000130A KR 100250637 B1 KR100250637 B1 KR 100250637B1
Authority
KR
South Korea
Prior art keywords
wafer
dihydropyran
gas
photoresist
primer
Prior art date
Application number
KR1019970000130A
Other languages
English (en)
Other versions
KR19980065253A (ko
Inventor
정진항
정회식
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970000130A priority Critical patent/KR100250637B1/ko
Priority to TW086109471A priority patent/TW344854B/zh
Priority to US09/002,636 priority patent/US6074944A/en
Priority to JP10000755A priority patent/JP2828441B2/ja
Publication of KR19980065253A publication Critical patent/KR19980065253A/ko
Application granted granted Critical
Publication of KR100250637B1 publication Critical patent/KR100250637B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Pyrane Compounds (AREA)

Abstract

본 발명은 친수성의 웨이퍼 표면을 소수성으로 하고, 포토레지스트의 웨이퍼에의 접착력을 증대시키는 프라이머(Primer)로서 디하이드로피란(Dihydropyran)에 의한 웨이퍼 프라임 방법에 관한 것이다.
본 발명에 따른 디하이드로피란에 의한 웨이퍼 프라임 방법은 반도체 장치의 제조를 위한 포토레지스트의 코팅 전에 웨이퍼의 표면을 프라임(Prime)하는 프라이머로서 디하이드로피란을 사용하는 것으로 이루어진다.
따라서, 디하이드로피란과 웨이퍼 표면 간의 부가반응에 의하여 반응부산물이 발생되지 않도록 하면서 프라이머로서 디하이드로피란을 웨이퍼 표면에 적용시킴으로써 강제적인 배기가 필요없는 프라이머공정을 가능하게 하며, 특히, 종래의 헥사메틸디실라잔을 프라이머로 사용하는 경우에서와 같이 유독한 암모니아가스를 발생시키지 않기 때문에 환경오염을 방지함과 동시에 반응부산물에 의한 웨이퍼의 재오염을 근원적으로 예방토록 함으로써 반도체 장치의 수율을 증대시키는 효과가 있다.

Description

디하이드로피란에 의한 웨이퍼 프라임 방법{Wafer prime method using dihydropyran}
본 발명은 디하이드로피란에 의한 웨이퍼 프라임 방법에 관한 것으로서, 보다 상세하게는 친수성의 웨이퍼 표면을 소수성으로 하고, 포토레지스트의 웨이퍼에의 접착력을 증대시키는 프라이머로서 디하이드로피란에 의한 웨이퍼 프라임 방법에 관한 것이다.
반도체 제조공정 중 포토레지스트의 코팅에 있어서 웨이퍼 표면에 적당한 두께의 포토레지스트를 코팅하는 것이 매우 중요하다. 포토레지스트의 코팅은 이후의 포토리소그래피공정 중의 노광에 의한 패턴의 형성 및 그 패턴에 따른 웨이퍼 최상층의 막질의 선택적 제거를 위한 식각공정 등이 수행되고, 계속해서 이온주입이나 에피택샬층의 형성 등에 의하여 소정의 전기적 특성들을 갖는 소자들이 형성되어 소정의 기능을 하는 반도체 장치로 제조되게 된다. 따라서, 포토레지스트의 코팅 및 포토레지스트의 웨이퍼 표면에의 부착은 반도체 장치의 수율에 직접적으로 영향을 미칠 수 있는 중요한 공정으로서, 포토레지스트의 부착불량으로 인한 공정상의 문제로서는 식각을 할 때의 언더컷팅(Undercutting)을 들 수 있다. 식각은 통상 등방성식각(Isotropic etching)으로 진행되며, 이는 막의 아랫쪽과 옆쪽의 두 방향에 대하여 식각이 진행되는 것을 의미하며, 이러한 방법으로 패턴이 넓어지게 되는데, 이때 포토레지스트의 부착불량으로 인하여 포토레지스트가 웨이퍼 표면으로부터 벗겨지는 경우, 패턴의 폭이 넓어지고, 폭의 넓이변화가 심화되면 패턴의 변형 등이 일어날 수 있는 문제점이 있다.
따라서, 친수성을 갖는 웨이퍼의 표면에 소수성의 포토레지스트를 효과적으로 부착시키고자 하는 노력이 경주되어 왔다.
웨이퍼의 표면에 포토레지스트를 잘 부착시키기 위하여는 우선 웨이퍼의 표면을 여과된 질소분자로 불어내거나 또는 웨이퍼 스크러버(Wafer Scrubber)로 웨이퍼 표면을 기계적으로 문지르거나 또는 2,000 내지 4,000lbs/in2의 고압의 수류를 웨이퍼의 표면에 분사하여 웨이퍼 표면에 붙어있는 파티클들을 제거하여 웨이퍼 표면을 깨끗하게 하고, 젖은 상태의 웨이퍼를 건조시켜 소수성을 갖도록 한다.
그러나, 가열건조에 의하여 웨이퍼의 표면을 소수성으로 하는 것으로는 포토레지스트가 웨이퍼의 표면에 충분히 부착될 수 있는 조건을 갖는다고 할 수 없으며, 특히 반도체 장치가 고도로 집적화되고, 웨이퍼가 대구경화되면서 웨이퍼의 표면을 화학적으로 처리하여 웨이퍼의 표면에의 포토레지스트의 접착력을 증대시켜야만 하였다.
이러한 노력의 일환으로 초기에는 크실렌(Xylene)과 같은 용제를 웨이퍼의 표면에 칠하여 웨이퍼를 건조상태로 만들었었으며, 디클로로실란(Dichlorosilane)을 사용하여 보다 우수한 웨이퍼의 건조상태를 얻을 수 있었으나, 여전히 건조상태 만으로의 포토레지스트의 접착력의 증대에는 한계가 있었으며, 더욱이 디클로로실란은 친수성을 가지고 있어서, 순수한 상태를 얻기가 어렵다는 단점이 있었고, 디클로로실란 상에 코팅된 포토레지스트의 막에는 많은 미세한 구멍이 형성되어 정확한 패턴의 형성을 불가능하게 하는 단점이 있었다.
상기한 단점을 없앤 프라이머(Primer)로서 헥사메틸디실라잔(HMDS ; Hexa Methyl Disilazane)이 또한 사용되어왔다. 여기에서 프라이머란 상기한 포토레지스트의 웨이퍼에의 접착력의 증대를 위하여 웨이퍼의 도포 전에 선행하여 웨이퍼의 표면에 도포되는 물질을 총칭하는 것이다. 따라서, 상기 프라이머는 웨이퍼와 포토레지스트 간의 접착력의 증대를 위하여 이들 사이에 선행적으로 도포되는 물질의 총칭이며, 프라임(Prime)한다는 것은 이러한 프라이머를 도포하는 공정을 의미하는 것이다.
상기 헥사메틸디실라잔은 통상 증기프라이밍(Vapor Priming)에 의하여 웨이퍼 표면에 적용됨으로써 웨이퍼 표면과 반응하여 친수성의 웨이퍼 표면에 소수성의 유기막을 형성하게 되며, 이를 매개로 하여 그 위에 포토레지스트층이 형성될 수 있게 된다.
즉, 종래의 헥사메틸디실라잔은 웨이퍼 표면에서 다음의 반응식1 및 도1에나타난 축합반응(condensation reaction)으로 이루어지며, 이때 축합반응의 반응부산물로서 간단한 암모니아가스가 발생되고, 이를 강제배기시켜야 할 필요가 있었다.
웨이퍼 표면과 헥사메틸디실라잔 간의 축합반응식
2(Si-O-H) + (CH3)3-Si-NH-Si(CH3)3→ 2(Si-O-Si(CH3)3) + NH3
그러나, 상기한 프라이머로서의 헥사메틸디실라잔은 웨이퍼 표면과의 반응에서 유해한 암모니아가스가 부산물로 발생하는 문제점이 있었으며, 이는 특히 노출광원으로서 통상 '디프유브이(DUV ; Deep UltraViolet)'라 불리우는 180 내지 330nm의 단파장자외선이 사용될 때 결함(Defect)을 발생시키는 문제점이 있었다.
따라서, 포토레지스트의 접착력을 증대시킬 수 있는 새로운 프라이머에 대한 개발요구가 있어왔다.
본 발명의 목적은, 웨이퍼와의 반응에 의한 소수성의 유기막을 형성하는 과정에서 유해한 부산물이 생기지 않는 프라이머로서 디하이드로피란을 사용하는 웨이퍼 프라이머로서의 디하이드로피란의 프라임방법을 제공하는 데 있다.
도1은 종래의 프라이머로서의 헥사메틸디실라잔의 웨이퍼 표면과의 반응을 개략적으로 도시한 다이아그램이다.
도2는 본 발명에 따른 프라이머로서의 디하이드로피란의 웨이퍼 표면과의 반응을 개략적으로 도시한 다이아그램이다.
상기 목적을 달성하기 위한 본 발명에 따른 웨이퍼 프라이머로서의 디하이드로피란의 프라임방법은 반도체 장치의 제조를 위한 포토레지스트의 코팅 전에 웨이퍼의 표면을 프라이머로서 디하이드로피란을 사용하여 무산소조건에서 프라임하는 것으로 이루어진다.
상기 디하이드로피란의 프라임방법은 특히 무산소조건에서 30 내지 200℃로 예열된 디하이드로피란을 진공감압조건 하의 웨이퍼에 반응시켜 이루어진다.
상기에서 무산소조건은 헬륨기류 또는 질소기류와 같은 비조연성(非助燃性)가스의 기류하의 조건이 될 수 있다.
상기 디하이드로피란은 비조연성가스 특히, 질소가스에 의하여 버블링되어 진공감압조건 하의 웨이퍼에로 옮겨질 수 있다.
또한, 디하이드로피란과 반응하는 웨이퍼 역시 30 내지 200℃로 예열될 수 있다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
본 발명에 따른 웨이퍼 프라임용 디하이드로피란(Dihydropyran)은 웨이퍼의 포토레지스트 코팅 전에 웨이퍼의 표면과 반응하여 웨이퍼의 표면에 적용되는 프라이머로서 디하이드로피란을 사용하는 것을 특징으로 한다.
웨이퍼의 표면과 반응하는 프라이머로서의 디하이드로피란은 종래의 프라이머로서 주로 사용되던 헥사메틸디실라잔의 웨이퍼 표면과의 반응시 유해한 암모니아가스가 발생함에 비하여, 부산물로서의 가스발생이 전혀 없으며, 따라서 가스배기가 필요없게 되는 장점을 제공할 수 있다.
즉, 본 발명에 따른 디하이드로피란은 웨이퍼 표면에서 다음의 반응식2 및 도2에 나타난 디하이드로피란의 이중결합에의 부가반응(addition reaction)으로 이루어지며, 이때 부가반응에서는 반응부산물이 발생되지 않는 장점이 있는 것이다.
웨이퍼 표면과 디하이드로피란 간의 부가반응식
Si-O-H + C5H8O → Si-O-(C5H9O)
상기한 바와 같이, 본 발명에서 프라이머로서 사용되는 디하이드로피란(Dihydropyran)은 무색, 유동성의 액체로서, 통상의 에테르(Ether)와 같은 방향성을 가지며, 끓는점이 84.3℃이나, 발화점이 -17.7℃로 매우 인화성이 높고, 인체에 독성을 나타내기 때문에 취급에 상당한 주의를 하여야 하며, 특히 질소기류 하에서의 취급 등 무산소조건 하에서 취급하는 것이 바람직하다. 상기 디하이드로피란은 상기 반응식에서 C5H8O로 표시되고 있으며, C5는 다섯 개의 탄소원자를 의미하고, H8은 8개의 수소원자를 의미하며, O는 하나의 산소원자를 의미한다. 이는 다섯 개의 탄소원자들과 하나의 산소원자가 서로 결합되어 하나의 고리를 형성하고, 상기 탄소원자들 간에 이중결합이 두 개 형성되어 있어, 결합수 4의 탄소원자들에 수소가 6개 결합되어 있는 관용명 피란(Pyran)에 수소원자 2개를 더 부가시킨 시클로화합물(cyclic compound)이며, 관용명으로서 디하이드로피란이라 칭하는 것이다. 따라서, 도2의 도면에 나타난 고리는 웨이퍼의 표면에 프라임된 디하이드로피란 자체의 분자구조를 나타낸 것이다.
또한, 본 발명에 따른 디하이드로피란의 프라임방법은 무산소조건에서 30 내지 200℃로 예열된 디하이드로피란을 진공감압조건 하의 웨이퍼에 반응시켜 이루어짐을 특징으로 한다.
상기에서 디하이드로피란은 인화성이 높은 물질이기 때문에 디하이드로피란의 가열 및 반응 동안에 무산소조건을 유지할 것이 요구된다.
상기 무산소조건은 통상 질소기류 또는 헬륨기류 등 비조연성가스의 기류하의 조건이 될 수 있으며, 이러한 비조연성가스의 기류는 이들 비조연성가스를 포함하는 가스봄베에 연결하여 압축된 비조연성가스의 흐름을 사용하여 얻어질 수 있는 것임은 당해 기술분야에서 숙련된 자에게는 당연히 이해될 수 있는 것이다. 상기에서 비조연성가스라 함은 산소와 같이 다른 물질의 연소를 도와주는 가스를 의미하는 것으로서, 인화성이 높은 디하이드로피란의 취급시에 산소를 없애주는 무산소조건을 이루기 위하여 사용되는 가스를 의미한다. 비조연성가스로서는 헬륨, 네온, 아르곤 또는 질소 등이 사용될 수 있다.
특히, 상기 디하이드로피란은 비조연성가스 특히, 질소가스에 의하여 버블링되어 진공감압조건 하의 웨이퍼에로 옮겨질 수 있으며, 역시 인화성이 높은 상기 디하이드로피란을 무산소조건에서 버블링시켜 웨이퍼에로 옮길 수 있도록 하기 위하여 사용될 수 있다. 상기에서 버블링(bubbling)이라 함은 액체 상의 디하이드로피란에 질소와 같은 기체상의 물질을 통과시켜 다수의 방울을 일으키면서 기체 중에 액체 상의 디하이드로피란 성분을 포함시켜 기체의 흐름에 따라 다른 곳으로 이동시키는 것을 의미하며, 반도체 제조공정에서와 같이 화학물질의 균일한 도포를 위하여 도포될 물질을 극히 일정한 양으로 이송시켜 도포하는 데 사용되는 기술을 의미한다.
이때, 디하이드로피란과 반응하는 웨이퍼 역시 30 내지 200℃로 예열되어 웨이퍼 표면과 디하이드피란 간의 반응을 촉진시킬 수 있다.
실시예
디하이드로피란이 들어 있는 용기를 순수한 질소가스로 플러슁시키고, 70℃로 예열시킨 후, 상기 용기내의 디하이드로피란에 역시 70℃로 가열된 질소가스를 공급하여 버블링시켜 진공감압챔버에 위치하는, 70℃로 예열된 웨이퍼 상으로 공급하여 프라임시켰다.
디하이드로피란으로 프라임된 웨이퍼는 강한 소수성을 나타내며, 후속되는 포토레지스트코팅공정에 의하여 코팅되는 포토레지스트의 웨이퍼 표면에의 부착력도 프라임되지 않은 웨이퍼에 비하여 현저하게 개선되었고, 종래의 헥사메틸디실라진과도 동일 또는 유사한 정도의 부착력을 나타냄이 후속되는 식각공정에서의 식각의 정도의 판별에 의하여 밝혀졌다.
따라서, 본 발명에 의하면 디하이드로피란과 웨이퍼 표면 간의 부가반응에 의하여 반응부산물이 발생되지 않도록 하면서 프라이머로서 디하이드로피란을 웨이퍼 표면에 적용시킴으로써 강제적인 배기가 필요없는 프라이머공정을 가능하게 하는 효과가 있다.
특히, 종래의 헥사메틸디실라잔을 프라이머로 사용하는 경우에서와 같이 유독한 암모니아가스를 발생시키지 않기 때문에 환경오염을 방지함과 동시에 반응부산물에 의한 웨이퍼의 재오염을 근원적으로 예방토록 함으로써 반도체 장치의 수율을 증대시키는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (10)

  1. (정정) 반도체 장치의 제조를 위한 포토레지스트의 코팅 전에 웨이퍼의 표면을 프라이머로서 디하이드로피란을 무산소조건에서 프라임하는 것을 특징으로 하는 디하이드로피란에 의한 웨이퍼 프라임 방법.
  2. (삭제)
  3. (정정) 제 1 항에 있어서,
    상기 무산소조건이 비조연성가스의 기류하의 조건임을 특징으로 하는 상기 디하이드로피란에 의한 웨이퍼 프라임 방법.
  4. 제 3 항에 있어서,
    상기 비조연성가스의 기류가 헬륨기류 또는 질소기류임을 특징으로 하는 상기 디하이드로피란에 의한 웨이퍼 프라임 방법.
  5. 제 1 항에 있어서,
    상기 디하이드로피란이 30 내지 200℃로 예열되어 프라임됨을 특징으로 하는 상기 디하이드로피란에 의한 웨이퍼 프라임 방법.
  6. 제 1 항에 있어서,
    상기 디하이드로피란이 진공감압조건 하의 웨이퍼에 적용되어 프라임됨을 특징으로 하는 상기 디하이드로피란에 의한 웨이퍼 프라임 방법.
  7. 제 1 항에 있어서,
    상기 디하이드로피란이 비조연성가스에 의하여 버블링되어 진공감압조건 하의 웨이퍼에로 옮겨져서 프라임됨을 특징으로 하는 상기 디하이드로피란에 의한 웨이퍼 프라임 방법.
  8. 제 7 항에 있어서,
    상기 디하이드로피란이 헬륨가스 또는 질소가스에 의하여 버블링되어 진공감압조건 하의 웨이퍼에로 옮겨져서 프라임됨을 특징으로 하는 상기 디하이드로피란에 의한 웨이퍼 프라임 방법.
  9. 제 1 항에 있어서,
    상기 디하이드로피란과 반응하는 웨이퍼가 30 내지 200℃로 예열되어 프라임됨을 특징으로 하는 상기 디하이드로피란에 의한 웨이퍼 프라임 방법.
  10. (삭제)
KR1019970000130A 1997-01-06 1997-01-06 디하이드로피란에 의한 웨이퍼 프라임 방법 KR100250637B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019970000130A KR100250637B1 (ko) 1997-01-06 1997-01-06 디하이드로피란에 의한 웨이퍼 프라임 방법
TW086109471A TW344854B (en) 1997-01-06 1997-07-03 Dihydropyrane for priming wafer and the method using the same
US09/002,636 US6074944A (en) 1997-01-06 1998-01-05 Methods for priming wafers employed in integrated circuit devices using dihydropyrane
JP10000755A JP2828441B2 (ja) 1997-01-06 1998-01-06 ウェーハプライム用のジヒドロピラン及びそれを用いたウェーハプライム方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970000130A KR100250637B1 (ko) 1997-01-06 1997-01-06 디하이드로피란에 의한 웨이퍼 프라임 방법

Publications (2)

Publication Number Publication Date
KR19980065253A KR19980065253A (ko) 1998-10-15
KR100250637B1 true KR100250637B1 (ko) 2000-04-01

Family

ID=19494147

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970000130A KR100250637B1 (ko) 1997-01-06 1997-01-06 디하이드로피란에 의한 웨이퍼 프라임 방법

Country Status (4)

Country Link
US (1) US6074944A (ko)
JP (1) JP2828441B2 (ko)
KR (1) KR100250637B1 (ko)
TW (1) TW344854B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE418750T1 (de) * 1998-07-08 2009-01-15 Nitto Denko Corp Verfahren zum entschichten von resistmaterial
KR100403626B1 (ko) * 2001-04-25 2003-10-30 삼성전자주식회사 다중환 구조의 에테르 모노머와 이로부터 얻어지는 감광성폴리머 및 화학증폭형 레지스트 조성물
KR20030055876A (ko) * 2001-12-27 2003-07-04 주식회사 켐써치 3,4-디히드로-2ｈ-피란 유도체, 이를 이용한 감광성고분자 및 이 감광성 고분자를 이용한 포토레지스트 조성물
FR2929864B1 (fr) * 2008-04-09 2020-02-07 Commissariat A L'energie Atomique Auto-assemblage de puces sur un substrat

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5550004A (en) * 1992-05-06 1996-08-27 Ocg Microelectronic Materials, Inc. Chemically amplified radiation-sensitive composition
DE69612182T3 (de) * 1996-02-09 2005-08-04 Wako Pure Chemical Industries, Ltd. Polymer und Resistmaterial

Also Published As

Publication number Publication date
JP2828441B2 (ja) 1998-11-25
KR19980065253A (ko) 1998-10-15
TW344854B (en) 1998-11-11
US6074944A (en) 2000-06-13
JPH10198038A (ja) 1998-07-31

Similar Documents

Publication Publication Date Title
US8536068B2 (en) Atomic layer deposition of photoresist materials and hard mask precursors
KR100253893B1 (ko) 마이크로전자공학 응용분야용 비아민 감광제 접착 촉진제
US20110054184A1 (en) Surface treatment agent and surface treatment method
US20010029114A1 (en) Method of forming polymeric layers of silicon oxynitride
US20090140235A1 (en) Semiconductor element and process for producing the same
US8765359B2 (en) Method of fabricating patterned functional substrates
US6699798B2 (en) Promoting adhesion of fluoropolymer films to semiconductor substrates
JP2002343793A (ja) ヘキサクロロジシランおよびアンモニアを用いた原子層蒸着によるシリコン含有固体薄膜の製造方法
KR102111803B1 (ko) 표면 처리제 및 표면 처리 방법
US5429673A (en) Binary vapor adhesion promoters and methods of using the same
KR101728168B1 (ko) 표면 처리제 및 표면 처리 방법
JP7194525B2 (ja) 表面処理方法、表面処理剤、及び基板上に領域選択的に製膜する方法
JP2023022080A (ja) 表面処理方法、表面処理剤、及び基板上に領域選択的に製膜する方法
KR100250637B1 (ko) 디하이드로피란에 의한 웨이퍼 프라임 방법
JP2021014631A (ja) 表面処理剤、表面処理方法及び基板表面の領域選択的製膜方法
US5506008A (en) Method of applying a lacquer film sensitive to ultraviolet and/or electron radiation
US20030087043A1 (en) Low k dielectric film deposition process
KR20150017304A (ko) 막 형성용 재료
KR19990069668A (ko) 디메톡시메탄에 의한 웨이퍼 프라임 방법 및 웨이퍼 프라임용디메톡시메탄
WO2023234370A1 (ja) 基材の処理方法、および基材の製造方法
JP5233127B2 (ja) 低誘電率膜の改質剤及び製造方法
WO2023234368A1 (ja) 基材の処理方法、および基材の製造方法
US20150184047A1 (en) Method for modifying substrate surface, modifying film and coating solution used for modification of substrate surface
TWI770724B (zh) 保護基板固持器之方法及用於製造器件之裝置
JP7397358B2 (ja) 表面処理剤及び表面処理体の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091214

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee