KR100250154B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR100250154B1
KR100250154B1 KR1019970060826A KR19970060826A KR100250154B1 KR 100250154 B1 KR100250154 B1 KR 100250154B1 KR 1019970060826 A KR1019970060826 A KR 1019970060826A KR 19970060826 A KR19970060826 A KR 19970060826A KR 100250154 B1 KR100250154 B1 KR 100250154B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
semiconductor package
circuit chip
heat sink
lead frame
Prior art date
Application number
KR1019970060826A
Other languages
English (en)
Other versions
KR19990040450A (ko
Inventor
이상균
김성광
Original Assignee
유무성
삼성항공산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유무성, 삼성항공산업주식회사 filed Critical 유무성
Priority to KR1019970060826A priority Critical patent/KR100250154B1/ko
Publication of KR19990040450A publication Critical patent/KR19990040450A/ko
Application granted granted Critical
Publication of KR100250154B1 publication Critical patent/KR100250154B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

반도체 패키지에 관해 개시된다. 개시된 반도체 패키지는 방열판과, 상기 방열판의 적어도 일면에 탑재되고 다수의 전기적 연결단자를 가지는 집적회로칩과, 상기 집적회로칩의 연결단자와 일측이 와이어본딩되며 타측은 외부기기에 연결되는 리드프레임을 구비하여 된 것을 특징으로 한다. 이로써, 집적회로칩의 크기에 따라 리드프레임을 변형시키지 않아도 되는 이점이 있다.

Description

반도체 패키지
본 발명은 반도체 패키지에 관한 것으로, 상세하게는, 장착될 칩의 크기가 각기 달라도 같은 리드프레임이 사용될 수 있도록 그 구조가 개선된 반도체 패키지에 관한 것이다.
도 1은 종래의 반도체 패키지의 일 예를 도시한 도면이다.
도면을 참조하면, 반도체 패키지는 다수의 전기적 연결단자를 가지는 집적회로칩(11)과, 상기 집적회로칩(11)을 지지하고 상기 집적회로칩의 연결단자와 와이어본딩되는 리드프레임과, 상기 집적회로칩과 리드프레임을 몰딩하는 몰딩수지(16)로 대별된다.
상기 리드프레임은 금속재료로 만들어지며 집적회로칩(11)에 외부회로를 연결하는 도선역할과, 패키지를 인쇄회로기판에 고정시키는 프레임역할을 동시에 수행하는 반도체 구조재료이다. 즉, 상기 리드프레임의 중앙부에는 집적회로칩(11)이 탑재되는 사각형 패드(13)가 위치하고 상기 패드(13)의 둘레에는 와이어본딩에 의해 집적회로칩(11)의 연결단자와 연결되는 내부리드(12)가 타이 바(tie bar)에 의해 연속적으로 연결되도록 설치된다. 그리고, 내부리드(12)의 사방둘레에는 인쇄회로기판의 접속단자와의 납땜결합을 위해 외부리드가 정착된 상태로 형성된다.
상기한 구조의 반도체 패키지에 의하면, 리드프레임의 리드(12)를 따라 외부기기로부터 전기적 신호가 입력된다. 리드(12)를 통해 입력된 전기적 신호는 골드와이어(14)를 지나 집적회로칩(11)의 연결단자로 유입된다. 집적회로칩(11)의 연결단자를 통해 집적회로칩(11)의 내부로 유입된 전기적신호는 신호처리된다. 신호처리된 전기적 신호는 골드와이어(14)와 리드프레임의 리드(12)를 차례로 지나 외부기기로 유입된다. 상기한 과정을 반복하면서 집적회로칩(11)과 외부기기의 상호 신호전달이 이루어진다.
그러나, 상기한 반도체 패키지는 집적회로칩으로부터 발생되는 열을 외부로 방출하기 위하여 패드(13)의 하면에 방열판(미도시)을 부착하게 되는데, 집적회로칩(11)의 크기에 따라 리드프레임의 리드길이가 조정되어야한다. 따라서, 리드프레임의 리드길이가 조정됨으로써 도금위치 및 절연테이프 위치등이 변경되어야 하는 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위하여 창출된 것으로서, 칩의 크기가 변하더라도 리드프레임이 변경되지 않고 사용될 수 있도록 그 구조가 개선된 반도체 패키지를 제공함에 그 목적이 있다.
도 1은 종래의 반도체 패키지의 구조를 도시한 개략적인 단면도이다.
도 2는 본 발명에 따른 반도체 패키지의 제1실시예를 도시한 개략적인 단면도이다.
도 3은 본 발명에 따른 반도체 패키지의 제2실시예를 도시한 개략적인 단면도이다.
도 4는 본 발명에 따른 반도체 패키지의 제3실시예를 도시한 개략적인 단면도이다.
도 5는 본 발명에 따른 반도체 패키지의 방열판을 도시한 도면이다.
도 6은 본 발명에 따른 반도체 패키지의 방열판을 도시한 도면이다.
< 도면의 주요 부분에 대한 부호 설명 >
11, 21, 31...집적회로칩 12, 22...리드프레임의 리드
13...리드프레임의 패드 14, 24...골드와이어
15, 25...절연필름 16, 26...몰드수지
27, 37...방열판 27a, 37a...딤플
37b...홀
상기 목적을 달성하기 위하여 본 발명의 반도체 패키지는 방열판과, 상기 방열판의 적어도 일면에 탑재되고 다수의 전기적 연결단자를 가지는 집적회로칩과, 상기 집적회로칩의 연결단자와 일측이 와이어본딩되며 타측은 외부기기에 연결되는 리드프레임을 구비하여 된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 패키지의 실시예들을 상세히 설명한다. 도 2는 본 발명에 따른 반도체 패키지의 제1실시예를 도시한 도면이다.
본 발명에 따른 반도체 패키지는 다수의 전기적 연결단자를 가지는 집적회로칩(21)을 구비한다. 상기 집적회로칩(21)은 소형 칩으로서, 그 상면에는 방열판(27)이 위치하며, 그 사이에 절연필름(25)이 개재되어 상기 방열판(27)을 집적회로칩에 부착하게 된다. 상기 방열판(27)의 양측 하면에는 리드프레임의 리드(22)가 설치되는데, 상기 절연필름(25)이 그 사이에 개재되어 방열판(27)이 부착된다. 상기 절연필름(25)은 한 개 또는 두 개의 스트립인 것이 바람직하다. 그러나, 절연필름(25)을 사용하여 리드프레임의 리드(22)와 방열판(27)을 부착하는 방식 이외에 리벳결합방식이나 용접방식을 채용해도 무방하다. 상기 집적회로칩(21)의 연결단자와 리드프레임의 리드(22)는 골드와이어(24)에 의해 연결된다. 이때, 상기 리드프레임의 리드(22)는 와이어본딩성을 향상시키기 위해 구리, 니켈, 은, 팔라듐 등의 금속과 금속합금으로 양면 도금되는 것이 바람직하다. 와이이본딩된 집적회로칩(21)과 리드프레임의 리드(22)는 몰딩수지(26)에 의해 몰딩된다.
도 3은 본 발명에 따른 반도체 패키지의 제2실시예를 도시한 도면이다.
도면을 참조하면, 본 발명에 따른 반도체 패키지는 일렬로 배열된 리드(22)들을 가진 도 2의 리드프레임을 구비한다. 상기 리드프레임의 리드(22) 일측은 다운세트(down set) 가공 되어 편평한 단차면이 형성되어 있다. 이 단차면의 상면에는 접착성을 가진 절연필름(25)이 놓이게 되며, 절연필름의 상면에는 방열판(27)이 설치되어 상기 리드프레임의 리드(22)에 부착된다. 상기 방열판(27)의 상면에는 접착성을 가진 절연필름(25)이 놓이게 되며, 절연필름(25)의 상면에는 도 2의 집적회로칩 보다 큰 집적회로칩(31)이 장착되어 상기 방열판(27)에 부착된다. 상기 집적회로칩의 연결단자와 리드프레임의 리드는 골드와이어(24)에 의해 연결되며, 상기 리드프레임의 리드(22)와 방열판(27) 및 집적회로칩(31)은 몰딩수지(26)에 의해 몰딩된다.
도 4는 본 발명에 따른 반도체 패키지의 제3실시예를 도시한 도면이다.
도면을 참조하면, 본 발명에 따른 반도체 패키지는 방열판(27)을 구비한다. 상기 방열판(27)의 상하면에는 접착성을 가진 절연필름(25)이 장착된다. 또한, 상기 방열판의 상방에는 상대적으로 큰 집적회로칩(31)이 절연필름(25)에 의해 결합되며, 상기 방열판(27)의 하방 중앙부에는 상대적으로 작은 집적회로칩(21)이 절연필름(25)에 의해 부착된다. 그리고, 상기 방열판(27)의 하방 양측에는 리드프레임의 리드(22)가 상기 절연필름(25)에 의해 부착된다. 상기 집적회로칩들(21)(31)과 리드프레임의 리드(22)는 골드와이어(24)에 의해 와이어본딩되며, 골드와이어(24)에 의해 와이어본딩된 리드프레임의 리드(22)와 집적회로칩(21)(31)은 몰딩수지(26)에 의해 몰딩된다.
도 5 또는 도 6은 상기 반도체 패키지에 채용되는 방열판의 실시예들을 도시한 도면이다.
도 5를 참조하면, 상기 방열판(27)은 사각 형태이며 열전도성이 용이한 금속으로 제조된다. 방열판(27)의 상면에는 다수개의 딤플(27a)이 형성되어 있어 집적회로칩과의 열전달면적이 증가되어 효율이 높아지도록 하였다.
다른 실시예로서, 도 6에 도시된 방열판(37)은 사각 형태이며, 그 상면에 다수개의 딤플(37a)이 형성되어 있고 상기 딤플들 사이에 다수개의 관통홀(37b)이 형성되어 있다. 따라서, 상기 집적회로칩과의 접촉면적 및 열전달면적이 증가되어 열전달효율이 높아진다.
상기한 세가지 실시예들의 구조에 따른 반도체 패키지의 작동은 동일하므로 도 2에 도시된 제1실시예를 가지고 그 작동을 다음과 같이 설명한다.
외부기기로부터 발생된 전기적 신호는 리드프레임의 리드(22)에 입력된다. 리드프레임의 리드(22)에 입력된 전기적 신호는 골드와이어(24)를 통해 집적회로칩(21)의 연결단자를 통해 집적회로칩(21)의 내부로 유입된다. 집적회로칩(21)의 내부에 유입된 전기적 신호는 연산처리되어 골드와이어(24)와 리드프레임의 리드(22)를 차례로 지나면서 외부기기로 유입된다. 이러한 과정을 반복하면서 상기 집적회로칩(21)과 외부기기의 상호 신호전달이 이루어진다. 상기한 과정에서 집적회로칩(21)의 내부에서는 열이 발생되지만 상기 방열판(27)을 통해 반도체 패키지 밖으로 용이하게 방출된다.
상기 반도체 패키지는 다음과 같은 효과가 수반된다.
첫째, 리드프레임의 변경없이 다른 크기의 집적회로칩을 장착할 수 있다.
상기 반도체 패키지는 리드프레임의 중앙부에 방열판을 설치하고 그 상면에는 크기가 큰 집적회로칩을 부착하고, 그 하면에는 크기가 작은 집적회로 칩을 부착하며, 리드프레임의 리드 양면에는 도금처리를 하여 어느면에서도 와이어본딩을 용이하게 하였다. 따라서, 집적회로칩의 크기가 달라도 리드프레임을 변경하지 않고 똑같은 리드프레임을 사용할 수 있는 이점이 있다.
둘째, 제조단가가 종래에 비해 감소된다.
상술한 바와 같이, 상기 반도체 패키지는 집적회로칩의 크기에 관계없이 방열판이 부착된 똑같은 리드프레임이 사용될 수 있으므로, 집적회로칩의 크기에 따라 각각 다른 리드프레임이 사용되는 종래의 반도체 패키지에 비해 전체적인 제조단가가 감소되는 이점이 있다.
본 발명은 도면에 도시된 실시예들을 참고로 설명되었으나. 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위에 한해서 정해져야 할 것이다.

Claims (7)

  1. 방열판과,
    상기 방열판의 적어도 일면에 탑재되고 다수의 전기적 연결단자를 가지는 집적회로칩과,
    상기 집적회로칩의 연결단자와 일측이 와이어본딩되며 타측은 외부기기에 연결되는 리드프레임을 구비하여 된 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 방열판과 집적회로칩 사이에 개재된 절연필름을 더 구비하여 된 것을 특징으로 하는 반도체 패키지.
  3. 제1항에 있어서,
    상기 방열판과 리드프레임 사이에 개재된 절연필름을 더 구비하여 된 것을 특징으로 하는 반도체 패키지.
  4. 제2항 또는 제3항에 있어서,
    상기 절연필름은 복수개인 것을 특징으로 하는 반도체 패키지.
  5. 제1항에 있어서,
    상기 방열판은 그 상면에 복수의 딤플이 형성된 것을 특징으로 하는 반도체 패키지.
  6. 제1항에 있어서,
    상기 방열판은 그 상면에 복수의 홀이 형성된 것을 특징으로 하는 반도체 패키지.
  7. 제1항에 있어서,
    상기 리드프레임은 그 양면에 구리(Cu), 니켈(Ni), 은(Ag), 팔라듐(Pd)중 어느 하나로 도금처리된 것을 특징으로 하는 반도체 패키지.
KR1019970060826A 1997-11-18 1997-11-18 반도체 패키지 KR100250154B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970060826A KR100250154B1 (ko) 1997-11-18 1997-11-18 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970060826A KR100250154B1 (ko) 1997-11-18 1997-11-18 반도체 패키지

Publications (2)

Publication Number Publication Date
KR19990040450A KR19990040450A (ko) 1999-06-05
KR100250154B1 true KR100250154B1 (ko) 2000-03-15

Family

ID=19524989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970060826A KR100250154B1 (ko) 1997-11-18 1997-11-18 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100250154B1 (ko)

Also Published As

Publication number Publication date
KR19990040450A (ko) 1999-06-05

Similar Documents

Publication Publication Date Title
US6780680B2 (en) Methods of fabricating multilevel leadframes and semiconductor devices
US5953589A (en) Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same
US8030741B2 (en) Electronic device
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
US6621152B2 (en) Thin, small-sized power semiconductor package
US5394298A (en) Semiconductor devices
US7511361B2 (en) DFN semiconductor package having reduced electrical resistance
WO2006014418A2 (en) Encapsulated semiconductor device with reliable down bonds
US20090020859A1 (en) Quad flat package with exposed common electrode bars
US6753597B1 (en) Encapsulated semiconductor package including chip paddle and leads
JPS60167454A (ja) 半導体装置
KR100281298B1 (ko) 볼그리드어레이용리드프레임과,그것을이용한반도체장치및그제조방법
KR100250154B1 (ko) 반도체 패키지
US20020190358A1 (en) Deformation-absorbing leadframe for semiconductor devices
KR0119757Y1 (ko) 반도체 패키지
JP3576228B2 (ja) 表面実装型半導体装置
KR100212392B1 (ko) 반도체 패키지
JP2871575B2 (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
KR100381836B1 (ko) 반도체패키지
KR100195511B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지
KR0167281B1 (ko) 비엘피 패키지
KR100252862B1 (ko) 반도체 패키지 및 그의 제조방법
KR950010866B1 (ko) 표면 실장형(surface mounting type) 반도체 패키지(package)
KR100369501B1 (ko) 반도체패키지
KR19990033212A (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101129

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee