KR100248918B1 - Device and method for measuring output resistance of driver ic - Google Patents
Device and method for measuring output resistance of driver ic Download PDFInfo
- Publication number
- KR100248918B1 KR100248918B1 KR1019970000971A KR19970000971A KR100248918B1 KR 100248918 B1 KR100248918 B1 KR 100248918B1 KR 1019970000971 A KR1019970000971 A KR 1019970000971A KR 19970000971 A KR19970000971 A KR 19970000971A KR 100248918 B1 KR100248918 B1 KR 100248918B1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- voltage
- dut
- group
- pin
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/08—Measuring resistance by measuring both voltage and current
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
다수핀을 갖는 드라이버 IC의 출력 저항을 고정밀도로, 비교적 고속이고, 비교적 염가로 구성할 수 있는 드라이버 IC의 출력 저항 측정기나 측정 방법을 제공한다. 이를 위해서, DUT의 다수의 출력핀으로부터의 출력 전압을 다수의 입력 단자를 갖는 고속 스캐너로 받아서 1대의 전압 측정기로 순차적으로 전압 측정하여 출력 저항을 구하도록, 상기 출력핀과 입력 단자 사이에 각각 설치하는 프로그램가능 부하(PL)를 출력 전압보다 일정 전압이 높은 전압을 설정할 수 있는 임계 전압원 VT1군과 일정 전압이 낮은 전압을 설정할 수 있는 임계 전압원 VT2군의 2계통의 전압을 설정하여, 일정 부하 전류를 VT1군에서는 유출하고, VT2군에서는 유입하는 프로그램가능 부하(PL)군을 갖는 구성으로 한다.The present invention provides an output resistance measuring instrument and a measuring method of a driver IC which can configure the output resistance of a driver IC having a large number of pins with high precision and relatively high speed. To this end, the output voltage from the plurality of output pins of the DUT received by a high-speed scanner having a plurality of input terminals to measure the voltage sequentially with one voltage meter to install the output between the output pin and the input terminal, respectively The programmable load (PL) is set to the voltage of the two systems of the threshold voltage source VT1 group that can set the voltage higher than the output voltage, and the threshold voltage source VT2 group that can set the voltage lower than the constant voltage, the constant load current Is configured to have a programmable load (PL) group flowing out in the VT1 group and flowing in in the VT2 group.
Description
본 발명은 예컨대, LCD(액정) 드라이버 IC나 버블 제트 프린터 드라이버 IC와 같은 다수의 출력핀을 갖는 드라이버 IC의 출력 저항을 측정하는 출력 저항 측정기 및 측정 방법에 관한 것이다.The present invention relates to an output resistance meter and a measuring method for measuring the output resistance of a driver IC having a plurality of output pins such as, for example, an LCD (liquid crystal) driver IC or a bubble jet printer driver IC.
도 3은 다수핀을 갖는 드라이버 IC(10)의 일예를 나타낸다. 핀수는 종류에 따라 다르지만, 160핀 내지 300핀의 드라이버 IC가 많다. 전원 단자 VDD등에 전압 전원을 접속하고, 접지 단자 GND를 접지하여 IC를 구동시킨다. 복수의 입력 단자 INi(i=1∼n)에는 외부에서 제어 신호를 인가하고, 그 제어 신호에 의해 출력핀명과 그 출력 전압이 지시된다. 예컨대, 출력 전압치는 8비트의 신호로 256계조로 지시된다. 다수의 출력핀 OUTi(i=1∼m)로부터는 그 지시된 출력핀으로부터 지정된 일정 전압치를 외부의 부하에 공급한다.3 shows an example of a
이 다수핀을 갖는 드라이버 IC(이하 「DUT」라고 함)(10)의 다수의 출력핀 OUTi는 제어 신호에 의해 지시된 전압 전류를 정확하게 부하에 공급하지 않으면 안된다. 그리고 출력 저항도 규정 대로일 필요가 있다. 그래서 종래부터 DUT(10)의 제조 과정이나 제조 후 또는 수입 검사에서, 개개의 DUT(10)의 출력 전압, 출력 전류나 출력 저항의 측정을 하여 그 DUT(10)의 양부를 검사하고 있다.The plurality of output pins OUTi of the driver IC (hereinafter referred to as "DUT") 10 having these many pins must supply the voltage current indicated by the control signal to the load accurately. And the output resistance needs to be as specified. Therefore, conventionally, in the manufacturing process, after manufacture, or import inspection of the
도 4의 (A)∼(D)에 종래의 검사 방식을 나타낸다.The conventional inspection method is shown to FIG. 4 (A)-(D).
DC 측정 유닛(15)은 정전류원을 내장하는 전압 측정기이다. 그리고 임의치의 정전류를 스위치를 통해서 유출 또는 유입할 수 있기 때문에, 출력 전류 IL을 설정할 수 있고, DUT(10)의 출력 전압 VO및 출력 저항 RO도 측정할 수 있다. 출력 저항 RO는 무부하시의 출력 전압치 VO와 부하시의 전압치 VM의 차전압을 부하 전류치 IL로 나눈 값이다. 수식으로 나타내면, RO=(VO-VM)/IL이 된다. 부하 전압치 VM은 전압 측정기로 측정한다.The
도 4의 (A)는 DUT(10)의 다수의 출력핀 OUTi의 출력 전압을 전류 인가 전압 측정 모드에서 1개의 DC 측정 유닛(15)을 가지고, 1핀씩 전환하면서 시험하는 방법이다. DC 측정 유닛(15)이 1개이기 때문에, 염가이지만 측정 시간이 너무 걸려서 매우 늦다.4A illustrates a method of testing the output voltages of the plurality of output pins OUTi of the
도 4의 (B)는, DC 측정 유닛(15)을 N채널만큼 설치하여 전류 인가 전압측정 모드에서 N채널을 가지고 다수의 출력핀 OUTi의 출력 전압을 동시에 측정하고, N핀마다 전환하여 측정하는 것이다. 측정 시간은 도 4의 (A)에 비하여 1/N이 되지만, N채널의 DC 측정 유닛(15j)(j=1∼N)을 필요로 하기 때문에 비싸진다.FIG. 4B shows that the
도 4의 (C)는 DUT(10)의 모든 출력핀 OUTi(i=1∼m)만큼의 DC 측정 유닛(15i)을 가지고 전류 인가 전압 측정 모드에서 모든 출력핀 OUTi를 한번에 시험하는 것이다. 따라서, 측정 시간은 매우 고속이 되지만, DC 측정 유닛(15)을 모든 출력핀 OUTi만큼 설치하기 때문에 가격도 매우 비싸진다.4 (C) is to test all the output pins OUTi at once in the current-applied voltage measuring mode with the DC measuring units 15i of all the output pins OUTi (i = 1 to m) of the
도 4의 (D)는 DUT(10)의 모든 출력핀 OUTi(i=1∼m)에 대하여 각각 접속하는 프로그램가능 부하(PL)(20i)를 준비한다. 그리고, DUT(10)의 각각의 출력핀은 고속 스캐너(16)의 각각의 입력 단자에 접속된다. 프로그램가능 부하(PL)(20i)는 DUT(10)로 전류를 인가하고, 전압 측정은 고속 스캐너(16)를 통해서 1대의 전압 측정기(17)로 행한다. 전압 측정기(17)측에는 전류가 흐르지 않기 때문에 고속 스캐너를 사용할 수 있는 것이다. 이 방식은 비교적 고속으로 시험할 수 있으며 또한 비교적 염가이다.4D prepares a programmable load (PL) 20i to be connected to all output pins OUTi (i = 1 to m) of the
프로그램가능 부하(PL)(20)는 도 5에 나타낸 바와 같이, 다이오드 브릿지와, ILL과 ILH의 2개의 정전류원과, VT의 임계 전압원으로 구성되어 있다. 다이오드 브릿지이기 때문에 DUT(10)에 접속되어 있는 일단(a)의 전압은 VT에 접속되어 있는 타단(b)의 전압과 같다. 따라서 임계 전압원 VT의 전압을 가변함으로써, DUT(10)측의 일단(a)의 전압을 가변할 수 있다.Programmable load (PL) 20, as shown in FIG. 5, is comprised of a diode bridge, two constant current sources of ILL and ILH, and a threshold voltage source of VT. Since it is a diode bridge, the voltage of one end a connected to the
DUT(10)의 출력 레벨을 임시로 H(하이)레벨인 VOH와 L(로우)레벨인 VOL로 하고, VT의 전압치를 그 중간치, 즉 VT=(VOH+VOL)/2로 설정하면, DUT(10)의 출력 레벨이 H레벨일 때에는 출력핀으로부터 부하 전류 ILH가 프로그램가능 부하(PL)(20)로 유출된다. 반대로 출력 레벨이 L레벨일 때에는 프로그램가능 부하(PL)(20)측에서 DUT(10)측으로 부하 전류 ILL이 유입된다. 부하 전류의 정전류원은 상세 쉬트(sheet) 중의 값을 선택하여 일정 부하 전류 ILH 또는 ILL을 유출하고 있다.The output level of the
종래의 드라이버 IC의 출력 저항의 측정 방식은 상기와 같이, 도 4의 (A) 내지 도 4의 (D)에 나타난 것이었다. 어떤 측정 방식이라도 출력 저항의 측정은 가능하고, 그 값은 DUT의 종류에 따라서 다르지만 약 300Ω에서 수 킬로Ω으로서, 일반적으로 수백Ω 정도이다. 그러나, 각각의 측정 방식에서의 측정치에는 재현(再現)성이 있지만, 방식을 변경하면 그 측정치가 다른 것이 많았다.The measurement method of the output resistance of the conventional driver IC was as shown to FIG. 4 (A)-FIG. 4 (D) as mentioned above. Any measurement method can measure the output resistance, which varies from 300 Ω to several kilo ohms, depending on the type of DUT, typically a few hundred ohms. However, although the measurement value in each measurement system is reproducible, there were many cases where the measurement values were different when the method was changed.
측정 방법은 어느 것이나 모든 출력핀 OUTi에서 일정 전압을 출력하도록 하여, 스위치로 전환하여 측정하거나 동시에 측정하는 것이 있다. 출력 저항치의 측정 방식에 의한 측정치의 차는 ±100Ω정도를 나타내었다. 이러한 측정 방식에서는 출력 저항치에 측정 방식을 부기할 필요가 있으며, 불편하고 또한 부정확한 측정치가 된다.In either method, a constant voltage is output from all output pins OUTi, and a switch is measured or measured simultaneously. The difference of the measured value by the measuring method of the output resistance value showed about +/- 100Ω. In such a measurement method, it is necessary to add a measurement method to the output resistance value, which is inconvenient and inaccurate.
그 원인은 DUT(10)의 종류나 설계에도 좌우되지만, 각 출력핀의 전원과 출력 저항이 독립한 것이 아니고, 출력부문의 몇개의 블록내에서는 서로 관련을 가지며, 간섭하고 있다는 것이 판명되었다. 여기서 간섭이란, 인덕턴스나 커패시턴스에 의한 전자 유도 등의 간섭뿐만 아니라, 분압 저항 회로 등의 연결 쪽에 의한 간섭이 크다고 판단된다. 그리고, 상술의 측정 방식에서, 도 4의 (A)의 방식이 출력핀 사이에서 간섭이 없고, 정확하게 측정할 수 있다는 것이 판명되었다. 따라서, 도 4의 (B) 내지 도 4의 (D)까지의 측정 방식에서는 측정치에 보정치를 부가할 필요가 있었다.Although the cause depends on the type and design of the
본 발명은 종래 측정 방식을 검토하여, 도 4의 (A)의 측정 결과와 동일한 값을 수득하기 위해서 도 4의 (D)의 방식을 개량하여 출력핀간의 간섭을 없애고, 고정밀도로 고속으로 또한 비교적 염가로 구성할 수 있는 드라이버 IC의 출력 저항 측정기를 제공하는 것이다.The present invention examines the conventional measuring method, in order to obtain the same value as the measuring result of FIG. 4A, to improve the method of FIG. 4D to eliminate interference between output pins, and to achieve high precision and high speed. To provide a low-cost driver IC output resistance meter.
또한, 도 4의 (A)의 측정 결과와 같은 값을 수득하기 위해서, 측정 방식을 개량하고 출력핀간의 간섭을 없애며, 고정밀도 및 고속으로 또한 비교적 염가로 구성할 수 있는 드라이버 IC의 출력 저항 측정 방법을 제공하는 것이다.In addition, in order to obtain the same value as the measurement result of FIG. 4A, the output resistance measurement of the driver IC which can improve the measurement method, eliminate the interference between the output pins, and can be configured with high precision, high speed and relatively inexpensiveness To provide a way.
본 발명은 종래 측정 방식인 도 4의 (D)의 회로 방식을 검토하고 실험을 거듭하여 고속 스캐너를 이용하여 전압 측정기는 1대로 고정밀도로 비교적 고속으로 측정할 수 있도록 한 것이다.The present invention examines the circuit method of FIG. 4 (D), which is a conventional measuring method, and repeats the experiments so that a voltage measuring device can be measured at a relatively high speed with a high precision using a high speed scanner.
또한, 측정 방법을 개량하여 출력핀간의 간섭을 없애고, 고정밀도로 고속으로 구성할 수 있는 드라이버 IC의 출력 저항 측정 방법을 제공하고 있다.In addition, the measurement method has been improved to provide an output resistance measurement method of a driver IC which can be configured at high speed with high accuracy by eliminating interference between output pins.
도 1은 본 발명의 일실시예의 구성도를 나타내는 도면1 is a view showing the configuration of an embodiment of the present invention
도 2는 본 발명의 다른 실시예의 구성도를 나타내는 도면.2 is a view showing a block diagram of another embodiment of the present invention.
도 3은 DUT를 설명하기 위해 DUT(10)의 외부 형태를 나타내는 도면.3 illustrates the external form of the
도 4의 (A)-(D)는 종래의 DUT(10)의 출력 저항을 측정하기 위한 구성도를 나타내는 도면.4 (A)-(D) are diagrams showing the configuration for measuring the output resistance of the
도 5는 프로그램가능 부하(PL)(20)의 일예의 구성도를 나타내는 도면.5 shows a schematic diagram of an example of a programmable load (PL) 20.
도 6은 본 발명에 의한 측정 방법의 일실시예를 나타내는 흐름도.6 is a flowchart showing one embodiment of a measuring method according to the present invention;
도 7은 본 발명에 의한 다른 측정 방법의 일실시예를 나타내는 흐름도.7 is a flowchart showing one embodiment of another measuring method according to the present invention;
<도면의 주요 부분에 대한 부호의 설명><Description of the code | symbol about the principal part of drawing>
10 : DUT(다수의 핀을 갖는 드라이버 IC)10: DUT (Driver IC with Multiple Pins)
11i : 전압원11i: voltage source
12i : 출력 저항12i: output resistance
15i : DC 측정 유닛15i: DC measuring unit
16 : 고속 스캐너16: high speed scanner
17 : 전압 측정기17: voltage meter
20i : 프로그램가능 부하(PL)20i: Programmable Load (PL)
VT : 임계 전압원VT: Threshold Voltage Source
먼저, 드라이버 IC의 출력 저항 측정기에 관해서 설명한다.First, the output resistance measuring instrument of the driver IC will be described.
이 회로 방식은 DUT 내부의 전류의 간섭을 제거하도록 프로그램가능 부하(PL)의 임계 전압원을 2계통 설치하도록 하여, 1계통의 임계 전압 VT1은 DUT의 출력 전압보다도 일정 전압 높게 하고, 다른 계통의 VT2는 반대로 일정 전압 낮게 하며, 그 VT1과 VT2의 전압계의 프로그램가능 부하(PL)를 DUT의 출력핀의 배열에 교대로, 또는 2개마다, 또는 3개마다 배열 설치하여, 프로그램가능 부하(PL)에서 DUT 내부로 전류를 유입시키거나 인입하여 DUT 내부의 전류의 간섭을 제거하도록 하였다.This circuit system installs two threshold voltage sources of the programmable load PL to remove the interference of the current inside the DUT, so that the threshold voltage VT1 of one system is a constant voltage higher than the output voltage of the DUT, and VT2 of another system. On the contrary, the constant voltage is lowered, and the programmable loads PL of the voltmeters of the VT1 and VT2 are alternately arranged on the output pins of the DUT, or every two or every three, and the programmable loads PL are arranged. In or out the current into the DUT to remove the interference of the current inside the DUT.
DUT 내부의 회로 구성은 종류에 따라 또는 제조 회사에 따라 설계가 다르다. DUT 내부의 전압원과 출력핀이 1 대 1로 대응하여 출력 저항이 일정한 경우도 있지만, 출력핀을 몇개의 블록으로 분할하여 1블록으로 1개의 전압원의 전압을 분압하여 복수의 출력핀에 대응하고 있는 것이 많다. 회로 방식은 다양하다. 따라서, 어떠한 회로 방식에서도 재현성 있는 측정치를 구하기 위해서는 DUT 내부의 전류 밸런스를 취하는 것이 좋다.The circuit configuration inside the DUT varies by type or by manufacturer. Although the output resistance is constant because the voltage source inside the DUT and the output pin correspond one-to-one, the output pin is divided into several blocks to divide the voltage of one voltage source into one block to correspond to multiple output pins. There are many. Circuit schemes vary. Therefore, it is advisable to take current balance inside the DUT to obtain reproducible measurements in any circuit scheme.
그래서, 출력 저항의 측정에 있어서, DUT에서 일정한 전류를 인출하고, 또한 동일량의 전류를 부여해 주면 DUT 내부의 전류 분포에 간섭이 생기지 않고, 정확한 출력 저항 측정을 할 수 있는 것을 알 수 있었다. 이것도 1블록마다 동일량의 전류의 출입이 있는 것이 바람직하다. 그래서 DUT의 출력핀의 배열순으로 교대로 출입을 행하거나, 2핀마다 행하거나, 또는 복수핀마다 행하여도 좋지만, 1블록의 출력핀수가 불명확하기 때문에, 1핀마다 교대로 행하는 것이 바람직하다.Therefore, in the measurement of the output resistance, when a constant current was drawn from the DUT and the same amount of current was applied, it was found that the output resistance could be measured accurately without interference with the current distribution inside the DUT. It is also desirable that there is an equal amount of current in and out of each block. For this reason, it is possible to alternately move in and out of the output pins of the DUT, every two pins, or every two pins. However, since the number of output pins of one block is unclear, it is preferable to alternately perform each pin.
제1 발명은, DUT의 각 출력핀 OUTi(i=1∼m)에 대응하는 입력 단자를 갖는 고속 스캐너와, 그 고속 스캐너의 각 입력 단자의 전압을 순차적으로 측정하는 전압 측정기와, 상기 DUT의 각 출력핀 OUTi와 상기 고속 스캐너의 각 입력 단자에 각각 설치된 2계통의 프로그램가능 부하(PL)군으로 구성되어 있다.A first invention includes a high speed scanner having an input terminal corresponding to each output pin OUTi (i = 1 to m) of a DUT, a voltage meter for sequentially measuring the voltage of each input terminal of the high speed scanner, and Each output pin OUTi and two groups of programmable loads PL are provided at each input terminal of the high speed scanner.
이 2계통의 프로그램가능 부하(PL)군이란, 임계 전압원의 전압이 DUT의 출력 전압보다도 일정 전압 높은 VT1군과 일정 전압 낮은 VT2군의 2계통의 전압을 설정할 수 있는 프로그램가능 부하(PL)군이다. 그리고, 일정 전압 높은 VT1군에서는 일정 부하 전류를 프로그램가능 부하(PL)에서 DUT에 유입시킨다. 또한 일정 전압 낮은 VT2군은 DUT로부터 일정 부하 전류를 유입한다. DUT가 유출하는 부하 전류와 유입하는 부하 전류가 같으면 DUT 내부에서는 전류의 밸런스가 취해져서 간섭은 없어진다. 종래의 프로그램가능 부하(PL)의 임계 전압원은 DUT의 H레벨과 L레벨의 중간에만 임계 전압을 설정해야만 하기 때문에 모든 핀으로부터 전류를 유출하거나 유입할 수 없어서 간섭이 생기고 있었던 것이다.This group of two programmable loads (PL) is a group of programmable loads (PL) that can set the voltages of two systems, the VT1 group having a constant voltage higher than the output voltage of the DUT and the VT2 group having a constant voltage lower than the output voltage of the DUT. to be. In the VT1 group having a constant voltage, a constant load current flows into the DUT from the programmable load PL. In addition, the low-voltage VT2 group draws a constant load current from the DUT. If the outgoing load current is the same as the incoming load current, the DUT balances the current inside the DUT, eliminating interference. Since the threshold voltage source of the conventional programmable load PL has to set the threshold voltage only halfway between the H level and the L level of the DUT, the current cannot be drawn or flowed from all the pins, causing interference.
제2 발명은, 제1 발명에 있어서의 임계 전압원의 배열을 VT1과 VT2를 교대로 배열한 구성에 한정한 프로그램가능 부하(PL)군으로 이루어져 있다. DUT의 설계가 어떻게 되어 있는 것인지, 몇 개의 블록으로 나누어져 있는 것인지 일반적으로는 모른다. 그래서 VT1과 VT2를 1개 걸러 교대로 배열하는 구성이 DUT 내부의 전류 밸런스를 취하는데 가장 좋은 구성이다.2nd invention consists of a group of programmable loads PL which limited the arrangement | sequence of the threshold voltage source in 1st invention to the structure which alternately arranged VT1 and VT2. It is generally unknown how the DUT is designed or how many blocks it is divided into. Therefore, the arrangement that alternates every other VT1 and VT2 is the best configuration to balance the current inside the DUT.
제3 발명은 DUT의 카탈로그에서 2종류 이상의 다른 출력 저항을 갖는 DUT의 출력 저항의 측정기이다. 전위차가 같고 저항치가 다르면, 그 저항에 흐르는 전류치는 저항치에 반비례하여 변화하는 것은 공지되어 있다. 따라서 출력 저항치가 다른 출력단을 갖는 DUT의 측정에서는 프로그램가능 부하(PL)의 정전류원도 2계통 이상의 정전류원을 가질 필요가 있다.A third invention is a measure of the output resistance of a DUT having two or more different output resistances in the catalog of the DUT. If the potential difference is the same and the resistance value is different, it is known that the current value flowing in the resistance changes in inverse proportion to the resistance value. Therefore, in the measurement of a DUT having output stages having different output resistance values, the constant current source of the programmable load PL also needs to have two or more constant current sources.
다음에, 드라이버 IC의 출력 저항 측정 방법에 관해서 설명한다.Next, the output resistance measuring method of the driver IC will be described.
먼저, 임계 전압이 DUT의 출력 전압보다도 일정 전압 높은 VT1을 프로그램가능 부하용으로 설정하고, 또한 일정 전압 낮은 VT2를 프로그램가능 부하용으로 설정한다.First, VT1 whose threshold voltage is higher than the output voltage of the DUT is set for the programmable load, and VT2 which is lower than the constant voltage is set for the programmable load.
그 다음, 측정 대상핀에 VT1의 프로그램가능 부하(PL)를 접속한다. 그리고, 다른 핀에 VT2와 VT1을 임의로 접속한다. 단, VT1군의 총수와 VT2군의 총수를 일치시킨다. 이 상태에서 측정 대상핀의 출력 저항을 측정한다.Next, connect the programmable load PL of VT1 to the pin to be measured. Then, VT2 and VT1 are arbitrarily connected to the other pin. However, the total number of the VT1 group and the total number of the VT2 group are the same. In this state, measure the output resistance of the pin to be measured.
동일하게, 측정 대상핀에 VT2의 프로그램가능 부하(PL)를 접속한다. 그리고, 다른 핀에 VT1과 VT2를 임의로 접속한다. 단, VT2군의 총수와 VT1군의 총수를 일치시킨다. 이 상태에서 측정 대상핀의 출력 저항을 측정한다.Similarly, connect the programmable load PL of VT2 to the pin to be measured. Then, VT1 and VT2 are arbitrarily connected to the other pin. However, the total number of the VT2 group and the total number of the VT1 group are the same. In this state, measure the output resistance of the pin to be measured.
그 다음, 측정 대상핀을 다른 핀으로 할당하여 변경하고, 상기의 각 단계의 측정을 행한다. 이것을 반복하여 모든 측정 대상핀에 대해서 출력 저항의 측정을 행한다.Next, the measurement target pin is assigned to another pin to be changed, and the above steps are measured. Repeat this to measure the output resistance for all the pins to be measured.
이와 같이, 드라이버 IC의 출력 저항을 측정함으로써, DUT(10)에서 유입하는 일정 부하 전류와 유출하는 일정 부하 전류가 동일량이기 때문에, DUT(10) 내부에 있어서 전류 밸런스가 취해져서 간섭이 없어지고, 출력 저항치는 고정밀도로 재현성 좋게 고속으로 측정할 수 있다.In this way, by measuring the output resistance of the driver IC, since the constant load current flowing in the
또한, 프로그램가능 부하(PL)를 이용하지 않고 정전류원을 내장한 DC 측정 유닛을 이용하여 동일한 단계로 측정을 행하여도 좋다.In addition, the measurement may be performed in the same step using a DC measuring unit incorporating a constant current source without using the programmable load PL.
도 1에는 본 발명의 일실시예의 구성도를, 도 2에는 다른 실시예의 구성도를 도시한다. 도 4 및 도 5와 대응하는 부분에는 동일 부호를 붙인다.FIG. 1 shows a block diagram of one embodiment of the present invention, and FIG. 2 shows a block diagram of another embodiment. Parts corresponding to those in Figs. 4 and 5 are denoted by the same reference numerals.
도 1에 관해서 설명한다. DUT(10)의 출력단은 전압원(11i)(i=1∼m)으로부터 출력 저항(12i)을 통해서 출력핀에 접속되어 있다. 각 출력핀은 각각 고속 스캐너(16)의 입력 단자와 접속되고, 고속 스캐너(16)에서는 각 입력 단자의 전압을 스캔하여 그 전압치를 전압 측정기(17)에서 순차적으로 판독하고 있다.1 will be described. The output terminal of the
복수의 프로그램가능 부하(20i)는 DUT(10)의 출력핀과 고속 스캐너(16)의 입력 단자 사이에 각각 설치 및 접속되어 있다. 프로그램가능 부하(20)의 구성은 전술의 도 5와 동일하다. 그리고 임계 전압원 VT는 VT1군과 VT2군이 있고, 도 1에 있어서는 VT1과 VT2가 DUT(10)의 출력핀의 배열에 대하여 교대로 설치되어 있다. 따라서, VT1의 프로그램가능 부하(PL)(20)로부터는 DUT(10)측에 일정 부하 전류가 유출되고, VT2의 프로그램가능 부하(PL)(20)에는 일정 부하 전류가 유입된다.A plurality of programmable loads 20i are respectively installed and connected between an output pin of the
일반적으로, 피측정 디바이스에 대하여 소정의 출력 전류를 인가하기 때문에, 출력 저항 측정기에는 임계 전압원이 설치된다. 피측정 디바이스의 출력 저항으로서, 동기 전류와 소스 전류의 2종류가 존재하고, 이 때문에 출력 저항 측정기에는 적어도 2계통의 임계 전압원(VT1, VT2)이 설치된다. 출력 저항 측정시에는 다수 출력핀을 갖는 피측정 디바이스에 대하여 상기 각 임계 전압원(VT1, VT2)을 분배할 필요가 있다. 이와 같이, 피측정 디바이스의 출력핀의 순서에 따른, 각 임계 전압원의 분배 상태를 배열이라고 하고 있다.In general, since a predetermined output current is applied to the device under measurement, the output resistance meter is provided with a threshold voltage source. As the output resistance of the device under measurement, there are two types of synchronous currents and source currents. Therefore, at least two threshold voltage sources VT1 and VT2 are provided in the output resistance meter. When measuring the output resistance, it is necessary to distribute the respective threshold voltage sources VT1 and VT2 to the device under measurement having a plurality of output pins. Thus, the distribution state of each threshold voltage source according to the order of the output pin of the device under measurement is called array.
DUT(10)에 있어서, 유입하는 일정 부하 전류와 유출하는 일정 부하 전류가 동일량이면, DUT(10) 내부에 있어서 전류 밸런스가 취해져서 간섭이 없어지고, 출력 저항치를 고정밀도로 재현성 좋게 고속으로 측정할 수 있다.In the
도 2에는, 카탈로그상에서 2종류 이상의 다른 출력 저항을 갖는 DUT(10)의 측정의 구성도를 나타낸다. 도 1과 다른 점은 프로그램가능 부하(PL)(20)의 정전류원을 2계통 갖는 것이다. 즉, ILL1과 ILH1의 조의 정전류원을 갖는 프로그램가능 부하(PL)(20)과 ILL2와 ILH2의 조의 정전류원을 갖는 프로그램가능 부하(PL)(20)이 존재하고, DUT(10)의 출력 저항이 다르더라도 적절한 일정 부하 전류를 공급할 수 있는 구성으로 되어 있다.2 shows a configuration diagram of the measurement of the
일반적으로, 피측정 디바이스에 대하여 소정의 출력 전류를 인가하기 때문에, 출력 저항 측정기에는 정전류원을 갖는 프로그램가능 부하(PL)가 설치된다. 이 정전류원에서는 동기 전류와 소스 전류의 2종류를 인가할 필요가 있다. 따라서, 이 정전류원으로서, 로우 레벨의 정전류(ILL)와 하이 레벨의 정전류(ILH)의 쌍으로 구성된 적어도 1조의 정전류원이 설치되어 있다. 또한, 피측정 디바이스에 의해서는 1개의 피측정 디바이스 중에서 복수의 출력 전류를 인가할 필요가 있을 수 있다. 이 경우, 정전류원으로서 제1 로우 레벨 정전류(ILL1)와 제1 하이 레벨 정전류(ILH1)의 조 및 제2 로우 레벨 정전류(ILL2)와 제2 로우 레벨 정전류(ILH2)의 조로 이루어진 2계통의 정전류원이 설치된다. 이와 같이, 통상 프로그램가능 부하(PL)는 로우 레벨과 하이 레벨의 조의 정전류원을 갖는 구성으로 되어 있다.In general, since a predetermined output current is applied to the device under measurement, the output resistance meter is provided with a programmable load PL having a constant current source. In this constant current source, it is necessary to apply two kinds of synchronous currents and source currents. Therefore, as this constant current source, at least one set of constant current sources composed of a pair of low level constant current ILL and high level constant current IHL is provided. In addition, the device under measurement may need to apply a plurality of output currents in one device under measurement. In this case, two systems of constant current consisting of a pair of the first low level constant current ILL1 and the first high level constant current IHL1 and a pair of the second low level constant current ILL2 and the second low level constant current IHL2 as constant current sources. The circle is installed. In this manner, the programmable load PL is generally configured to have a low current and a high level pair of constant current sources.
도 6은, 본 발명에 의한 측정 방법의 일실시예를 나타내는 흐름도이다.6 is a flowchart showing an embodiment of a measuring method according to the present invention.
먼저, 임계 전압이 DUT의 출력 전압보다도 일정 전압 높은 VT1을 프로그램가능 부하용으로 설정한다(단계 101).First, set the VT1 for the programmable load whose threshold voltage is higher than the output voltage of the DUT (step 101).
그 다음, 임계 전압이 DUT의 출력 전압보다도 일정 전압 낮은 VT2를 프로그램가능 부하용으로 설정한다(단계 102).Next, set the VT2 for the programmable load at which the threshold voltage is a constant voltage lower than the output voltage of the DUT (step 102).
그 다음, 측정 대상핀에 VT1의 프로그램가능 부하(PL)를 접속한다. 그리고, 다른 핀에 VT2와 VT1을 임의로 접속한다. 단, VT1군의 총수와 VT2군의 총수를 일치시킨다. 이 상태에서 측정 대상핀의 출력 저항을 측정한다(단계 103).Next, connect the programmable load PL of VT1 to the pin to be measured. Then, VT2 and VT1 are arbitrarily connected to the other pin. However, the total number of the VT1 group and the total number of the VT2 group are the same. In this state, the output resistance of the measurement target pin is measured (step 103).
그 다음, 측정 대상핀에 VT2의 프로그램가능 부하(PL)를 접속한다. 그리고, 다른 핀에 VT1과 VT2를 임의로 접속한다. 단, VT2군의 총수와 VT1군의 총수를 일치시킨다. 이 상태에서 측정 대상핀의 출력 저항을 측정한다(단계 104).Next, connect the programmable load (PL) of VT2 to the pin to be measured. Then, VT1 and VT2 are arbitrarily connected to the other pin. However, the total number of the VT2 group and the total number of the VT1 group are the same. In this state, the output resistance of the measurement target pin is measured (step 104).
그 다음, 측정 대상핀을 다른 핀으로 할당하여 변경하고, 상기 단계 103-104의 측정을 행한다. 이것을 반복하여 모든 측정 대상핀에 대해서 출력 저항의 측정을 행한다(단계 105).Next, the measurement target pin is assigned to another pin, changed, and the steps 103-104 are measured. This is repeated to measure the output resistance of all the pins to be measured (step 105).
이와 같이, 드라이버 IC의 출력 저항을 측정함으로써, DUT(10)에서 유입하는 일정 부하 전류와 유출하는 일정 부하 전류가 동일량이기 때문에, DUT(10) 내부에 있어서 전류 밸런스가 취해져서 간섭이 없어지고, 출력 저항치는 고정밀도로 재현성 좋게 고속으로 측정할 수 있다.In this way, by measuring the output resistance of the driver IC, since the constant load current flowing in the
도 7은, 본 발명에 의한 측정 방법의 다른 일실시예를 나타내는 흐름도이다. 본 실시예에 있어서는, 정전류원을 내장한 DC 측정 유닛을 이용하여 측정하는 경우에 대응하고 있다. 즉, 도 4의 (B)와 (C)의 하드웨어 구성에 대응하여 측정하는 경우를 나타내고 있다.7 is a flowchart showing another embodiment of the measuring method according to the present invention. This embodiment corresponds to the case of measuring using a DC measuring unit incorporating a constant current source. That is, the case where it measures according to the hardware structure of FIG. 4 (B) and (C) is shown.
먼저, 임계 전압이 DUT의 출력 전압보다도 일정 전압 높은 VT1을 DC 측정 유닛에 설정한다(단계 201).First, VT1 whose threshold voltage is a certain voltage higher than the output voltage of the DUT is set in the DC measuring unit (step 201).
그 다음, 임계 전압이 DUT의 출력 전압보다도 일정 전압 낮은 VT2를 DC 측정 유닛에 설정한다(단계 202).Then, VT2 whose threshold voltage is lower than the output voltage of the DUT by a constant voltage is set to the DC measuring unit (step 202).
그 다음, 측정 대상핀에 VT1을 접속한다. 그리고, 다른 핀에 VT2와 VT1을 임의로 접속한다. 단, VT1군의 총수와 VT2군의 총수를 일치시킨다. 이 상태에서 측정 대상핀의 출력 저항을 측정한다(단계 203).Next, connect VT1 to the measurement target pin. Then, VT2 and VT1 are arbitrarily connected to the other pin. However, the total number of the VT1 group and the total number of the VT2 group are the same. In this state, the output resistance of the measurement target pin is measured (step 203).
그 다음, 측정 대상핀에 VT2를 접속한다. 그리고, 다른 핀에 VT1과 VT2를 임의로 접속한다. 단, VT2군의 총수와 VT1군의 총수를 일치시킨다. 이 상태에서 측정 대상핀의 출력 저항을 측정한다(단계 204).Next, connect VT2 to the measurement target pin. Then, VT1 and VT2 are arbitrarily connected to the other pin. However, the total number of the VT2 group and the total number of the VT1 group are the same. In this state, the output resistance of the measurement target pin is measured (step 204).
그 다음, 측정 대상핀을 다른 핀으로 할당하여 변경하고, 상기 단계 203-204의 측정을 행한다. 이것을 반복하여 모든 측정 대상핀에 대해서 출력 저항의 측정을 행한다(단계 205).Next, the measurement target pin is assigned to another pin to be changed, and the measurement in step 203-204 is performed. This is repeated to measure the output resistance of all the pins to be measured (step 205).
이와 같이, 드라이버 IC의 출력 저항을 측정함으로써, DUT(10)에서 유입하는 일정 부하 전류와 유출하는 일정 부하 전류가 동일량이기 때문에, DUT(10) 내부에 있어서 전류 밸런스가 취해져서 간섭이 없어지고, 출력 저항치는 고정밀도로 재현성 좋게 고속으로 측정할 수 있다.In this way, by measuring the output resistance of the driver IC, since the constant load current flowing in the
이상 상세히 설명한 바와 같이, 본 발명은 LCD 드라이버 IC나 버블제트 프린터 드라이버 IC와 같이 다수핀을 갖는 드라이버 IC의 출력 저항을 측정하는 측정기에 있어서, 고정밀도로 재현성 좋게 비교적 고속에 비교적 염가로 구성할 수 있다.As described in detail above, the present invention can be configured at a relatively high speed and relatively low cost in a measuring device for measuring the output resistance of a driver IC having a plurality of pins, such as an LCD driver IC or a bubble jet printer driver IC. .
따라서, 테스트 비용도 염가로 할 수 있으며, 또한 점점 출력핀수가 많아지고 있는 현실에 있어서 그 이용 가치는 높으며, 기술적 효과는 크다.Therefore, the test cost can be reduced, and the use value is high and the technical effect is large in the reality that the number of output pins is gradually increasing.
Claims (5)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02732996A JP3638697B2 (en) | 1996-01-22 | 1996-01-22 | Driver IC output resistance measuring instrument |
JP96-27329 | 1996-01-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970059759A KR970059759A (en) | 1997-08-12 |
KR100248918B1 true KR100248918B1 (en) | 2000-03-15 |
Family
ID=12218040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970000971A KR100248918B1 (en) | 1996-01-22 | 1997-01-15 | Device and method for measuring output resistance of driver ic |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP3638697B2 (en) |
KR (1) | KR100248918B1 (en) |
CN (1) | CN1115565C (en) |
TW (1) | TW315417B (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5046448B2 (en) * | 2001-08-10 | 2012-10-10 | 株式会社アドバンテスト | Semiconductor test apparatus and test method thereof |
US6940301B2 (en) * | 2003-12-12 | 2005-09-06 | Au Optronics Corporation | Test pad array for contact resistance measuring of ACF bonds on a liquid crystal display panel |
JP2005265756A (en) * | 2004-03-22 | 2005-09-29 | Yokogawa Electric Corp | Ic tester |
JP4596264B2 (en) * | 2005-10-11 | 2010-12-08 | 横河電機株式会社 | IC tester |
JP5028953B2 (en) * | 2006-10-25 | 2012-09-19 | 横河電機株式会社 | IC tester |
JP6765125B2 (en) * | 2017-09-27 | 2020-10-07 | 日本電産リード株式会社 | Resistance measuring device, substrate inspection device, and resistance measuring method |
-
1996
- 1996-01-22 JP JP02732996A patent/JP3638697B2/en not_active Expired - Fee Related
- 1996-12-04 TW TW085114963A patent/TW315417B/zh not_active IP Right Cessation
-
1997
- 1997-01-15 CN CN97102239A patent/CN1115565C/en not_active Expired - Fee Related
- 1997-01-15 KR KR1019970000971A patent/KR100248918B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN1115565C (en) | 2003-07-23 |
JPH09196998A (en) | 1997-07-31 |
KR970059759A (en) | 1997-08-12 |
JP3638697B2 (en) | 2005-04-13 |
TW315417B (en) | 1997-09-11 |
CN1164649A (en) | 1997-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5861743A (en) | Hybrid scanner for use in an improved MDA tester | |
KR100485739B1 (en) | Testing method and testing device for semiconductor integrated circuits | |
KR100339835B1 (en) | Voltage applied type current mesuring circuit in an ic testing apparatus | |
KR100248918B1 (en) | Device and method for measuring output resistance of driver ic | |
US4651084A (en) | Fault test apparatus for conductors of multiconductor cable | |
US6198418B1 (en) | Digital-to analog converter accurately testable without complicated circuit configuration, semiconductor integrated circuit device using the same and testing method thereof | |
KR0181997B1 (en) | A/d converter using resistor loadder network and method of testing the same | |
US5936448A (en) | Integrated circuit having independently testable input-output circuits and test method therefor | |
US4862069A (en) | Method of in-circuit testing | |
US6611146B2 (en) | Stress testing for semiconductor devices | |
KR20080083320A (en) | Testing apparatus and pin electronics card | |
KR960019094A (en) | Multifunction measuring instrument | |
US6828797B2 (en) | Alternative method for VOD testing of linear differential line drivers | |
KR100535348B1 (en) | Gray scale adjustment method of liquid crystal display device | |
JP2000165244A (en) | Semiconductor integrated circuit device | |
JP3592647B2 (en) | Semiconductor inspection device, semiconductor integrated circuit, and semiconductor inspection method | |
CN116224043B (en) | Chip voltage equalizing test system | |
JPH07183346A (en) | Semiconductor testing device | |
JP2001056353A (en) | Inspection method for power conversion efficiency of electronic component | |
JPH05312899A (en) | Liquid crystal driver ic test device | |
JP3173233B2 (en) | IC inspection equipment | |
KR970007073Y1 (en) | Test circuit of memory device | |
KR0165698B1 (en) | Ic tester | |
JPH0783963A (en) | Calibration of dc testing apparatus | |
KR20080037510A (en) | Ic tester |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20091210 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |