KR100246197B1 - 반도체장치의 소자격리방법 - Google Patents

Abstract

본 발명은 반도체장치의 소자격리방법에 관한 것으로서 반도체기판 상에 버퍼산화막 및 식각정지층을 형성하고 상기 마스크층 상에 소정 부분을 노출시키는 포토레지스트 패턴을 형성하는 공정과, 상기 포토레지스트 패턴을 마스크로 사용하여 상기 반도체기판이 노출되도록 식각정지층과 버퍼산화막을 패터닝하여 소자격리영역과 활성영역을 한정하는 공정과, 상기 포토레지스트 패턴을 마스크로 사용하여 상기 반도체기판의 소자격리영역을 이방성 식각 특성을 갖는 가스와 등방성 식각 특성을 갖는 가스를 혼합량을 변화시키면서 다 단계 식각하여 항아리 형상의 트렌치를 형성하는 공정과, 상기 포토레지스트 패턴을 제거하고 상기 트렌치 내에 필드산화막을 형성하는 공정을 구비한다. 따라서, 트렌치를 깊게 형성하지 않고도 소자들을 효과적으로 격리할 수 있다.

Description

반도체장치의 소자격리방법{METHOD FOR ISOLATING SEMICONDUCTOR}

본 발명은 반도체장치의 소자격리방법에 관한 것으로서, 특히, 트렌치(trench)를 이용한 반도체장치의 소자격리방법에 관한 것이다.

반도체장치의 집적화가 거듭되면서 반도체장치의 상당한 면적을 점유하는 소자격리영역을 줄이기 위한 기술 개발이 활발히 진행되고 있다.

반도체장치의 집적화가 거듭되면서 반도체장치의 상당한 면적을 점유하는 소자격리영역을 줄이기 위한 기술 개발이 활발히 진행되고 있다.

일반적으로 반도체장치는 LOCOS(Local Oxidation of Silicon) 방법으로 소자를 격리하였다. LOCOS 방법은 활성영역을 한정하는 산화마스크인 질화막과 반도체기판의 열적 특성이 다르기 때문에 발생하는 스트레스를 해소하기 위하여 질화막과 반도체기판 사이에 박막의 패드산화막(pad oxide)을 형성하고 산화시켜 소자격리영역으로 이용되는 필드산화막를 형성한다. 상기에서 필드산화막은 반도체기판의 수직 방향으로 성장할 뿐만 아니라 산화체(Oxidant : 0₂)가 패드산화막을 따라 수평 방향으로도 확산되므로 질화막의 패턴 엣지(edage)밑으로 성장되게 되는 특징을 갖는다.

이와같이 필드산화막이 활성 영역을 잠식하는 현상을 그 형상이 새의 부리 모양과 유사하여 버즈 비크(Bird's Beak)이라 한다. 이러한 버드 비크의 길이는 필드산화막 두께의 1/2이나 된다. 그러므로, 활성 영역의 크기가 감소되는 것을 줄이기 위하여는 버즈 비크의 길이를 최소화 하여야 한다.

버즈 비크의 길이를 줄이기 위한 방법으로 필드산화막의 두께를 감소시키는 방식이 도입되었으나 16M DRAM급 이상에서 필드산화막의 두께를 감소시키면 배선과 반도체기판 사이의 정전 용량이 증가되어 신호전달 속도가 저하되는 문제가 발생된다. 또한, 소자의 게이트로 사용되는 배선에 의해 소자 사이의 격리영역에 형성되는 기생 트랜지스터의 문턱전압(Vt)이 저하되어 소자 사이의 격리특성이 저하되는 문제점이 있다.

따라서, 버즈 비크의 길이를 감소시키면서 소자격리를 하는 방법이 개발되었다. 버즈 비크의 길이를 감소시키면서 소자격리를 하는 방법으로는 스트레스 완충용 패드산화막의 두께를 낮추고 반도체기판과 질화막 사이에 다결정실리콘층을 개입시킨 PBLOCOS(Poly Si Buffered LOCOS), 패드산화막의 측벽을 질화막으로 보호하는 SILO(Sealed Interface LOCOS), 그리고, 반도체기판 내에 필드산화막을 형성시키는 리세스(Recessed) LOCOS 기술들이 있다.

그러나, 상기 기술들은 격리 영역 표면의 평탄도와 정밀한 디자인 룰(Design Rule) 등의 이유로 256M DRAM급 이상의 집적도를 갖는 차세대 소자의 소자격리기술로 적합하지 않게 되었다.

따라서, 기존의 여러 소자격리기술들의 문제점을 극복할 수 있는 BOX (buried oxide)형 트렌치 소자분리(trench isolation) 기술이 개발되었다. BOX형 소자격리기술 반도체기판에 트렌치를 형성하고 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 산화실리콘 또는 불순물이 도핑되지 않은 다결정실리콘을 매립한 구조를 갖는다. 그러므로, 버즈 비크가 발생되지 않아 활성영역의 손실이 전혀 없으며, 또한, 산화막을 메립하고 에치 백(etch back)하여 평탄한 표면을 얻을 수 있다.

도 1a 내지 도 1d는 종래 기술에 따른 소자격리방법을 도시하는 공정도이다.

도 1a를 참조하면, 반도체기판(11) 상에 열산화 방법으로 버퍼산화막(13)을 형성하고, 이 버퍼산화막(13) 상에 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 질화실리콘을 증착하여 식각정지층(15)을 형성한다. 그리고, 식각정지층(15) 상에 포토레지스트를 도포한 후 노광 및 현상하여 포토레지스트 패턴(16)을 형성한다. 그 다음, 포토레지스트 패턴(16)을 마스크로 사용하여 반도체기판(11)의 소정 부분이 노출되도록 식각정지층(15) 및 버퍼산화막(13)을 선택적으로 제거하여 소자격리영역과 활성영역을 한정한다.

도 1b를 참조하면, 포토레지스트 패턴(16)을 마스크로 사용하여 반도체기판(11)의 노출된 소자격리영역을 건식 식각 방법으로 소정 깊이로 식각하여 트렌치(17)를 형성한다.

도 1c를 참조하면, 포토레지스트 패턴(16)을 제거한다. 그리고, 식각정지층(15) 상에 트렌치(17)가 채워지도록 산화실리콘을 CVD 방법으로 증착한다. 그리고, 산화실리콘을 식각정지층(15)이 노출되도록 반응성이온식각(Reactive Ion Etching : 이하, RIE라 칭함) 방법이나 화학-기계적연마(Chemical Mechanical Polishing : 이하, CMP라 칭함) 방법으로 제거한다. 이 때, 산화실리콘이 트렌치(27) 내에 잔류하게 되어 필드산화막(19)이 된다.

도 1d를 참조하면, 식각정지층(15)과 버퍼산화막(13)을 습식 식각 방법으로 제거하여 반도체기판(11)의 활성영역을 노출시킨다. 상기에서 필드산화막(19)의 반도체기판(11) 보다 높은 부분은 버퍼산화막(13) 제거시, 또는, 식각정지층(15)과 버퍼산화막(13) 제거 후 세정 공정시에 제거되어 반도체기판(11)과 평탄하게 된다.

그러나, 상술한 종래의 반도체장치의 소자격리방법은 소자들을 효과적으로 격리하기 위해 트렌치를 깊게 형성하여야 하는 문제점이 있었다.

따라서, 본 발명의 목적은 트렌치를 깊게 형성하지 않고도 소자들을 효과적으로 격리할 수 있는 반도체장치의 소자격리방법을 제공함에 있다.

상기 목적을 달성하기 위해 본 발명에 따른 반도체장치의 소자격리방법은 반도체기판 상에 버퍼산화막 및 식각정지층을 형성하고 상기 마스크층 상에 소정 부분을 노출시키는 포토레지스트 패턴을 형성하는 공정과, 상기 포토레지스트 패턴을 마스크로 사용하여 상기 반도체기판이 노출되도록 식각정지층과 버퍼산화막을 패터닝하여 소자격리영역과 활성영역을 한정하는 공정과, 상기 포토레지스트 패턴을 마스크로 사용하여 상기 반도체기판의 소자격리영역을 이방성 식각 특성을 갖는 가스와 등방성 식각 특성을 갖는 가스를 혼합량을 변화시키면서 다 단계 식각하여 항아리 형상의 트렌치를 형성하는 공정과, 상기 포토레지스트 패턴을 제거하고 상기 트렌치 내에 필드산화막을 형성하는 공정을 구비한다.

도 1a 내지 도 1d는 종래 기술에 따른 반도체장치의 소자격리방법을 도시하는 공정도

도 2a 내지 도 2d는 본 발명에 따른 반도체장치의 소자격리방법을 도시하는 공정도

이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.

도 2a 내지 도 2d는 본 발명에 따른 반도체장치의 소자격리방법을 도시하는 공정도이다.

도 2a를 참조하면, 반도체기판(21) 상에 열산화 방법에 의해 버퍼산화막(23)을 형성하고, 이 버퍼산화막(23) 상에 CVD 방법에 의해 질화실리콘을 증착하여 식각정지층(25)을 형성한다. 식각정지층(25) 상에 포토레지스트를 도포한 후 노광 및 현상하여 포토레지스트 패턴(26)을 형성한다. 그 다음, 포토레지스트 패턴(26)을 마스크로 사용하여 반도체기판(21)의 소정 부분이 노출되도록 식각정지층(25) 및 버퍼산화막(23)을 선택적으로 제거하여 소자격리영역과 활성영역을 한정한다.

도 2b를 참조하면, 포토레지스트 패턴(26)을 마스크로 사용하여 반도체기판(21)의 노출된 부분을 Cl₂가스와 HBr 가스의 혼합량을 변화시키면서 연속적으로 다 단계 플라즈마 식각을 진행하여 항아리 형상의 트렌치(27)를 형성한다.

상기에서 반도체기판(21)은 Cl₂가스에 의해 이방성으로 식각되고 HBr 가스에 의해 등방성으로 식각된다. 그러므로, 초기 단계에는 Cl₂가스를 HBr 가스에 비해 많은 양을 혼합하고, 마지막 단계에는 Cl₂가스를 HBr 가스에 비해 적은 양을 혼합하여 식각하여 항아리 형상의 트렌치(27)를 형성한다.

즉, 항아리 형상의 트렌치(27)는 식각장치(도시되지 않음)의 소스 파워를 900∼1200W로, 바이어스 파워를 100∼200W로 조절하고, 압력을 3∼6Torr로 유지시킨 후 Cl₂가스와 HBr 가스를 45∼55sccm : 15∼25sccm, 25∼35sccm : 25∼35sccm 및 5∼15sccm : 55∼65sccm으로 혼합량을 3단계 변화시켜 식각하므로써 형성된다.

도 2c를 참조하면, 포토레지스트 패턴(26)을 제거한다. 그리고, 식각정지층(25) 상에 항아리 형상의 트렌치(27)가 채워지도록 산화실리콘을 CVD 방법으로 증착한다. 그리고, 산화실리콘을 식각정지층(25)이 노출되고 트렌치(27) 내에 잔류도록 RIE 방법이나 CMP 방법으로 제거한다. 이 때, 트렌치(27) 내에 잔류하는 산화실리콘은 필드산화막(29)이 된다.

도 2d를 참조하면, 식각정지층(25)과 버퍼산화막(23)을 습식 식각 방법으로 제거하여 반도체기판(21)의 활성영역을 노출시킨다. 버퍼산화막(23) 제거시, 또는, 식각정지층(25)과 버퍼산화막(23) 제거 후 세정 공정시에 필드산화막(29)의 반도체기판(21) 보다 높은 부분은 제거되어 반도체기판(21)과 평탄하게 된다.

상술한 바와 같이 반도체기판을 이방성 식각하는 Cl₂가스와 등방성 식각하는 HBr 가스를 초기 단계에는 Cl₂가스를 HBr 가스에 비해 많은 양을 혼합하고, 마지막 단계에는 Cl₂가스를 HBr 가스에 비해 적은 양을 혼합하면서 다 단계 식각하여 항아리 형상의 트렌치를 형성하므로써 트렌치를 깊게 형성하지 않아도 소자의 이격 거리를 증가시킨다.

따라서, 본 발명은 트렌치를 깊게 형성하지 않고도 소자들을 효과적으로 격리할 수 있는 잇점이 있다.

Claims (5)

1. (정정)

   반도체기판 상에 버퍼산화막 및 식각정지층을 형성하고 상기 마스크층 상에 소정 부분을 노출시키는 포토레지스트 패턴을 형성하는 공정과,

   상기 포토레지스트 패턴을 마스크로 사용하여 상기 반도체기판이 노출되도록 식각정지층과 버퍼산화막을 패터닝하여 소자격리영역과 활성영역을 한정하는 공정과,

   상기 포토레지스트 패턴을 마스크로 사용하여 상기 반도체기판의 소자격리영역을 이방성 식각 특성을 갖는 가스와 등방성 식각 특성을 갖는 가스의혼합량을식각초기에는 상기 이방성 식각 특성을 갖는 가스의 비율을 상기 등방성 식각특성을 갖는 가스보다 크게하고 식각말기에는 작도록변화시키면서 다 단계 식각하여수직단면이항아리 형상인트렌치를 형성하는 공정과,

   상기 포토레지스트 패턴을 제거하고 상기 트렌치 내에 필드산화막을 형성하는 공정을 구비하는 반도체장치의 소자격리방법.
2. (정정)

   청구항 1에 있어서, 상기 트렌치를 형성하는 공정에서상기이방성 식각 특성을 갖는 가스로 Cl2 가스를 사용하고상기등방성 식각 특성을 갖는 가스로 HBr 가스를 사용하는 반도체장치의 소자격리방법.
3. 청구항 2에 있어서, 상기 트렌치를 상기 Cl2 가스와 상기 HBr 가스를 45∼55sccm : 15∼25sccm, 25∼35sccm : 25∼35sccm 및 5∼15sccm : 55∼65sccm으로 혼합량을 3단계 변화시켜 식각하여 형성하는 반도체장치의 소자격리방법.
4. 청구항 3에 있어서, 상기 트렌치를 소스 파워를 900∼1200W로, 바이어스 파워를 100∼200W로 조절하여 형성하는 반도체장치의 소자격리방법.
5. (정정)

   청구항 3에 있어서, 상기 트렌치형성의 공정챔버압력을 3∼6Torr로 유지시켜 형성하는 반도체장치의 소자격리방법.

Images