KR100244969B1 - Method for manufacturing capacitor - Google Patents
Method for manufacturing capacitor Download PDFInfo
- Publication number
- KR100244969B1 KR100244969B1 KR1019970003988A KR19970003988A KR100244969B1 KR 100244969 B1 KR100244969 B1 KR 100244969B1 KR 1019970003988 A KR1019970003988 A KR 1019970003988A KR 19970003988 A KR19970003988 A KR 19970003988A KR 100244969 B1 KR100244969 B1 KR 100244969B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- conductive layer
- pattern
- insulating
- contact
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Abstract
본 발명은 커패시터의 제조방법에 관한 것으로서 제 2 도전형의 기판 상에 제 2 도전형의 불순물영역을 형성하고 상기 기판 상에 상기 불순물영역을 노출시키는 접촉구를 갖는 절연막을 형성하는 공정과, 상기 접촉구 내에 상기 불순물영역과 접촉되는 플러그를 형성하는 공정과, 상기 절연막 상에 상기 플러그와 접촉되는 제 1 도전층 및 패턴을 형성하는 공정과, 상기 제 1 도전층과 패턴의 측면에 상기 제 1 도전층과 접촉되도록 측벽 형태의 제 2 도전층을 형성하여 스토리지전극을 형성하고 상기 패턴을 제거하는 공정과, 상기 절연막 상에 상기 스토리지전극을 노출시키는 감광막을 형성하고 상기 스토리지전극의 표면을 스퍼터링에 의해 톱날 형태로 변형하는 공정과, 상기 감광막을 제거하고 상기 스토리지전극 상에 유전막을 형성하고 상기 유전막 상에 플레이트전극을 형성하는 공정을 구비한다. 따라서, 스토리지전극의 표면에 형성되는 유전막의 면적이 증가되어 축전용량을 증가시킨다.The present invention relates to a method of manufacturing a capacitor, comprising: forming an insulating layer having a contact hole for forming a second conductive impurity region on a second conductive substrate and exposing the impurity region on the substrate; Forming a plug in contact with the impurity region in the contact hole; forming a first conductive layer and a pattern in contact with the plug on the insulating film; and forming the plug on the side surface of the first conductive layer and the pattern. Forming a storage electrode and removing the pattern by forming a second conductive layer in the form of sidewalls so as to be in contact with the conductive layer; forming a photosensitive film exposing the storage electrode on the insulating film, and sputtering the surface of the storage electrode. And deforming to a saw blade shape by removing the photosensitive film, and forming a dielectric film on the storage electrode. Forming a plate electrode on the substrate; Therefore, the area of the dielectric film formed on the surface of the storage electrode is increased to increase the capacitance.
Description
본 발명은 커패시터의 제조방법에 관한 것으로서, 특히, 고집적 반도체 장치에서 축전 용량을 증가시킬 수 있는 커패시터의 제조방법에 관한 것이다.BACKGROUND OF THE
반도체장치의 고집적화에 따라 셀(cell) 면적이 축소되어도 커패시터가 일정한 축전 용량을 갖도록 축전 밀도를 증가시키기 위한 많은 연구가 진행되고 있다. 축전 용량을 증가시키기 위해서는 커패시터를 적층(stacked) 또는 트렌치(trench)의 3차원 구조로 형성하여 유전체의 표면적을 증가시켰다.Many studies have been conducted to increase the storage density so that the capacitor has a constant storage capacity even if the cell area is reduced due to the high integration of the semiconductor device. To increase the capacitance, capacitors were formed in a three-dimensional structure, stacked or trenched, to increase the surface area of the dielectric.
상기 3차원 구조를 갖는 커패시터 중 적층 구조를 갖는 것은 제조 공정이 용이하고 대량 생산에 적합한 구조로서 축전 용량을 증대시키는 동시에 알파 입자(α particle)에 의한 전하 정보 혼란에 대하여 면역성을 갖는다. 적층 커패시터는 스토리지전극(stroage electrode)에 따라 2중 적층(double stacked) 구조, 핀(fin) 구조 또는 크라운(crown) 구조 등으로 구별된다.The laminated structure among the capacitors having the three-dimensional structure is a structure that is easy to manufacture and suitable for mass production, while increasing the storage capacity and being immune to the disturbance of charge information caused by alpha particles. Stacked capacitors are classified into a double stacked structure, a fin structure, or a crown structure according to storage electrodes.
제1a도 내지 제1d도는 종래 기술에 따른 커패시터의 제조방법을 도시하는 공정도이다.1A to 1D are process diagrams showing a method of manufacturing a capacitor according to the prior art.
제1a도를 참조하면, P형의 반도체기판(11) 상에 아세닉(As) 또는 인(P) 등의 N형 불순물이 고농도로 도핑되어 소오스 및 드레인영역으로 이용되는 불순물영역(13)을 형성한다. 그리고, 반도체기판(11) 상에 절연막(15)을 형성하고, 이 절연막(15)의 소정 부분을 포토리쏘그래피(photolithography) 방법으로 제거하여 불순물영역(13)을 노출시키는 접촉구(17)를 형성한다. 절연막(15) 상에 접촉구(17)를 채우도록 불순물이 도핑된 다결정실리콘을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 두껍게 증착한다. 그리고, 불순물이 도핑된 다결정실리콘을 접촉구(17) 내에만 잔류하고 절연막(15)이 노출되도록 에치백(etchback)하여 불순물영역(13)과 접촉되는 플러그(19)를 형성한다.Referring to FIG. 1A, an
제1b도를 참조하면, 절연막(15) 상에 불순물이 도핑된 다결정실리콘을 CVD 방법으로 플러그(19)와 접촉되도록 증착하고, 이 다결정실리콘층 상에 BPSG(Bore Phospho Silicate Glass) 또는 PSG(Phospho Silicate Glass) 등의 절연 물질을 두껍게 증착한다. 그리고, 절연 물질 및 다결정실리콘을 포토리쏘그래피 방법으로 패터닝하되, 다결정실리콘의 잔류하는 부분이 플러그(19)와 접촉되도록 패터닝하여 제 1 도전층(21) 및 패턴(23)을 한정한다.Referring to FIG. 1B, polycrystalline silicon doped with impurities on the
제1c도를 참조하면, 절연막(15) 상에 불순물이 도핑된 다결정실리콘을 CVD 방법으로 제 1 도전층(21)과 패턴(23)의 표면을 덮도록 증착한다. 그리고, 불순물이 도핑된 다결정실리콘을 절연막(15) 및 패턴(23)의 표면이 노출되도록 에치백하여 제 1 도전층(21) 및 패턴(23)의 측면에 측벽 형태의 제 2 도전층 (25)을 형성한다. 상기에서 제 1 및 제 2 도전층(21)(25)은 접촉되어 전기적으로 연결되어 스토리지전극(27)이 된다. 그러므로, 스토리지전극(27)의 표면적이 증가되어 축전용량이 증가된다. 그리고, 패턴(23)을 제거한다.Referring to FIG. 1C, polycrystalline silicon doped with impurities on the
제1d도를 참조하면, 스토리지전극(27)의 표면에 유전막(28)을 형성하고, 이 유전막128) 상에 불순물이 도핑된 다결정실리콘을 증착하여 플레이트전극(29)을 형성한다.Referring to FIG. 1D, a
그러나, 상술한 종래의 커패시터 제조방법은 스토리지전극의 표면적을 증가시키는 데 한계가 있으므로 축전용량을 향상시키기 어려운 문제점이 있었다.However, the above-described conventional capacitor manufacturing method has a problem in that it is difficult to improve the capacitance because there is a limit in increasing the surface area of the storage electrode.
따라서, 본 발명의 목적은 스토리지전극의 표면적을 증가시켜 축전용량을 향상시킬 수 있는 커패시터의 제조방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a method of manufacturing a capacitor that can increase the capacitance by increasing the surface area of the storage electrode.
제1a도 내지 제1d도는 종래 기술에 따른 반도체장치의 제조공정도.1A to 1D are manufacturing process diagrams of a semiconductor device according to the prior art.
제2a도 내지 제2e도는 본 발명에 따른 반도체장치의 제조 공정도.2A to 2E are manufacturing process diagrams of a semiconductor device according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
31 : 반도체기판 33 : 불순물영역31
35 : 절연막 37 : 접촉구35
39 : 플러그 41 : 제 1 도전층39: plug 41: first conductive layer
43 : 패턴 45 : 제 2 도전층43
47 : 스토리지전극 49 : 감광막47: storage electrode 49: photosensitive film
51 : 유전막 53 : 플레이트전극51
상기 목적을 달성하기 위한 본 발명에 따른 커패시터의 제조방법은 제 1 도전형의 기판 상에 제 2 도전형의 불순물영역을 형성하고 상기 기판 상에 상기 불순물영역을 노출시키는 접촉구를 갖는 절연막을 형성하는 공정과, 상기 접촉구 내에 상기 불순물영역과 접촉되는 플러그를 형성하는 공정과, 상기 절연막 상에 상기 플러그와 접촉되는 제 1 도전층 및 패턴을 형성하는 공정과, 상기 제 1 도전층과 패턴의 측면에 상기 제 1 도전층과 접촉되도록 측벽 형태의 제 2 도전층을 형성하여 스토리지전극를 형성하고 상기 패턴을 제거하는 공정과, 상기 절연막 상에 상기 스토리지전극을 노출시키는 감광막을 형성하고 상기 스토리지전극의 표면을 스퍼터링에 의해 톱날 형태로 변형하는 공정과, 상기 감광막을 제거하고 상기 스토리지전극 상에 유전막을 형성하고 상기 유전막 상에 플레이트전극을 형성하는 공정을 구비한다.A method of manufacturing a capacitor according to the present invention for achieving the above object is to form an insulating film having a contact hole for forming a second conductivity type impurity region on a first conductivity type substrate and exposing the impurity region on the substrate. Forming a plug in contact with the impurity region in the contact hole; forming a first conductive layer and a pattern in contact with the plug on the insulating film; and forming a plug of the first conductive layer and the pattern. Forming a storage electrode and removing the pattern by forming a second conductive layer having a sidewall in contact with the first conductive layer on a side surface thereof; forming a photoresist film exposing the storage electrode on the insulating film; Deforming the surface into a saw blade shape by sputtering, removing the photosensitive film, and forming a dielectric film on the storage electrode. And a step of forming a plate electrode on the dielectric film.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제2a도 내지 제2e도는 본 발명에 따른 커패시터의 제조방법을 도시하는 공정도이다.2A to 2E are process drawings showing a method of manufacturing a capacitor according to the present invention.
제2a도를 참조하면, P형의 반도체기판(31) 상에 아세닉(As) 또는 인(P) 등의 N형 불순물이 고농도로 도핑되어 소오스 및 드레인영역으로 이용되는 불순물영역(33)을 형성한다. 그리고, 반도체기판(31) 상에 절연막(35)을 형성하 고, 이 절연막(35)의 소정 부분을 포토리쏘그래피 방법으로 제거하여 불순물영 역(33)을 노출시키는 접촉구(37)를 형성한다. 절연막(35) 상에 접촉구(37)를 채우도록 불순물이 도핑된 다결정실리콘을 CVD 방법으로 두껍게 증착한다. 그리고, 불순물이 도핑된 다결정실리콘을 접촉구(37) 내에만 잔류하고 절연막(35)이 노출되도록 에치백하여 불순물영역(33)과 접촉되는 플러그(39)를 형성한다.Referring to FIG. 2A, an
제2b도를 참조하면, 절연막(35) 상에 불순물이 도핑된 다결정실리콘을 CVD 방법으로 플러그(39)와 접촉되도록 증착하고, 이 다결정실리콘층 상에 BPSG(Boro Phospho Silicate Glass) 또는 PSG(Phospho Silicate Galss) 등의 절연 물질을 두껍게 증착한다. 그리고, 절연 물질 및 다결정실리콘을 포토리쏘그래피 방법으로 패터닝하되, 다결정실리콘의 잔류하는 부분이 플러그(39)와 접촉되도록 패터닝하여 제 1 도전층(41) 및 패턴(43)을 한정한다.Referring to FIG. 2B, polycrystalline silicon doped with impurities on the
제2c도를 참조하면, 절연막(35) 상에 불순물이 도핑된 다결정실리콘을 CVD 방법으로 제 1 도전층(41)과 패턴(43)의 표면을 덮도록 증착한다. 그리고, 불순물이 도핑된 다결정실리콘을 절연막(35) 및 패턴(43)의 표면이 노출되도록 에치백하여 제 1 도전층(41) 및 패턴(43)의 측면에 측벽 형태의 제 2 도전층(45)을 형성한다, 상기에서 제 1 및 제 2 도전층(41)(45)은 접촉되어 전기적으로 연결되어 스토리지전극(47)이 된다. 그리고, 패턴(43)을 제거한다.Referring to FIG. 2C, polycrystalline silicon doped with impurities on the
제2d도를 참조하면, 상술한 구조의 전 표면에 감광막(49)을 도포한다. 그리고, 감광막(49)을 노광 및 현상하여 제 1 도전층(41)을 노출시킨다. 이 때, 절연막(35)이 노출되지 않게 제 2 도전층(45)을 노출시킬 수도 있다. 제 1 도전 층(41)의 노출된 부분을 아르곤(Ar) 등으로 스퍼터링한다. 이 때, 제 1 도전층(41)의 노출된 부분의 표면은 거칠어져 톱날 형태로 변형된다. 그러므로, 제 1 도전층(41)의 표면적이 증가되며, 이에 의해, 스토리지전극(47)의 표면적이 증가된다. 상기에서, 감광막(49)은 제 1 도전층(41)을 아르곤 등으로 스퍼터링할 때 절연막(35)이 손상되는 것을 방지한다.Referring to FIG. 2D, the
제2e도를 참조하면, 감광막(49)을 제거한다. 그리고, 스토리지전극(41)의 표면에 산화실리콘 또는 산화실리콘/질화실리콘으로 이루어진 유전막(51)을 형성한다. 상기에서 스토리지전극(47)의 표면적이 증가되어 있으므로 유전막(51)의 면적도 증가되어 축전용량이 증가된다. 그리고, 유전막(51) 상에 불순물이 도핑된 다결정실리콘을 증착하여 플레이트전극(53)을 형성한다.Referring to FIG. 2E, the
상술한 바와 같이 본 발명에 따른 커패시터의 제조방법은 제 1 도전층과 측벽 형상의 제 2 도전층으로 이루어진 스토리지전극 상에 감광막을 도포한 후 노광 및 현상에 의해 제 1 도전층을 노출시키고 감광막을 마스크로 사용하여 절연막이 손상되지 않도록 스토리지전극을 아르곤(Ar) 등으로 스퍼터링하여 표면을 톱날 형태로 변형시켜 표면적을 증가시킨다.As described above, in the method of manufacturing a capacitor according to the present invention, a photosensitive film is coated on a storage electrode including a first conductive layer and a second conductive layer having a sidewall shape, and then the first conductive layer is exposed by exposure and development, and the photosensitive film is exposed. In order to prevent damage to the insulating layer by using a mask, the storage electrode is sputtered with argon (Ar) or the like to deform the surface into a saw blade shape to increase the surface area.
따라서, 본 발명은 스토리지전극의 표면에 형성되는 유전막의 면적이 증가되어 축전용량을 증가시키는 잇점이 있다.Therefore, the present invention has the advantage that the area of the dielectric film formed on the surface of the storage electrode is increased to increase the capacitance.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970003988A KR100244969B1 (en) | 1997-02-11 | 1997-02-11 | Method for manufacturing capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970003988A KR100244969B1 (en) | 1997-02-11 | 1997-02-11 | Method for manufacturing capacitor |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980067733A KR19980067733A (en) | 1998-10-15 |
KR100244969B1 true KR100244969B1 (en) | 2000-02-15 |
Family
ID=19496763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970003988A KR100244969B1 (en) | 1997-02-11 | 1997-02-11 | Method for manufacturing capacitor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100244969B1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03263371A (en) * | 1990-02-06 | 1991-11-22 | Mitsubishi Electric Corp | Semiconductor device |
JPH03263864A (en) * | 1990-03-14 | 1991-11-25 | Matsushita Electron Corp | Semiconductor device and manufacture thereof |
JPH05226609A (en) * | 1992-02-10 | 1993-09-03 | Toshiba Corp | Manufacture of semiconductor device |
-
1997
- 1997-02-11 KR KR1019970003988A patent/KR100244969B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03263371A (en) * | 1990-02-06 | 1991-11-22 | Mitsubishi Electric Corp | Semiconductor device |
JPH03263864A (en) * | 1990-03-14 | 1991-11-25 | Matsushita Electron Corp | Semiconductor device and manufacture thereof |
JPH05226609A (en) * | 1992-02-10 | 1993-09-03 | Toshiba Corp | Manufacture of semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR19980067733A (en) | 1998-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100245779B1 (en) | Method of forming bit line contacts in stacted capacitor drams | |
KR0156646B1 (en) | Capacitor manufacture of semiconductor device | |
KR100244969B1 (en) | Method for manufacturing capacitor | |
KR100250710B1 (en) | Method of fabricating capacitor | |
US6232648B1 (en) | Extended self-aligned crown-shaped rugged capacitor for high density DRAM cells | |
KR100196223B1 (en) | Manufacturing method of capacitor | |
KR100291414B1 (en) | Capacitor of semiconductor device and manufacturing method thereof | |
KR100269625B1 (en) | Method of fabricating capacitor | |
KR100269626B1 (en) | Method of fabricating capacitor | |
KR100292693B1 (en) | Capacitor and Manufacturing Method | |
KR100236189B1 (en) | Manufacturing method of capacitor | |
KR100223286B1 (en) | Method for manufacturing charge storage node of capacitor | |
KR100196999B1 (en) | Semiconductor memory device and its fabrication method | |
KR100189726B1 (en) | Capacitor of semiconductor device and manufacturing method thereof | |
KR100275947B1 (en) | Method of fabricating capacitor for semiconductor device | |
KR20000041808A (en) | Method for manufacturing capacitor of semiconductor device | |
KR100384793B1 (en) | Method for manufacturing capacitor | |
KR100204790B1 (en) | Manufacture of semiconductor device | |
KR19990069417A (en) | Capacitor Manufacturing Method | |
KR19980026142A (en) | Manufacturing method of capacitor | |
KR19980034993A (en) | Manufacturing method of capacitor | |
KR19990047012A (en) | Capacitor Manufacturing Method | |
KR19990001442A (en) | Capacitor Manufacturing Method | |
JPH05218330A (en) | Manufacture of semiconductor device | |
KR19990041627A (en) | Capacitor Formation Method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20071025 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |