KR100244460B1 - 센스앰프의 등화 회로 - Google Patents

센스앰프의 등화 회로 Download PDF

Info

Publication number
KR100244460B1
KR100244460B1 KR1019970013374A KR19970013374A KR100244460B1 KR 100244460 B1 KR100244460 B1 KR 100244460B1 KR 1019970013374 A KR1019970013374 A KR 1019970013374A KR 19970013374 A KR19970013374 A KR 19970013374A KR 100244460 B1 KR100244460 B1 KR 100244460B1
Authority
KR
South Korea
Prior art keywords
sense amplifier
capacitor
sense
nmos
pmos
Prior art date
Application number
KR1019970013374A
Other languages
English (en)
Other versions
KR19980076594A (ko
Inventor
홍종훈
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970013374A priority Critical patent/KR100244460B1/ko
Publication of KR19980076594A publication Critical patent/KR19980076594A/ko
Application granted granted Critical
Publication of KR100244460B1 publication Critical patent/KR100244460B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Abstract

본 발명은 메모리 셀에서 출력되는 미약한 신호를 소정 레벨로 증폭하는 센스앰프의 등화기술에 관한 것으로, 종래 센스앰프의 등화회로에 있어서는 피모스센스앰프/엔모스센스앰프에 각기 존재하는 콘트롤노드의 기생콘덴서 용량의 불평형에 의해 각 센스앰프의 등화되는 시점이 상이하게 되어 있어 데이터 에러가 발생되는 결함이 있었다.
따라서, 본 발명은 이를 해결하기 위하여, 셀어레이(20)로 부터 입력되는 미약한 신호를 소정 레벨로 증폭하여 출력하는 센스앰프(11), 그 센스앰프(11)내의 피모스 센스앰프(11B) 및 엔모스 센스앰프(11C)를 프리차지시키고, 그 센스앰프(11B), (11C)의 구동을 제어하는 센스앰프 구동부(12)를 기본 구성으로 하는 센스앰프부(10A)에 있어서, 외부의 제어를 받아 상기 센스앰프(11B),(11C)에 존재하는 기생콘덴서(CLA),(CLB)에 선택적으로 병렬접속되는 다수개의 콘덴서를 구비한 콘덴서부(13A),(13B)와; 퓨즈의 단락여부에 따라 상기 콘덴서부(13A),(13B)에 존재하는 콘덴서 접속용 모스트랜지스터를 선택적으로 온시키는 콘덴서용량 제어부(30)를 포함시켜 구성한 것이다.

Description

센스앰프의 등화 회로
본 발명은 메모리 셀에서 출력되는 미약한 신호를 소정 레벨로 증폭하는 센스앰프의 등화기(equalizer) 설계기술에 관한 것으로, 특히 센스앰프의 신뢰성을 향상시키기 위해 피모스 센스앰프와 엔모스 센스앰프의 등화 및 프리차지 속도를 일치시키는데 적당하도록한 센스앰프의 등화 회로에 관한 것이다.
도 1은 종래기술에 의한 센스앰프의 등화 회로도로서 이에 도시한 바와 같이, 등화제어신호(EQ1)에 따라 비트라인(
Figure kpo00001
),(
Figure kpo00002
)을 등화시키는 비트라인 등화부(1)와; 상기 비트라인(
Figure kpo00003
),(
Figure kpo00004
)의 미약한 입력신호를 소정 레벨로 증폭출력하는 피모스 센스앰프(2) 및 엔모스 센스앰프(3)와; 등화제어신호(EQ1)에 따라 상기 피모스 센스앰프(2) 및 엔모스 센스앰프(3)를 프리차지전압(VBL)으로 프리차지시키고, 센싱제어신호(
Figure kpo00005
),(
Figure kpo00006
)에 따라 피모스 센스앰프(2) 및 엔모스 센스앰프(3)의 출력신호를 풀업/풀다운시키는 센스앰프 구동부(4)로 구성된 것으로, 이의 작용을 도 2 및 도 3을 참조하여 설명하면 다음과 같다.
등화제어신호(EQ1)가 "하이"로 공급되면 이에 의해 비트라인 등화부(1)의 엔모스(NM1),(NM2,NM3)가 온되므로 그 엔모스(NM1),(NM2,NM3)를 각기 통해 비트라인(
Figure kpo00007
),(
Figure kpo00008
)이 등화된다.
또한, 상기와 같이 등화제어신호(EQ1)가 "하이"로 공급되면 이에 의해 센스앰프 구동부(4)의 엔모스(NM6-NM8)가 온되고, 이에 따라 프리차지전압(VBL)이 그 각각의 엔모스(NM6),(NM7)를 통해 피모스 센스앰프(2) 및 엔모스 센스앰프(3)에 공급되어 그들이 각기 프리차지된다.
한편, 메모리셀의 리드동작시 센싱제어신호(
Figure kpo00009
)가 "하이"로 공급되어 엔모스(NM9)가 온되므로 센스앰프 콘트롤노드(LB)가 접지단자(Vss)에 연결되고, 이때, 센싱제어신호(
Figure kpo00010
)가 "로우"로 공급되므로 이에 의해 피모스(PM3)가 온되어 또 다른 센스앰프 콘트롤노드(LA)가 전원단자(Vcc)에 연결된다.
이와 같은 상태에서 메모리셀에서 리드출력되는 신호가 상기 비트라인(
Figure kpo00011
),(
Figure kpo00012
)에 전달되고, 그 리드신호는 상기 피모스 센스앰프(2) 및 엔모스 센스앰프(3)를 통해 소정 레벨로 증폭되어 외부로 출력된다. 즉, 리드데이터가 "하이"인 경우 상기 피모스 센스앰프(2)에 의해 전원단자전압(Vcc) 레벨로 풀업처리되고, 리드데이터가 "로우"인 경우 상기 엔모스 센스앰프(3)에 의해 접지단자전압(Vss) 레벨로 풀다운처리되어 외부로 출력된다.
한편, 도 2의 (a)는 상기 센스앰프 콘트롤노드(LA),(LB)의 등화 타이밍을 보인 것이고, 도 2의 (b)는 상기 비트라인(
Figure kpo00013
),(
Figure kpo00014
)의 등화 타이밍을 보인 것으로, 이들간의 등화 타이밍이 서로 일치하지 않음을 알 수 있는데, 이는 센스앰프 콘트롤노드(LA),(LB)에 존재하는 기생콘덴서(CLA),(CLB)와 비트라인(
Figure kpo00015
),(
Figure kpo00016
)에 존재하는 기생콘덴서(C/BL),(CBL)의 용량에 기인한다.
즉, 도 2의 (a),(b)에서 경우1(CASE1)은 기생콘덴서(CLA),(CLB)의 용량이 같은 경우이고, 경우2(CASE2)는 기생콘덴서(CLA)의 용량이 기생콘덴서(CLB)의 용량에 비해 작은 경우이며, 경우3(CASE3)은 기생콘덴서(CLA)의 용량이 기생콘덴서(CLB)의 용량에 비해 큰 경우이다.
또한, 도 3은 상기 도 2에서 각 경우에 대한 센싱 윈도우를 보인 것으로, 이는 상기 엔모스 센스앰프(3)가 데이터 센싱동작을 시작할때와 피모스 센스앰프(2)가 데이터 센싱을 시작할 때 시간 주기를 보인 것이다.
그러나, 이와 같은 종래 센스앰프의 등화회로에 있어서는 센스앰프 콘트롤노드의 기생콘덴서 용량에 따라 등화되는 시점이 상이하게 되는데, 등화되는 시점이 일치되는 시간이 길어지는 경우 등화가 완료되기전에 센스앰프가 동작하여 데이터 에러가 발생되는 결함이 있었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 센스앰프 콘트롤노드에 다수의 콘덴서를 구비해 놓고, 양측 노드의 기생콘덴서의 용량에 따라 임의의 콘덴서를 선택적으로 접속시켜 등화시점을 일치시키는 센스앰프의 등화 회로를 제공함에 있다.
도 1은 종래기술에 의한 센스앰프의 등화 회로도.
도 2의 (a),(b)는 도 1에서 센스앰프콘트롤노드,비트라인의 등화 타이밍도.
도 3은 도 2에서 각 경우에 대한 센싱 윈도우.
도 4는 본 발명 센스앰프의 등화 회로의 일실시 예시 회로도.
*도면의 주요 부분에 대한 부호의 설명*
10A,10B : 센스앰프부11 : 센스앰프
11A : 비트라인 등화부11B : 피모스 센스앰프
11C : 엔모스 센스앰프12 : 센스앰프 구동부
13A,13B : 콘덴서부20 : 셀어레이
30 : 콘덴서용량 제어부
도 4는 본 발명의 목적을 달성하기 위한 센스앰프의 등화 회로의 일실시 예시 회로도로서 이에 도시한 바와 같이, 등화제어신호(EQ1)에 따라 비트라인(
Figure kpo00017
),(
Figure kpo00018
)을 등화시키고, 그 비트라인(
Figure kpo00019
),(
Figure kpo00020
)을 통해 셀어레이(20)로 부터 입력되는 미약한 신호를 소정 레벨로 증폭하여 출력하는 센스앰프(11)와; 상기 등화제어신호(EQ1)에 따라 상기 센스앰프(11)내의 피모스 센스앰프(11B) 및 엔모스 센스앰프(11C)를 프리차지시키고, 센싱제어신호(
Figure kpo00021
),(
Figure kpo00022
)에 따라 그 센스앰프(11B),(11C)의 구동을 제어하는 센스앰프 구동부(12)와; 외부의 제어를 받아 상기 센스앰프(11B),(11C)에 존재하는 기생콘덴서(CLA),(CLB)에 선택적으로 병렬접속되는 다수개의 콘덴서를 구비한 콘덴서부(13A),(13B)와; 퓨즈의 단락여부에 따라 상기 콘덴서부(13A),(13B)에 존재하는 콘덴서 접속용 엔모스를 선택적으로 온시키는 콘덴서용량 제어부(30)로 구성하였으며, 여기서, 미설명된 부호 10A,10B는 센스앰프부이고, 20은 셀어레이로서 이와 같이 구성한 본 발명의 작용 및 효과를 상세히 설명하면 다음과 같다.
등화시점을 일치시키는 동작 이외의 전반적인 동작과정은 종래기술의 동작과정과 유사하다.
즉, 등화제어신호(EQ1)가 "하이"로 공급되면 이에 의해 비트라인 등화부(11A)의 엔모스(NM1),(NM2,NM3)가 온되어 비트라인(
Figure kpo00023
),(
Figure kpo00024
)이 등화되고,센스앰프 구동부(12)의 엔모스(NM6-NM8)가 온되어 피모스 센스앰프(11B) 및 엔모스 센스앰프(11C)가 프리차지전압(VBL)으로 각기 프리차지된다.
또한, 셀어레이(20)의 리드동작시 센싱제어신호(
Figure kpo00025
)가 "하이"로 공급되어 엔모스(NM9)가 온되므로 센스앰프 콘트롤노드(LB)가 접지단자(Vss)에 연결되고, 이때, 센싱제어신호(
Figure kpo00026
)가 "로우"로 공급되므로 이에 의해 피모스(PM3)가 온되어 또 다른 센스앰프 콘트롤노드(LA)가 전원단자(Vcc)에 연결된다. 이와 같은 상태에서 상기 셀어레이(20)에서 리드출력되는 신호가 상기 비트라인(
Figure kpo00027
),(
Figure kpo00028
)에 전달되고, 그 리드신호는 상기 피모스 센스앰프(11B) 및 엔모스 센스앰프(11C)를 통해 소정 레벨로 증폭되어 외부로 출력된다.
그런데, 상기 피모스 센스앰프(11B)에 존재하는 기생콘덴서(CLA)와 엔모스 센스앰프(11C)에 존재하는 기생콘덴서(CLB)의 용량이 서로 상이한 경우 예로써, 기생콘덴서(CLA)의 용량이 기생콘덴서(CLB)의 용량보다 큰 경우 피모스 센스앰프(11B)가 엔모스 센스앰프(11C)에 비하여 그만큼 천천히 등화되고, 이에 의해 데이터 에러가 발생될 수 있다.
이를 해결하기 위하여, 콘덴서용량 제어부(30)를 통해 콘덴서부(13A),(13B)의 콘덴서(C1-C3),(C4-C6) 중에서 임의의 콘덴서를 기생콘덴서(CLA)나 기생콘덴서(CLB)에 병렬접속하는 방식으로 두 기생콘덴서(CLA),(CLB)의 용량을 조절하도록 하였다.
예를들어 상기 기생콘덴서(CLA)에 콘덴서(C3)를 병렬로 접속하여 두 콘덴서의 용량이 같도록(CLA//C3=CLB) 하고자 하는 경우, 사용자가 콘덴서용량 제어부(30)에서 퓨즈(FU1)를 끊으면 된다.
왜냐하면, 이때, 외부의 제어신호(PWRUP)가 "하이"로 공급되어 인버터(I1)의 출력단에 "로우"가 출력되고, 이는 피모스(PM5)와 함께 전송게이트를 구성하는 피모스(PM4)의 게이트에 전달되어 그 피모스(PM4)가 온되므로 전원단자전압(Vdd)이 피모스(PM4)를 통한 후 접지단자(Vss)측으로 흐르지 못하고 인버터(I2),(I3)를 통해 상기 콘덴서부(13A)의 엔모스(NM12)에 공급되어 그가 온되며, 이에 따라 콘덴서(C3)가 그 엔모스(NM12)를 통해 상기 기생콘덴서(CLA)에 병렬로 접속되기 때문이다.
이상에서 상세히 설명한 바와 같이, 본 발명은 피모스 센스앰프 및 엔모스 센스앰프에 다수의 콘덴서를 구비해 놓고 해당 퓨즈를 끊어 임의의 콘덴서를 피모스 센스앰프의 기생콘덴서나 엔모스 센스앰프의 기생콘덴서에 병렬로 접속시키는 방식으로 두 센스앰프의 등화시간을 일치시킴으로써 등화시간을 단축하고, 등화시간 불일치로 인한 데이터 에러발생을 방지할 수 있는 효과가 있다.

Claims (4)

  1. 비트라인(
    Figure kpo00029
    ),(
    Figure kpo00030
    )을 등화시킨 후 그 비트라인(
    Figure kpo00031
    ),(
    Figure kpo00032
    )을 통해 셀어레이(20)로 부터 입력되는 미약한 신호를 소정 레벨로 증폭하여 출력하는 센스앰프(11)와; 상기 센스앰프(11)내의 피모스 센스앰프(11B) 및 엔모스 센스앰프(11C)를 프리차지시키고, 센싱제어신호(
    Figure kpo00033
    ),(
    Figure kpo00034
    )에 따라 그 센스앰프(11B),(11C)의 구동을 제어하는 센스앰프 구동부(12)와; 외부의 제어를 받아 상기 센스앰프(11B),(11C)에 존재하는 기생콘덴서(CLA),(CLB)에 선택적으로 병렬접속되는 다수개의 콘덴서를 구비한 콘덴서부(13A),(13B)와; 퓨즈의 단락여부에 따라 상기 콘덴서부(13A),(13B)에 존재하는 콘덴서 접속용 모스트랜지스터를 선택적으로 온시키는 콘덴서용량 제어부(30)로 구성한 것을 특징으로 하는 센스앰프의 등화 회로.
  2. 제1항에 있어서, 콘덴서부(13A),(13B)는 상기 센스앰프(11)와 센스앰프 구동부(12)를 기본 구성으로 하는 센스앰프부(10A)의 개수에 상응되게 복수개 설치되는 것을 특징으로 하는 센스앰프의 등화 회로.
  3. 제1항에 있어서, 콘덴서부(13A),(13B)의 콘덴서는 모스트랜지스터형 콘덴서인 것을 특징으로 하는 센스앰프의 등화 회로.
  4. 제1항에 있어서, 콘덴서용량 제어부(30)는 상기 콘덴서부(13A),(13B)에 구비된 콘덴서의 개수에 상응되는 개수만큼의 퓨즈를 구비하여 구성된 것을 특징으로 하는 센스앰프의 등화 회로.
KR1019970013374A 1997-04-11 1997-04-11 센스앰프의 등화 회로 KR100244460B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970013374A KR100244460B1 (ko) 1997-04-11 1997-04-11 센스앰프의 등화 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970013374A KR100244460B1 (ko) 1997-04-11 1997-04-11 센스앰프의 등화 회로

Publications (2)

Publication Number Publication Date
KR19980076594A KR19980076594A (ko) 1998-11-16
KR100244460B1 true KR100244460B1 (ko) 2000-02-01

Family

ID=19502530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970013374A KR100244460B1 (ko) 1997-04-11 1997-04-11 센스앰프의 등화 회로

Country Status (1)

Country Link
KR (1) KR100244460B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100395877B1 (ko) * 2000-11-10 2003-08-25 삼성전자주식회사 반도체 메모리의 데이타 감지 장치

Also Published As

Publication number Publication date
KR19980076594A (ko) 1998-11-16

Similar Documents

Publication Publication Date Title
KR0177776B1 (ko) 고집적 반도체 메모리 장치의 데이타 센싱회로
US10950279B2 (en) Bit line sense amplifier circuit capable of reducing offset voltage
US9627033B2 (en) Sense amplifier and semiconductor device for securing operation margin of sense amplifier
US20070140026A1 (en) Precharge circuit and method employing inactive weak precharging and equalizing scheme and memory device including the same
JPH1116354A (ja) 半導体記憶装置
US6721218B2 (en) Semiconductor memory device and data read method thereof
KR100383007B1 (ko) 반도체 기억 장치
US9990962B2 (en) Data sense amplifier and a memory device with open or folded bit line structure
KR100244460B1 (ko) 센스앰프의 등화 회로
US4807193A (en) Semiconductor memory device with a detection circuit to detect word line potential
KR100207970B1 (ko) 반도체 기억장치
KR100753418B1 (ko) 로우 및 컬럼 어드레스를 이용하여 비트라인 감지 증폭동작을 제어하는 반도체 메모리 장치
KR102120454B1 (ko) 센스 앰프 회로 및 그에 따른 동작 방법
JP2010020873A (ja) ダイナミック型半導体記憶装置、及びダイナミック型半導体記憶装置の動作方法
US6114881A (en) Current mirror type sense amplifier
KR100419993B1 (ko) 유니-트랜지스터 랜덤 액세스 메모리 장치 및 그것의 제어방법
US20110310687A1 (en) Current sense amplifiers, memory devices and methods
US5742545A (en) Semiconductor memory device having function of preventing potential variation of read bus due to coupling
JP2000048576A (ja) 半導体集積回路装置
JPH09297992A (ja) センスアンプ回路
KR100857743B1 (ko) 반도체 메모리 장치
KR100365564B1 (ko) 반도체 장치
JPH01185896A (ja) 半導体記億装置
JP4031206B2 (ja) 半導体記憶装置
KR101034600B1 (ko) 비트라인 오버 드라이빙 스킴을 가진 반도체 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091028

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee