KR100243448B1

KR100243448B1 - 텔레비젼 수상기내의 신호처리 시스템

Info

Publication number: KR100243448B1
Application number: KR1019910017454A
Authority: KR
Inventors: 마크프란시스럼라이치
Original assignee: 크리트먼 어윈 엠; 톰슨 콘슈머 일렉트로닉스, 인코포레이티드
Priority date: 1990-10-04
Filing date: 1991-10-04
Publication date: 2000-02-01
Also published as: EP0479224A3; EP0479224A2; DE69124048T4; CA2048759C; DE69124048T2; US5133009A; CN1030812C; ES2097777T3; MY107620A; EP0479224B1; CA2048759A1; JP3134165B2; JPH04271694A; ES2097777T4; DE69124048D1; CN1060566A; KR920009223A

Abstract

IC(45) 내에 배치된 잡음 인버터(56)를 무효화시키기 위한 장치로서, 잡음 인버터(56)에 공급되는 신호의 레벨을 낮추기 위해 잡음 인버터(56)에 앞서 AGC 증폭기(66)에 인가되는 AGC 신호의 진폭을 변경하기 위한 회로(61)를 포함한다. 그 결과, 잡음 인버터(56)에 공급된 신호는 잡음 인버터(56)의 동작에 필요한 임계치 신호 레벨보다 낮아진다. 이것은 잡음 인버터(56)를 무효화시키기 위해 상기 잡음 인버터에 대한 직접 억세스가 불가능한 표준 텔레비전 신호 처리 IC와 함께 EIA 멀티포트 표준 디코더를 사용하는 것을 가능하게 한다.

Description

텔레비전 수상기내의 신호처리 시스템

제1도는 억제된 동기 복원 장치를 포함하는 디코더에 결합된 본 발명에 따른 장치를 가진 텔레비전 수상기의 일부를 도시한 도면.

제2도는 표준 집적 회로내에 공통적으로 사용되는 한 예시적인 잡음 억제 또는 인버터 회로의 정상적인 동작을 나타낸 블럭도.

제3도는 IC에 병합된 잡음 인버터의 동작을 무효화(defeating)시키기 위한 본 발명의 특징에 따른 장치를 도시한 블럭도.

제4도는 제3도의 장치의 일부의 내부 회로의 개략도.

제5도는 제3도에 도시된 장치의 일부의 다른 실시예를 도시한 블럭도.

〈도면의 주요부분에 대한 부호의 설명〉

40 : 신호원 42 : 튜너

44 : SAW 필터 45 : 집적 회로망(IC)

49 : AC 결합 캐패시터 50 : IF 증폭단

54 : 비디오 디코더 56 : 잡음 인버터

59 : 대역 필터 탱크 회로

본 발명은 예를들어 스크램블된(scrambled) 텔레비전 신호를 처리하기 위해, 잡음 인버터의 동작을 무효화시키기 위한 내장(built-in) 잡음 인버터 회로 및 외부회로를 구비한 집적 회로를 가진 텔레비전 수상기에 관한 것이다.

계약(subscription) 텔레비전(STV) 시스템에서, 프리미엄 또는 페이(pay) 텔레비전 신호는 스크램블된 형태로 공중이나 케이블 네트워크 또는 인공위성을 통해 전송된다. 이와같은 신호는 허가된(authorized)시스템 가입자의 텔레비전 수상기에 결합된 적당한 디코더를 이용하여 디스크램블되어 시청할 수 있게 된다. 디코더는 통상적으로 텔레비전 수상기 외부에 위치된 컨버터 유니트에 위치된다. 텔레비전 신호는 스포츠 경기나 영화등과 같은 상이한 프로그램밍 카테고리를 각각 나타내는 몇몇 레벨 또는 열로 그룹화 될 수도 있다. 특정 가입자의 디코더는 선택된 카테고리 또는 채널 내의 텔레비전 신호를 디스크램블하는 권한을 받으며, 권한이 없는 카테고리 또는 채널내의 텔레비전 신호는 스크램블된 형태로 텔레비전 수상기에 결합된다.

텔레비전 신호를 스크램블하기 위해 종종 수평 동기 신호 억제 기술이 사용된다. 이와 같은 "동기 억제"기술에서, 스크램블링은 텔레비전 신호의 수평 영상 동기(sync)펄스 성분을 억제함으로써 수행된다. 이 때문에, 수상기의 수평 편향 시스템은 리트레이스(retrace) 간격동안의 실제 수평 동기 펄스에 로크(lock)되지 않고 활성 비디오 라인 트레이스 간격동안의 랜덤 비디오 신호 피크에 로크되며, 따라서 불안정하고 시청불가능한 표시 영상을 발생하게 된다.

각각의 시스템 가입자는 통상적인 동조, 중간 주파수(IF) 및 비디오 검출 스테이지를 포함하는 "전단(front end)" 회로를 가진 디코더 유니트를 갖추고 있다. 또한 비디오 검출 스테이지의 출력에 따라 동조 및 IF 스테이지의 이득을 제어하도록 디코더내에 자동 이득 제어 회로가 제공된다. 동기 복원 회로는 표준 수평 동기 펄스를 발생하도록 비디오 검출 스테이지의 출력에서 발생되는 비디오 신호의 억압된 동기 펄스 간격동안 동작한다. 이들 동기 펄스는 표준 텔레비전 수상기에서의 시청에 적당한 "디스크램블" 비디오 신호를 발생하도록 비디오 검출 스테이지의 출력에서 발생되는 비디오 신호에 연속적으로 삽입된다. 복원된 동기 펄스를 가진 디스크램블된 비디오 신호는 이후 RF 변조기를 이용하여 표준 텔레비전 채널 RF 반송파 신호에 실리고, 그 다음에 텔레비전 수상기의 안테나 입력에 디스크램블된 RF 텔레비전 신호로서 결합된다.

각각의 디코더는 텔레비전 신호의 수직 블랭킹 간격의 수평 라인동안에 전송되는 가입자 허가 코드와 비교되는 고유의 가입자 코드를 저장하는 디코드 허가 회로를 포함할 수도 있다. 만일 저장된 가입자 코드와 전송된 가입자 허가 코드가 비교되어 일치하면, 디코더를 인에이블시키기 위한 디코드 허가 신호가 발생되며, 그렇지 않은 경우에는 디코더가 디스에이블 된다.

억제된 동기 비디오 신호를 디스크램블하기 위한 디코더 시스템은 예를 들어. Ensinger 등의 미합중국 특허 제4,408,225호에 기술되어 있다.

텔레비전 수상기는 일반적으로, 신호 반전(inverting) 등의 기술을 이용하여 비디오 신호의 동기 펄스 간격 동안에 발생하는 잡음 펄스를 억제하기 위해 잡음 인버터와 같은 비디오 신호 응답 잡음 억제 회로를 포함한다. 이와 같은 작용은 잡음 펄스가 후속 동기 비교기 회로의 동작을 방해하게 되는 것을 방지하며, 또는 잡음 펄스가 수상기의 자동 이득 제어(AGC) 작용을 방해하는 것을 방지한다.

그러나, 텔레비전 수상기내의 잡음 인버터와 같은 비디오 신호 응답 잡음 억제회로는 억제된 동기 신호와 같은 스크램블된 텔레비전 신호의 처리에 악영향을 줄 수도 있다. 예를 들어, 억제된 동기 형태의 스크램블된 신호에서, 수직 블랭킹 간격이 스크램블된 신호 디코더에 의해 이용되도록 통상적으로 디지털(2 진) 형태로 코드화된 정보를 포함할 때, 수직 볼랭킹 간격 신호 성분은 억제되지 않아야 된다. 상기 코드화된 정보는 디코더가 동작하도록 인에이블시키기 위한 허가 코드나, 사용된 스크램블링의 형태를 식별하는 코드나, 다른 방식으로의 디스크램블링처리에 도움을 주는 코드를 나타낼 수도 있다.

비디오 신호에 응답하는 잡음 인버터와 같은 잡음 억제 회로망을 포함하여 스크램블된 비디오 신호를 처리하는 비디오 신호 처리 시스템에서는, 수직 블랭킹 간격과 같은 규정된 간격동안에 발생하는 코드화된 정보의 왜곡을 방지하기 위해 디스크램블링 동작중에 잡음 억제 회로망의 동작을 무효화시키거나 또는 디스에이블시키기 위한 장치를 포함하는 것이 바람직하다.

디코더가 텔레비전 수상기의 "전단"에 이미 존재하는 복제 스테이지들인(변조기 제외) RF 동조 스테이지, IF 스테이지, 비디오 검출기 스테이지, AGC 스테이지 및 RF 변조기를 포함할 필요가 있는지에 따라서 디코더의 크기, 비용, 복잡성이 증가된다. 그러므로, 이와 같은 스테이지들을 필요로 하지 않는 디코더를 제공하는 것이 바람직하다. 따라서, 미합중국의 전자 산업협회(EIA)는 억제된 동기 디코더 유니트에서의 전술한 동조, IF, 검출기, AGC 및 변조기 스테이지가 필요없는, 억제된 동기 텔레비전 신호 시스템에 사용하기 위한 디코더의 설계를 간단하게 하는 디코더-수상기 인터페이스 표준을 제안하였다. EIA 소비자 제품 표준 IS-15"NTSC 텔레비전 수상기 오디오/비디오 기초대역 인터페이스 명세"에 개략적으로 설명된 바와같이, EIA 디코더 표준은 표준화된 동기 억제 비디오 디코더 시스템의 구현에 있어 텔레비전 수상기 제조자와 계약 TV 산업 모두에 적절한 규약을 제공한다.

멀티포트(multiport) 표준의 구현에 있어 주요 장애중 하나는 텔레비전 수상기에서 비디오 신호를 처리하는데 공통적으로 사용되는 집적회로(IC)에 내장되는 잡음 인버터의 동작을 디스에이블 또는 무효화시키기 어렵다는 것이었다. 지금까지는, 잡음 인버터가 선택적으로 디스에이블 또는 무효화되도록 설계된 특수 설계 집적 회로가 사용되어야 했다. 이와 같은 특수 설계된 집적 회로를 이용한 방식은 본 발명과 동일한 발명자의 미합중국 특허 제4,670,904호에 기재되어 있는데, 이것은 본 양수인과 관련된 전임자에 양도되었다. 상기 특허 제4,670,904호에 기재된 구성에 있어, 잡음 인버터의 동작은 디코더가 동작중일 때 잡음 인버터를 디스에이블시키기 위해 비교기의 가동을 위한 IC 외부에 억세스가능한 단자를 가진 집적회로상의 비교기에 의해 선택적으로 제어된다. 부가적으로, AGC 전압의 시정수는 상기 디코더가 동작할 때 변화한다.

텔레비전 수상기에 일반적으로 이용되는 비디오 신호 처리 IC 중에는 잡음 인버터의 동작을 무효화시키기 위한 설비를 갖고 있지 않기 때문에 디코더와 함께 사용하기에 적합하지 않은 IC가 많이 있다.

따라서, EIA 멀티포트 표준에 따른 수상기/디코더가 이와같은 표준 IC로 구현될 수 있도록 비디오 신호 처리를 위해 설계된 "표준" 또는 "오프-더-쉘프(off-the-shelf)" IC의 내장식 잡음 인버터의 동작을 무효화시킬 수 있는 것이 바람직하다.

요약하면, 본 발명은, 신호 처리 회로 이후에 발생되며 외부 억세스 가능한 단자를 통해 이용가능한 피드백 신호를 수정함으로써, 신호 처리 회로를 무효화시키기 위한 외부 억세스 단자 또는 핀을 갖고 있지 않는 표준 신호 처리 집적 회로의 특정 신호 처리 회로를 무효화시키기 위한 장치에 관한 것이다. 일실시예에서, 신호 처리 회로는 잡음 인버터이며, IC는 억세스 단자를 통해 잡음 인버터를 제어하기 위한 장치를 포함하고 있지 않다. 그러나, 잡음 인버터의 동작은 AGC 필터 단자를 통해 이득 제어단으로 피드백된 자동 이득 제어(AGC) 신호를 수정함으로써 무효화된다. 특히, 잡음 인버터의 동작은 잡음 인버터에 선행하는 증폭기 스테이지의 이득을 변경하기 위한 피드백 AGC 신호의 진폭을 변경함으로써 무효화되어 상기 잡음 인버터에 공급되는 신호는 잡음 인버터의 동작에 필요한 임계 레벨을 초과하지 않는다. 따라서, EIA 멀티포트 표준 디코더를 잡음 인버터가 직접 무효화될 수 없는 표준 IC와 함께 이용할 수 있게 된다.

이하, 도면을 참조하여 본 발명을 상세히 설명한다. 제 1 도에서, 신호원(40)은 케이블 TV 계약 서비스에 의해 제공될 수도 있는 억제 동기 스크램블된 RF TV 신호를 포함할 수 있는 RF 텔레비전(TV) 신호원이다. 몇몇 시스템에서는, 텔레비전 신호가 예를들어 수직 블랭킹 간격의 기준 부분에 디지털 정보를 포함할 수도 있다. 디지털 정보는 이전에 논의된 바와같이 스크램블된 신호 디코더에 의해 이용될 수도 있는 코드화된 데이타를 나타낸다.

간략하게 말하면, 신호원(40)으로부터의 RF 신호는 예를들어, 튜너(42), 표면 음성파(SAW) 필터(44) 및 이후 상세하게 논의될 다른 유니트를 포함하는 텔레비전 수상기에 결합되는데, 여기서 텔레비전 신호는 스크램블된 비디오 및 음성을 나타내는 신호를 발생하도록 복조된다. 수상기 외부의 디코더 유니트(100)는 스크램블된 비디오 신호의 동기 성분을 복원시키고, 복원된 동기(스크램블되지 않은) 비디오 신호는 CRT에 영상을 발생하기 위해 통상적인 방식으로 수상기에 의해 처리된다.

특히, 제 1 도에서, 튜너(42)는 신호원(40)으로부터 RF 신호를 수신하여, 믹서(도시안됨)에서, 선택된 TV 채널의 RF 신호를 예를들어 미합중국에서는 각각 45.75MHz와 41.25MHz에서 비디오 및 음성 반송파를 포함하는 중간 주파(IF) 신호로 변환한다. IF 신호는 합성 비디오 정보를 나타내는 잔류 측파대 형태의 진폭 변조된(AM) 비디오 반송파와 음성 정보를 내포하는 주파수 변조된(FM) 음성 반송파를 포함한다.

일실시예에서, 튜너(42)로부터 수신된 IF 입력 신호는 SAW 필터(44)의 이중 채널을 경유해 의사-병렬 프랙티스(quasi-parallel practice)에 따른 음성 및 비디오 정보 복조를 위해 전치 증폭기(도시안됨)와 인접 채널 음성 트랩(도시안됨)을 통해 2개의 분리된 채널에 결합된다. 부가적으로, 이 실시예에서, 논의된 집적회로는 일본 도시바에 의해 제조된 집적 회로 No. TA 8360이다.

비디오 채널과 관련된 SAW 필터(44)의 제1차동 출력(44a)은 SAW 필터 출력과 통상적으로 관련된 캐패시턴스를 동조시키는 인덕턴스-저항 회로(46)와 AC 결합 캐패시터(47)를 통해 집적 회로망(45)의 신호 입력 단자(4, 5)에 결합된다. 출력(44a)과 관련된 SAW 필터(44)의 비디오 채널 부분은 IF 신호의 잔류 측파대 비디오 성분을 정합시키고 41.25MHz 음성 반송파 신호를 감쇠시키는 응답을 나타낸다.

음성 출력(44b)과 관련된 SAW 필터(44)의 의사-병렬 음성 채널 부분은 인덕턴스-저항 회로(48)와 AC 결합 캐패시터(49)를 통해 비디오 성분과 동일한 방식으로 집적 회로망(45)의 신호 입력단자(8, 9)에 결합된다. 음성 출력(44b)에서 SAW 필터(44)의 음성 채널 부분은, 제1음성 검출기 이후에 비교적 버즈(buzz)가 없는 4.5 음성 인터캐리어 주파수 신호를 제공하는 음성 변조기에 비디오 변조가 해제된 비디오 반송파를 제공하기 위해, 음성 반송파 주파수에서 제1피크 진폭 응답을 갖고 비디오 반송파 주파수에서 제2피크 진폭 응답을 갖는 이중 험프 응답(double humped response)을 나타낸다.

비디오 IF 채널에서, 집적 회로망(45)의 입력 단자(4, 5)에서의 IF 신호의 비디오 성분은 다수의 이득 제어가능 IF 증폭기(도시안됨)를 포함하는 IF 증폭단(50)에 결합된다.

증폭단(50)으로부터의 증폭된 비디오 성분은 리미터(52)와 비디오 검출기(54)(예, four quadrant multiplier)에 AC 결합된다. 단자(26, 27)를 통해 리미터(52)의 출력에 결합된 대역 필터 탱크회로(59)는 45.75MHz의 비디오 반송파 주파수로 동조된다. 리미터(52)와 필터(59) 및 비디오 검출기(54)는 검출기(54)의 출력에서 베이스밴드 합성 비디오 신호를 발생하기 위한 의사-동기(quasi-synchronous) 비디오 검출기를 형성한다. 합성 검출 비디오 신호는 증폭기(55)를 통해 잡음 인버터(NI)(56)에 결합되는데, 상기 인버터는 이 경우에 잡음 펄스가 후속 동기 분리기 회로(도시안됨)의 동작을 방해하는 것을 방지하고 잡음 펄스가 자동 이득 제어(AGC) 동작을 방해하지 않도록 하기 위해 블랙-고잉(black-going) 블랭킹 간격 잡음 펄스를 주어진 임계치 이하로 변경시킨다. 이 잡음 인버터(56)의 동작은 제2도를 참조하여 상세하게 설명한다.

요약하면, 이후 상세하게 논의 되게 되는 바와같이, 잡음 인버터(56)의 베이스밴드 비디오 신호 출력은 단자(25)를 통해 버퍼 증폭기(57)와 스위치(58) 및 비디오 신호 처리기(60)에 결합되는데, 이 처리기(60)는 예를들어, CRT에 영상을 형성하기 위한 신호를 나타내는 R, G, B 칼라 영상을 발생하기 위해 동기 분리기, 휘도 및 색도 주파수 선택 및, 휘도 및 색도 처리 회로를 포함한다. 잡음 인버터(56)의 출력 신호로부터 유도된 신호는 또한 외부 AGC 검출기(61)에 결합되고, 여기서 내부 AGC 검출기(62)에 결합된다. 일실시예에서, 내부 AGC 검출기(62)는 잡음 반전(억제) 이후에 베이스밴드 비디오 신호의 수평 동기 성분의 피크를 검출하여 동기 성분의 크기아 관련된 AGC 제어 전압을 발생한다. AGC 전압은 통상적으로 AGC 필터 회로망의 캐패시터(63)를 통해 직접 단자(30)에서 결합된다. AGC 증폭기(66)는 AGC 검출 동기 펄스의 레벨에 따라 증폭단(50)내의 증폭기의 이득을 제어하는 IF 증폭단(50)의 이득 제어 입력에 결합되어 비디오 IF 채널에 대한 소망의 정상 신호 이득을 유지한다. AGC 증폭기(66)로 부터의 AGC 출력 전압은 또한 RF AGC 비교기 증폭기(70)에도 인가되며, 상기 RF AGC 비교기 증폭기는 증폭된 AGC 전압을 RF AGC 회로(72)를 통해 튜너(42)의 이득 제어 제어 입력에 제공한다. RF AGC 회로는 통상적인 설계로 되어 있으며, 기준 전압과 단자(30)로부터 유도된 AGC 전압에 응답하여 튜너(42)의 이득 상태를 결정하는 출력 이득 제어 신호를 제공하기 위한 비교기를 포함한다. 단자(2)를 통해 비교기(70)의 기준 입력에 결합된 전위차계(74)는 비교기(70)가 AGC 제어 전압을 회로(72)에 전달하는 포인트를 결정하도록 RF AGC 비교기(70)의 동작 임계치를 설정한다.

45.75MHz 비디오 반송파에 동조된 대역 필터 탱크(76)와 관련된 자동 미세 동조(AFT) 검출기(75)는 버퍼 증폭기(77)와 단자(29)를 통해 튜너(42)의 AFT 제어 입력에 결합되는 AFT 전압을 발생하기 위해 리미터(52)로부터의 진폭 제한된 비디오 IF 반송파 신호에 응답하여 적당한 동조를 유지한다.

음성 IF 채널에서, 음성 및 비디오 성분을 포함하는 단자(8, 9)에서의 IF 신호는 복수의 이득 제어가능 증폭기를 포함하는 IF 증폭기단(80)에 결합된다. 증폭기단(8)으로부터의 증폭된 IF 신호는 리미터(82)에 결합되고 또한 비디오 IF 검출기(84)에 결합되고, 또한 용량성 위상 이동 회로망(87)을 통해 음성 IF 검출기(86)에 결합된다. 검출기(84, 86)는 일예로 4 쿼드런트 증폭기를 포함한다. 단자(22, 23)를 통해 리미터(82)의 출력에 결합되는 대역 필터탱크(85)는 비디오 IF 반송파에 동조된다. 리미터(82), 검출기(86) 및 탱크(85)는 IF 신호의 음성 및 비디오 반송파 성분으로부터 4.5MHz FM 인터캐리어 음성 신호를 제공하기 위한 믹서를 형성한다.

검출기(86)로부터의 인터캐리어 음성 신호는 증폭기(88), 단자(21), 버퍼(89), 4.5MHz 대역 필터(90) 및 단자(18, 19)를 통해, 진폭 제한된 FM 인터캐리어 음성 신호를 FM 검출기(95)에 제공하는, 캐스케이드된 점진 제한(progressive limiting) 스테이지(91, 92, 93)를 포함하는 회로망에 결합된다.

검출기(95)는 복조된 베이스밴드 오디오 신호를 발생하기 위해 단자(15, 16)에 결합된 판별기 탱크 회로(96)와 함께 동작한다.

오디오 신호는 전력 출력 오디오 증폭기 및 확성기를 포함하는 오디오 신호 처리기단(도시안됨)에 인가된다.

음성 IF 신호의 자동 이득 제어는 비디오 IF 검출기(84)의 출력으로부터 유도되는 제어전압에 응답하여 실현된다.

검출기(84)의 검출된 출력 신호는 단자(10)에 결합된 캐패시터(81)에 결합된 저항(79) 및 캐패시터(81)를 포함하는 저역 AGC 필터와 AGC 증폭기(83)를 통해 음성 IF 증폭기단(80)의 이득 제어 입력에 결합된다.

제 1 도의 시스템은 또한 EIA 멀티포트 표준에 따라 설계된 억제 동기 디코더(100)를 포함한다. 회로(45)의 단자(25)에서 발생되는 베이스밴드 합성 비디오 신호는 버퍼(57)를 통해 디코더(100)의 신호 입력에 인가되는데, 이것은 예를들어 70ohm의 EIA 표준에 의해 지정된 바와같은 적합한 출력 구동 임피던스를 나타낸다. 복원된 수평 동기 성분을 가진 베이스밴드 비디오 신호는 디코더(100)의 출력에서 제공된다. 디코더(100)의 출력 신호는 디코더(100)가 사용중에 있을때 스위치(58)의 입력 DRS(decoder restored sync)를 통해 외부 AGC 디코더(61)에 공급된다.

스위치(58)는 특정 디코더 시스템의 특성에 따라서, 수동 시청자 제어 스위치가 될 수도 있고, 사용자 선택 신호 및 디코더로부터 수신디는 자동 이득제어 신호 모두에 응답하는 마이크로프로세서 제어 전자식 스위치가 될 수도 있다. 스위치(58)는 디코더(100)가 존재하여 수신된 억제 동기 텔레비전 신호를 디코드하는 동작을 할 때에는, DRS 위치에 놓이게 된다. 디코더(100)가 없거나 적절한(억제되지 않은) 동기의 수신된 텔레비전 신호의 존재시에는 스위치(58)가 "NORM(정상)" 위치에 놓이게 된다.

잡음 인버터(58)의 동작은 이후 상세하게 논의되는 바와같이, 디코더(100)가 동기 성분을 비디오 신호에 복원함으로써 억제된 동기 비디오 신호를 디스크램블하는 동작을 할 때에는 무효화되게 된다. 그러므로 잡음 인버터(56)가 전술한 바와 같은 스크램블된 텔레비전 신호의 수직 블랭킹 간격에 포함될 수도 있는 코드화된 디지털 정보와 같은 정보를 왜곡시키거나 소멸시키는 것이 방지된다. 이점에 있어서, 디코더(100)의 입력에 인가되는 이와같은 디지털 정보를 포함하는 스크램블된 억제 동기 신호는 디코더(100)의 입력에 인접하여 도시된 파형으로 표시되는 형태를 나타낼 수도 있다. 예시된 파형에서, 디지털(2 진) 신호 정보는 블랭킹 간격 V의 기준 부분에 포함되고, 억제 수평동기 성분은 수평라인 간격 H의 수평 블랭킹 간격에 각각 포함된다.

EIA 멀티포트 표준에 따르면, 디코더(100)에 의해 발생되는 복원된 동기 비디오 신호의 동기 팁(tip) 전압은 실질적으로 올바른 정상 신호이득 상태하에서 +1.0 볼트가 되어야 한다. 동기 팁 전압이 정극성으로 더 클수록 AGC 제어하의 신호 이득은 더 높아지게 된다. 역으로, 동기 팁 전압이 정극성으로 더 낮을수록, AGC 제어하의 신호 이득도 더 낮아지게 된다. 그러므로, AGC 회로는 올바른 비디오 신호 이득을 발생하기 위해 수신기 증폭기의 이득을 조정한다. 증폭기(57) 및 외부 AGC 검출기(61)의 동작은 이제부터 논의되는 바와같은 잡음 인버터(56)의 동작을 무효화시키기 위해 이와같은 "정상" AGC 동작을 수정하는데에 이용된다.

제 2 도에는 잡음 인버터(56)의 정상 동작이 도시되어 있는데, 여기서 스크램블된 비디오 신호(128)가 잡음 인버터(56)의 입력 단자(130)에 공급되는 것으로 가정한다.

신호(128)는 예를들어 +2.0 볼트의 100 IRE 전압 레벨을 가진 트레이스 부분(132)과, 블랭킹 포치 레벨(134) 및 1.0 볼트의 전압 레벨을 가진 동기 레벨(136)의 부극성 진행 블랭킹 및 동기 펄스를 갖는다. 비디오 펄스(128)는 예를들어 정극성 및 부극성 잡음 펄스(138)를 포함한다.

잡음 인버터(56)는 예를들어 +0.7 볼트의 임계치를 갖고 있다. 임계치 레벨보다 낮은 정극성의 신호는 클리핑 또는 클램핑된다. 그러므로, 부극성 방향으로 이 임계치를 초과하는 잡음 펄스만이 유효하게 된다. 단자(130)에서의 신호는 비교기(140)와 전자식 스위치(142)에 공급된다. 비교기(140)에는 예를들어 0.7 볼트의 기준 전압이 제공되고, 스위치(142)에는 +1.3 클램프 전압이 제공된다. 비교기(140)로부터의 출력은 스위치 제어 신호로서 스위치(142)에 제공된다. 스위치(142)는 정상적으로, 입력단자(130)에서 나타나는 신호를 출력 단자(144)로 전달한다. +0.7 볼트보다 부극성으로 높은 부극성 잡음 스파이크가 발생하면, 스위치(142)는 비교기(140)로부터의 출력에 응답하여, 순간적으로 "잡음" 위치로 스위치되고, 잡음 스파이크를 +1.3 볼트로 클램프한다. 그러므로, 어떤 점에서는 +0.7 볼트보다 부극성으로 높은 잡음 스파이크가 반전된다. 이것은 +0.7 볼트보다 부극성으로 더 높은 부극성 진행 스파이크를 억제하는 효과를 갖는데, 그렇지 않은 경우에 이들 스파이크는 출력단자(144)에서 나타나는 신호에 나타날 수도 있다. 출력 단자(144)에서의 신호의 파형은 146에 도시되어 있다.

본 발명의 한 특징에 따르면, 잡음 인버터(56)의 동작을 직접적으로 무효화시키기 위한 단자는 없지만, 잡음 인버터(56)의 동작은 잡음 인버터의 임계치 전압 이상으로 멀리, 제2도에 도시된 신호(128)의 동기 팁(136)을 이동시킴으로써 피드백을 수정하는 AGC 회로의 작용에 의한 단자(130)에서의 비디오 신호의 진폭의 축소에 의해 무효화된다. 비디오 진폭은 잡음 인버터(56)로 인가되기 전에 정상적인 진폭 이하로 감소되기 때문에, 비디오 신호의 진폭은 IC(45) 외부의 잡음 인버터를 지나 디코더(100)에 인가되기 전에 원하는 레벨로 복원된다.

잡음 인버터(56)의 동작을 무효화시키기 위한 회로는 제3도에 블럭도로 도시되어 있다. 집적회로(45)의 내부 AGC 검출기(62)는, 일반적으로 입력 핀(30)에 결합된 AGC 필터 캐패시터(63) 양단에 발생되는 AGC 피드디지털 전압의 소정 레벨에 대해 잡음 인버터(56)의 신호 출력(144)에서 소망의 올바른 신호 레벨이 발생되도록 설계된다. 만일 입력 핀(146)에서 발생되는 AGC 피드디지털 전압이 소정 레벨보다 낮으면, IC(45)내의 증폭이 감소된다. 그 결과, 잡음 인버터(56)의 입력에서의 신호 레벨이 감소하며, 따라서 출력단자(144)에서의 대응하는 레벨도 감소한다. 본 발명의 한 특징에 따르면, 단자 핀(30)의 AGC 피드디지털 전압은 단자(144) 및 그 후속의 증폭단에서의 신호 레벨이 공칭 값보다 높아지게 되는 것으로 간주되는 말하자면, "트릭(trick)" 또는 "폴(fool)"로 의도적으로 수정된다. 이것은 잡음 인버터(56) 이전에 IC 회로망(45)에 의해 제공되는 증폭이 낮아지게 되는 원인이 된다. 그러므로, 잡음 인버터(56)의 입력(130)에서의 신호 레벨을 2-3db 축소시킨다.

결과적으로, 동기 팁의 최저부분이 잡음 인버터(56)의 동작에 필요한 임계치보다 덜 부극성이 되어, 잡음 인버터(56) 동작을 무효화시키게 된다. (146)에서의 AGC 피드디지털 신호는 핀(30)을 통해 IC(45)의 내부 AGC 검출기(62)에 결합되는 외부 AGC 검출기(61)에 의해 수정된다.

(144)의 잡음 인버터(56)로부터의 출력이 2-3db로 낮아지므로, 증폭기(57)가 상기 손실에 대해 변상하도록 제공되어 증폭기 출력(59)과 스위치 입력(148)에서 이용할 수 있는 신호는 공칭의 레벨이다. 그리하여, (148)의 신호는 적정 레벨의 비디오 신호(즉, 잡음 인버터(130)의 신호 레벨이 변형되지 않은 것처럼)이며 EIA 멀티포트 표준에 부합하는 멀티포트 비디오 신호로서 디코더(100)에 인가될 수 있다. 전형적인 실시예에서, 증폭기(57)는 또한 (148)의 신호에 대한 DC 오프셋을 조정하여 (148)의 트레이스 신호에 대한 가장 높은 정극성 최대치는 100 IRE(최대 밝기)가 된다.

(148)의 신호는 외부 AGC 검출기(61)의 입력(150)에 대한 입력 소스를 선택하도록 제공된 스위치(58)에 인가된다. 전형적인 실시예에서, "norm" 위치는 외부 AGC 검출기(61)로 입력하도록 (148)의 신호를 선택한다. 디코더(100)가 사용되고 스위치(58)가 DRS(디코더 복원동기)위치에 있을때, 디코더(100)의 디코더 복원 동기(DRS) 출력 신호는 외부 AGC 디코더(61)의 입력(150)에 인가된다. 결국, 디코더(100)는 AGC 회로를 제어하는 피드백 루프의 일부인 것이다. (148)의 신호는 제3도에 도시된 회로배열에서 "올바른" 신호 레벨이며, 잡음 인버터(56)는 디코더(100)가 이용되는지의 여부에 관계없이 영구히 디스에이블되므로, 외부 AGC 검출기(61)는 잡음 인버터(56)에 공급된 신호가 감소된 레벨 신호를 갖도록 인가한다. 외부 AGC 검출기(61)로 상기 회로내의 잡음 인버터(56)의 동작을 선택적으로 무효화시키는 또 다른 실시예를 이하 제 5 도와 관련하여 기술한다.

제 4 도는 증폭기(57)와 외부 AGC 검출기(61)에 대한 회로 상세를 도시하는 개략도이다. 버퍼 증폭기(57)는 두 가지 작용을 한다. 먼저, 잡음 인버터(56)의 동작을 무효화시키기 위해 잡음 인버터(56)의 입력 전에 이루어진 신호 2-3db의 이득 손실을 보상하도록 상기 신호를 추가로 2-3db 증폭시킨다. 둘째로, 신호의 DC 레벨을 조정하여 트레이스 부분의 최대 레벨이 100 IRE(최대백)가 되게 한다.

(144)의 잡음 인버터 출력 신호는 4.5Mhz 음성 인터캐리어 트랩인 필터(152)에 인가되고, 그 다음에 PNP 트랜지스터(154)에 인가되는데, 상기 PNP 트랜지스터(154)는 저항기(156)를 통해 5 볼트(도시되지 않음)의 전원에 결합된 베이스 전극과, 부하 저항기(158)를 통해 접지된 콜렉터 전극과, 전원과 그라운드 사이에 결합된 전위차계(162)를 포함하는 가변 전압원에 저항기(160)를 통해 결합된 에미터 전극을 포함한다. 트랜지스터(154)는 소망의 DC 레벨을 제공하도록 전위차계(162)를 조절하여 소망의 추가 증폭을 제공한다. DC 레벨에서의 상기 시프트는 AGC 변형에 의한 시프트에 대해 보상한다. 부하 저항기(158) 양단 신호는 전원에 결합된 콜렉터 전극과, 분할 저항기(164 및 166)를 통해 접지된 에미터 전극을 갖는 에미터 폴로워 NPN 트랜지스터(162)의 베이스 전극에 결합된다.

제 3 도에 도시한 비디오 출력 단자(59)는 기호이다.

제 4 도에 도시된 예시적인 실시예에서, 디코더(100)에 의한 처리를 위하여 텔레비전 수상기의 나머지 부분에 의한 공칭의 방식으로 처리된 내부 비디오 신호에 있어서, 비디오 신호 출력은 단지 에미터 전극에만 결합된 단자(168)에서 발생되고, EIA 멀티포트 표준 비디오 신호는 저항기(172 및 174)를 통해 결합된 단자(170)에서 발생된다. 피드백 저항기(176 및 178)는 저항기(172 및 174)의 접합부와 에미터 전극으로부터 각각 트랜지스터(154)의 베이스 전극에 결합된다. 단자(170)의 출력 임피던스는 멀티포트 표준에 의해 지시된 바와같이 75 옴이다.

저항기(164 및 166)의 접합부로부터 유도된 (148)의 출력 신호는 스위치(58)의 "norm" 단자에 인가된다. 상술된 바와같이, 스위치(58)의 위치는 어떤 동기 팁 입력 신호가 입력단자(150)의 외부 AGC 검출기(61)에 제공되는지 검출한다. 턴온되거나 제공된 디코더(100)가 없을 때, 스위치(58)는 외부 검출기(61)의 입력 단자(150)에 트랜지스터(162)로부터의 출력 신호를 인가하도록 "정상" 위치에 있게된다. 디코더(100)가 회로에서 동작할때, 스위치(58)는 "DRS" 위치에 있고 외부 AGC 디코더(61)에 디코더 동기 복원 출력 신호를 인가하여 AGC 회로는 복원 동기 팁 레벨을 감지한다. DRS 단자와 전원 사이에 결합된 저항기(188)는 디코더(100)가 접속되지 않을 때 전원 전압에 DRS 단자를 풀업하고 디코더(100)의 출력에 특정한 부하 임피던스를 제공하도록 EIA 표준에 부합하여 제공된다.

(150)의 신호는 전원에 결합된 저항기(186)와 저역 필터 캐패시터(184)에 결합된 에미터 전극과, 접지된 콜렉터 전극을 갖는 PNP 트랜지스터(182)의 베이스 전극에 분리 저항기(180)를 통해 결합된다. 상기 장치는 부극성 피크 검출기로서 작용한다. 트랜지스터(182)는 보다 부극성이 되는 베이스 전극이 보다 부극성이 될수록 보다 많이 도통한다. 따라서, 베이스 전극에서 부극성 신호의 피크가 많으면 많을수록, 트랜지스터(182)는 더 도통하며, 캐패시터(184) 양단의 전압은 더 낮아진다.

PNP 트랜지스터(190)는 캐패시터(184) 양단에 발생된 전압을 증폭시킨다. 트랜지스터(190)의 베이스 전극은 캐패시터(184)양단에 발생된 검출된 AGC 전압을 수신하도록 결합되고 전원 및 그라운드 사이에 결합된 가변 전압 전위차계(194)를 제공하는 바이어스에 저항기(193)를 통해 결합된 에미터 전극을 갖는다. 전위차계(194)에 의해 제공된 바이어스는 상기 신호의 비디오 AGC 특성에 대한 DC 레벨의 변화를 보상하도록 AGC 신호의 DC 오프셋을 조정하게끔 설정된다. 트랜지스터(190)의 콜렉터 전극은 트랜지스터(192)의 베이스 전극과 결합되며 저항기(196)를 통해 접지된다. 트랜지스터(192)는 집적 회로(45)의 AGC 입력 라인(146)에 결합된 콜렉터 전극과 저항기(198)를 통해 접지된 에미터 전극을 갖는다. 트랜지스터(192)는 라인(146)과 그라운드 사이에 결합된 AGC 캐패시터(63)에 전류원 드라이브를 제공하도록 전압 대 전류 변환을 제공한다.

전술한 바와같이, 상술된 회로는 집적 회로 내장 잡음 인버터(56)가 영구히 무효화되는 시스템을 제공한다. 잡음 인버터(56)가 선택적으로 무효화될 수 있는 다른 실시예가 제5도에 도시되어 있다. 제5도는 스위치(200)가 증폭기(57)와 단자(170) 사이에 추가되었고, 분할 저항기(202 및 204)가 전원과 단자(170) 사이에 증폭기(57)의 출력과 병렬로 추가 결합되었다는 점을 제외하면, 제3도의 블럭도와 유사한다.

저항기(202 및 204)는 달리 이용할 수 있는 출력 신호보다 2db 작은 증폭기(57)로부터의 출력신호를 (206)에 제공하는 감쇄 저항기이다. 스위치(200)는 스위치(58)와 유사한 "norm" 및 "DRS" 위치를 갖는다. "DRS" 위치에서, 잡음 인버터(56)의 동작 무효화가 소망되면, 그 동작은 제 3 도와 같다. 정상 위치에서, 잡음 인버터(56)의 동작이 소망되면, 단자(170)의 신호는 2db 만큼 감소된다. 이것은 AGC 검출기(61)에 의해 검출된 AGC가 저하되게끔 하고 집적회로(45)로의 IF 증폭기 내부의 이득을 증가시키도록 한다. 이 이득의 증가로 인해(130)의 신호 크기가 정상 동작 레벨로 되어 잡음 인버터(56)가 동작하게 된다.

상기 장치는 또한 비디오 카세트 레코더(VCR)와 같은 다른 텔레비전 수상기와 관련하여 사용될 수 있다. 또한, 집적회로(IC) 또는 칩에 대한 실시예를 기술하였지만, 본 발명은 실드 또는 포트된 모듈 등과 같이 사용될 수 있으며, 이 경우 케이싱, 하우징 또는 봉합 목적과 같은 것을 위해 제공된 단자를 통하지 않고는 그의 조작 또는 그에 대한 외부 전기 접속을 위한 그의 제조 후에 내부회로는 이용할 수 없다.

Claims

신호 처리 시스템에 있어서, 입력 신호를 처리하여 출력 신호를 생성하는 다수의 신호 처리 부분을 포함하고 있으며 피드백 신호에 응답하는 제1신호 처리 수단(50, 54, 55, 56, 62, 66)과, 상기 출력 신호를 처리하여 상기 피드백 신호를 생성하는 제2신호 처리 수단(57), 및; 상기 피드백 신호를 수정하여 상기 신호 처리 부분들 중 적어도 하나의 신호 처리 부분의 정상 동작을 억제하는 수정 수단(61)으로서, 상기 억제된 신호 처리 부분은 억제 신호 수신 전용의 제어 입력 단자를 갖지 않는, 상기 수정 수단(61)을 포함하는 신호 처리 시스템.
제1항에 있어서, 상기 제1신호 처리 수단(50, 54, 55, 56, 62, 66)은 제1(62, 66, 50, 54, 55) 및 제2(56) 신호 처리 부분을 포함하고; 상기 제1신호 처리 부분(62, 66, 50, 54, 55)은 상기 피드백 신호에 응답하고; 상기 수정 수단(61)은 상기 제1신호 처리 부분(62, 66, 50, 54, 55)의 동작을 수정하여 상기 제2(56) 신호 처리 부분의 정상 동작을 억제하도록 상기 피드백 신호를 수정하는 신호 처리 시스템.
제2항에 있어서, 상기 제1신호 처리 부분(62, 66, 50, 54, 55)은, 상기 제2처리 부분(56)에 연결된 출력을 갖는 이득 제어 증폭기(50)를 포함하고; 상기 제2처리 부분(56)은 소정의 임계 레벨을 초과하는 신호 성분들에 대하여 동작가능한 잡음 인버터(56)를 포함하고; 상기 피드백 신호는 자동 이득 제어(automatic gain control:AGC) 신호이고; 상기 수정 수단(61)은 상기 AGC 신호의 레벨을 수정하여 상기 소정 범위 내에 상기 신호 성분들을 유지시키는 신호 처리 시스템.
제3항에 있어서, 상기 제2신호 처리 수단은 상기 이득 제어 수단에 의해 감소된 증폭의 양만큼 상기 신호를 더 증폭하는 증폭기(57)를 포함하는 신호 처리 시스템.
하우징(45)내에 위치하며 다수의 신호 처리 동작을 행하는 신호 처리 수단(50, 54, 55, 56)을 포함하는 제1회로(50, 54, 55, 56)와; 상기 하우징(45)의 외부로부터 상기 제1회로의 선택된 부분에 억세스하는 수단을 제공하는 다수의 외부적으로 이용가능한 단자(25, 30)와; 상기 하우징 외부의 제2회로(57)에 의한 또다른 신호 처리를 위해, 처리된 신호를 제공하는, 상기 다수의 외부적으로 이용가능한 단자(25, 30)중 제1단자(25)와; 상기 또다른 신호 처리를 나타내는 정상적으로 제공된 피드백 신호를 수신하기 위한, 상기 다수의 외부적으로 이용가능한 단자(25, 30)중 제2단자(30)와; 제2단자(30)에서 수신된 피드백 신호에 응답하여 상기 신호의 처리를 수정하는 상기 하우징(45) 내의 수단(62, 66, 50), 및; 처리 수단(56)의 동작들중 적어도 하나의 동작을 무효화시키기 위해, 상기 피드백 신호를 수정하므로서, 상기 피드백 신호에 따른 상기 신호의 처리를 추가로 수정하고, 무효화시키지 않는다면 외부적으로 이용가능하지 않는, 상기 하우징(45) 외부의 수단(61)을 포함하는 신호 처리 시스템.
제5항에 있어서, 상기 하우징(45)내의 상기 수단(62, 66, 50)은, 처리용 수단(50, 54, 55, 56)의 증폭을 감소시키는 신호 처리 시스템.
제6항에 있어서, 상기 시스템은, 상기 제1단자 뒤에 상기 증폭의 감소된 양만큼 신호를 더 증폭하는 증폭 수단(57)을 더 포함하는 신호 처리 시스템.
하우징(45)으로 둘러싸인 회로를 갖는 집적 회로(IC)를 포함하는 신호 처리 시스템(50, 54, 55, 56)의 신호를 처리하는 방법으로서, 상기 회로는, 상기 하우징(45)에 위치하는, 각 회로에 연결된 외부적으로 이용가능한 단자(25, 30)를 통하지 않고는 상기 하우징(45)의 외부에 전기적으로 억세스할 수 없는 상기 신호 처리 방법에 있어서, 입력 신호를 수신하여, 상기 IC내의 상기 회로에 의해 처리되는 단계와; 상기 IC의 하우징 내에서 억세스할 수 없도록 배치된, 다수의 처리 동작을 포함하는 상기 회로에 의해 상기 신호를 처리하는 단계와; 상기 IC의 외부에 처리된 출력 신호를 제공하여 증폭을 포함하는 또다른 신호 처리를 행하는 단계와; 상기 또다른 처리된 신호를 나타내는 정상적으로 이용가능한 피드백 신호를 제공하는 단계와; 상기 정상적으로 이용가능한 피드백 신호를 수정하는 단계, 및; 상기 IC에 변화된 피드백 신호를 인가하여 상기 IC의 처리 동작들중 적어도 하나를 무효화시키는 단계를 포함하는 신호 처리 방법.