KR100243005B1 - 반도체소자 및 그 제조방법 - Google Patents
반도체소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100243005B1 KR100243005B1 KR1019970006252A KR19970006252A KR100243005B1 KR 100243005 B1 KR100243005 B1 KR 100243005B1 KR 1019970006252 A KR1019970006252 A KR 1019970006252A KR 19970006252 A KR19970006252 A KR 19970006252A KR 100243005 B1 KR100243005 B1 KR 100243005B1
- Authority
- KR
- South Korea
- Prior art keywords
- type
- gate
- substrate
- photoresist
- drain
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 238000005530 etching Methods 0.000 claims abstract description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 66
- 238000005468 ion implantation Methods 0.000 claims description 35
- 150000002500 ions Chemical class 0.000 claims description 28
- 239000012535 impurity Substances 0.000 claims description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- -1 phosphorus ions Chemical class 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 3
- QNRATNLHPGXHMA-XZHTYLCXSA-N (r)-(6-ethoxyquinolin-4-yl)-[(2s,4s,5r)-5-ethyl-1-azabicyclo[2.2.2]octan-2-yl]methanol;hydrochloride Chemical compound Cl.C([C@H]([C@H](C1)CC)C2)CN1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OCC)C=C21 QNRATNLHPGXHMA-XZHTYLCXSA-N 0.000 claims 1
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 4
- 230000002542 deteriorative effect Effects 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 2
- 230000006866 deterioration Effects 0.000 abstract 1
- 230000002265 prevention Effects 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체소자 및 그 제조방법에 관한 것으로, 종래의 반도체소자 및 그 제조방법은 소자가 형성되는 영역과 그 소자의 분리를 위한 영역을 구분하여 제조함으로써, 소자의 집적도가 증가하면서 소자의 특성을 열화시키는 래치업, 펀치쓰루 등의 현상이 발생하였다. 이와 같은 문제점을 감안한 본 발명은 기판의 상부에 펀치쓰루의 개선을 위한 층을 형성하고, 그 층의 사이로 단결정층을 형성한 후, 상기 단결정층을 두 부분으로 나누고, 그 나누어진 두 층의 상부에 게이트와 저농도 소스 드레인을 형성하고, 상기 두 층의 측면을 V형으로 식각한 후, 그 V형의 사면에 고농도 소스 및 드레인을 형성하는 공정으로 V형의 홈 좌우측에 형성한 앤모스 트랜지스터 및 피모스 트랜지스터와, 그 앤모스 트랜지스터 및 피모스 트랜지스터의 하부기판에 형성한 매몰층으로 구성되어 깊게 형성한 V형홈에 의해 그 소자에 구비된 모스 트랜지스터간의 분리를 하고, 각 모스 트랜지스터의 하부에 도핑된 매몰층을 구비하여, 반도체소자의 크기를 최소화하는 효과와 아울러 래치업, 펀치쓰루 등 반도체소자의 특성을 열화시키는 현상을 방지하는 효과가 있다.
Description
본 발명은 반도체소자 및 그 제조방법에 관한 것으로, 특히 소자간의 격리를 위하여 소자의 사이에 V자형의 홈을 식각하고 그 V자형홈의 사면에 소스 및 드레인을 형성함으로써 고집적, 고신뢰성의 반도체소자의 구현에 적당하도록 한 반도체소자 및 그 제조방법에 관한 것이다.
일반적으로, 반도체소자중 씨모스 트랜지스터(CMOS)는 기판에 앤모스 트랜지스터와 피모스 트랜지스터를 구현하고, 그 사이에 절연막을 형성하여 그 앤모스 트랜지스터와 피모스 트랜지스터를 분리하거나, 기판에 V자형의 홈을 형성하고 그 V자홈의 좌우측 기판에 앤모스 트랜지스터 및 피모스 트랜지스터를 구현하여 제조하였으며, 이와 같은 종래 반도체소자 및 그 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1은 종래 반도체소자의 제조공정 수순단면도로서, 이에 도시된 바와 같이 P형 기판(1)의 상부에 N형 불순물 이온을 이온 주입하여 N웰(2)을 형성한 후, 그 N웰(2)과 기판의 접합 면의 상부에 V형의 홈을 식각하는 단계(도1a)와; 상기 형성된 V형의 홈에 필드산화막(3)을 증착하는 단계(도1b)와; 상기 형성된 N웰(2) 및 P형 기판(1) 각각의 상부 중앙에 게이트(4)를 형성하는 단계(도1c)와; 상기 게이트(4)가 그 상부중앙에 형성된 P형 기판(1)의 상부에 포토레지스트(P/R1)를 도포 및 노광하고, 상기 포토레지스트(P/R1)를 이온주입 마스크로 하여 게이트(4)의 좌우측에 노출된 N웰(2)에 저농도 P형 불순물 이온을 주입하여, 저농도 P형 소스 및 드레인(5)을 형성하는 단계(도1d)와; 상기 포토레지스트(P/R1)를 제거한 후, 상기 저농도 P형 소스 및 드레인(5)과 게이트(4)가 형성된 N웰(2)의 상부에 포토레지스트(P/R2)를 도포 및 노광하고, 상기 포토레지스트(P/R2)를 이온주입 마스크로 하여 게이트(4)의 좌우측에 노출된 P형 기판(1)에 저농도 N형 불순물 원자를 주입하여 저농도 N형 소스 및 드레인(6)을 형성하는 단계(도1e)와; 상기 포토레지스트(P/R2)를 제거하고, 상기 게이트(4)의 좌우측 측면에 측벽(7)을 형성하는 단계(도1f)와; 상기 측벽(7)이 그 좌우측 측면에 형성된 게이트(4) 및 저농도 N형 소스 및 드레인(6)의 상부전면에 포토레지스트(P/R3)를 도포 및 노광하고, 상기 포토레지스트(P/R3) 및 N웰(2)의 상부중앙에 형성된 게이트(4)의 좌우측 측벽(7)을 이온주입 마스크로 하여, 상기 저농도 P형 소스 및 드레인(5)에 고농도 P형 불순물이온을 주입하여 고농도 P형 소스 및 드레인(8)을 형성하는 단계(도1g)와; 상기 포토레지스트(P/R3)를 제거한 후, 상기 그 상부중앙에 게이트(4)와, 그 게이트(4)의 측면에 형성된 측벽(7)과 P형의 저농도 및 고농도 소스, 드레인(5),(8)의 상부전면에 포토레지스트(P/R4)를 도포 및 노광하고, 그 포토레지스트(P/R4) 및 P형 기판(1)의 상부중앙에 형성된 게이트(4)의 좌우측 측벽(7)을 이온주입 마스크로 하여, 상기 저농도 N형 소스 및 드레인(6)에 고농도 N형 불순물이온을 주입하여 고농도 N형 소스 및 드레인(9)을 형성하는 단계(도1h)와; 상기 포토레지스트(P/R4)를 제거하는 단계(도1i)로 P형 기판(1)과; 상기 P형 기판(1)에 형성된 N웰(2)과; 상기 N웰(2)에 형성된 게이트(4), 고농도 및 저농도 P형 소스, 드레인(5),(8)을 포함하는 LDD구조의 피모스 트랜지스터와; 상기 P형 기판(1)의 상부에 형성된 게이트(4), 고농도 및 저농도 P형 소스, 드레인(6),(9)을 포함하는 LDD구조의 앤모스 트랜지스터와; 상기 N웰(2) 및 P형 기판(1)의 사이에 형성된 V형 홈의 상부에 증착되어 상기 LDD구조의 피모스 및 앤모스 트랜지스터를 격리하는 필드산화막(3)으로 구성되는 반도체소자를 제조하게 된다.
이하, 상기와 같은 종래 반도체소자 및 그 제조방법을 좀더 상세히 설명한다.
먼저, 도1a에 도시된 바와 같이 P형의 기판(1)에 저농도 N형 불순물이온을 이온주입하여 N웰(2)을 형성한다. 또한, 그 N웰(2)과 P형 기판(1)의 접합면 상부에 소자의 분리를 위한 V형의 홈을 식각한다.
그 다음, 도1b에 도시된 바와 같이 P형 기판(1)과 N웰(2)의 접합면 상부에 형성된 V형의 홈에 필드산화막(3)을 증착한다. 이는 이후의 공정에서 상기 P형 기판(1)과 N웰(2)에 제조되는 반도체소자의 절연을 위한 것이다.
그 다음, 도1c에 도시된 바와 같이 상기 노출된 P형 기판(1)과 N웰(2)의 상부전면에 게이트 산화막과 다결정실리콘을 순차적으로 증착한 후, 그 다결정실리콘의 상부에 포토레지스트를 도포 및 게이트패턴을 형성하여, 상기 P형 기판(1)과 N웰(2), 각각의 상부중앙에 게이트(4)를 형성한다.
그 다음, 도1d에 도시된 바와 같이 상기 게이트(4)가 그 상부중앙에 형성된 P형 기판(1)의 상부전면에 포토레지스트(P/R1)를 도포 및 노광한 후, 그 포토레지스트(P/R1)를 이온주입 마스크로 사용하는 저농도 P형 이온주입공정으로 상기 그 상부중앙에 형성된 게이트(4)의 좌우측 N웰(2)의 하부에 저농도 P형 소스 및 드레인(5)을 형성한다.
그 다음, 도1e에 도시된 바와 같이 상기 포토레지스트(P/R1)를 제거한 후, P형 기판(1)의 상부중앙에 형성된 게이트(4)와, 그 게이트(4)의 좌우측 N웰(2)의 하부에 형성된 저농도 P형 소스 및 드레인(5)의 상부전면에 포토레지스트(P/R2)를 도포 및 노광한 후, 그 포토레지스트(P/R2)를 이온주입 마스크로 사용하는 저농도 N형 이온주입공정으로 상기 그 상부중앙에 형성된 게이트(4)의 좌우측 P형 기판(1)의 하부에 저농도 N형 소스 및 드레인(6)을 형성한다.
그 다음, 도1f에 도시된 바와 같이 상기 포토레지스트(P/R2)를 제거한 후, 상기 P형기판(1) 및 N웰(2)의 상부중앙에 형성된 게이트(4)의 좌우측 측면에 측벽(7)을 형성한다.
그 다음, 도1g에 도시된 바와 같이 상기 P형 기판(1)의 상부중앙에 형성된 게이트(4)와, 그 게이트(4)의 좌우측 측면에 형성된 측벽(7)과, 상기 게이트(4)의 좌우측 P형 기판(1)의 하부에 형성된 저농도 N형 소스 및 드레인(6)의 상부전면에 포토레지스트(P/R3)를 도포 및 노광한 후, 상기 포토레지스트(P/R3) 및 N웰(2)의 상부중앙에 형성된 게이트(4) 및 그 게이트(4)의 좌우측 측면에 형성된 측벽(7)을 이온주입 마스크로 하는 고농도 P형 이온주입공정으로, 상기 N웰(2)의 하부에 형성된 저농도 P형 소스 및 드레인(5)이 노출된 부분의 하부에 고농도 P형 소스 및 드레인(8)을 형성한다.
그 다음, 도1h에 도시된 바와 같이 상기 포토레지스트(P/R3)를 제거한 후, 상기 N웰(2)의 상부중앙에 형성된 게이트(4)와, 그 게이트(4)의 좌우측 측면에 형성된 측벽(7)과, 상기 좌측 측벽(7)의 좌측, 우측 측벽(7)의 우측 N웰(2)의 하부에 형성된 고농도 P형 소스 및 드레인(8)의 상부전면에 포토레지스트(P/R4)를 도포 및 노광한 후, 상기 포토레지스트(P/R4) 및 P형 기판(1)의 상부중앙에 형성된 게이트(4) 및 그 게이트(4)의 좌우측 측면에 형성된 측벽(7)을 이온주입 마스크로 하는 고농도 N형 이온주입공정으로, 상기 P형 기판(1)의 하부에 형성된 저농도 N형 소스 및 드레인(6)이 노출된 부분의 하부에 고농도 N형 소스 및 드레인(9)을 형성한다.
그 다음, 도1i에 도시된 바와 같이 상기 포토레지스트(P/R4)를 제거함으로써 반도체 소자의 제조공정을 완료하게 된다.
이와 같은 제조공정단계를 통해 제조되는 종래의 반도체소자는 P형 기판(1)과; 상기 P형 기판(1)에 형성된 N웰(2)과; 상기 N웰(2)에 형성된 게이트(4), 고농도 및 저농도 P형 소스, 드레인(5),(8)을 포함하는 LDD구조의 피모스 트랜지스터와; 상기 P형 기판(1)의 상부에 형성된 게이트(4), 고농도 및 저농도 P형 소스, 드레인(6),(9)을 포함하는 LDD구조의 앤모스 트랜지스터와; 상기 N웰(2) 및 P형 기판(1)의 사이에 형성된 V형 홈의 상부에 증착되어 상기 LDD구조의 피모스 및 앤모스 트랜지스터를 격리하는 필드산화막(3)으로 구성된다.
상기한 바와 같이 종래 반도체소자 제조방법으로 제조된 반도체소자는 격리영역과 소자형성영역이 별개로 형성되어 소자의 집적도가 감소하는 문제점과 아울러 고집적 소자에서는 펀치쓰루(PUNCH THROUGH)에 의한 누설전류가 커 소비전력이 증가하는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 소자의 격리영역과 소자형성영역을 따로 분리하지 않는 반도체소자 및 그 제조방법의 제공에 그 목적이 있다.
도1은 종래 반도체소자의 제조공정 수순단면도.
도2는 본 발명에 의한 반도체소자의 제조공정 수순단면도.
*도면의 주요 부분에 대한 부호의 설명*
21:기판 22:P형 매몰층
23:N형 매몰층 24:에피층
25:산화막 26:N웰
27:게이트 28:저농도 P형 소스 및 드레인
29:저농도 N형 소스 및 드레인 30:산화막
31:고농도 P형 소스 및 드레인 32:고농도 N형 소스 및 드레인
상기와 같은 목적은 기판의 상부에 펀치쓰루의 개선을 위한 층을 형성하고, 그 층의 사이로 단결정층을 형성한 후, 상기 단결정층을 두 부분으로 나누고, 그 나누어진 두 층의 상부에 게이트와 저농도 소스 드레인을 형성하고, 상기 두 층의 측면을 V형으로 식각한 후, 그 V형의 사면에 고농도 소스 및 드레인을 형성함으로써 달성되는 것으로 이와 같은 본 발명에 의한 반도체 소자 및 그 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2는 본 발명에 의한 반도체소자의 제조공정 수순단면도로서, 이에 도시한 바와 같이 P형 기판(21)의 상부에 포토레지스트(P/R1)를 도포 및 패턴을 형성한 후, P형 불순물이온을 이온주입하여 기판(21)의 하부에 두 P형 매몰층(22)을 형성하는 단계(도2a)와; 상기 두 P형 매몰층(22)이 형성된 기판(21)의 상부에 포토레지스트(P/R2)를 도포 및 패턴을 형성한 후, N형 불순물이온을 주입하여 상기 P형 매몰층(22)의 좌측 매몰층과 접속된 우측 매몰층 및 그 우측 매몰층과 이격된 좌측 매몰층을 포함하는 N형 매몰층(23)을 형성하는 단계(도2b)와; 상기 P형 및 N형 매몰층이 형성된 P형 기판(21)의 노출된 부분을 성장의 시드(SEED)로 하여 에피층(24)을 형성하는 단계(도2c)와; 상기 에피층(24)의 상부에 산화막(25)을 증착하는 단계(도1d)와; 상기 산화막(25)의 상부전면에 포토레지스트(P/R3)를 도포 및 패턴을 형성한 후, 저농도 N형 불순물 이온을 상기 N형 매몰층(23)의 상부 에피층(24)에 이온주입하여 N웰(26)을 형성하는 단계(도2e)와; 상기 산화막(25) 및 포토레지스트(P/R3)를 제거한 후, 상기 N웰(26) 및 에피층(24)의 상부에 게이트산화막 및 다결정실리콘을 순차적으로 증착하고, 그 다결정실리콘의 상부에 포토레지스트를 도포 및 게이트패턴의 형성으로, 상기 N웰(26) 및 에피층(24) 각각의 상부 중앙에 게이트(27)를 형성하는 단계(도2f)와; 상기 게이트(27)가 형성된 에피층(14)의 상부전면에 포토레지스트(P/R3)를 도포 및 노광하여 이온주입 마스크로 사용하는 저농도 P형 불순물이온을 이온주입하여 상기 그 상부중앙에 게이트(27)의 좌우측에 노출된 N웰(26)의 하부에 저농도 P형 소스 및 드레인(28)을 형성하는 단계(도2g)와; 상기 포토레지스트(P/R4)를 제거한 후, N웰(26)의 상부에 형성된 저농도 P형 소스 및 드레인(28)과 게이트(27)의 상부 전면에 포토레지스트(P/R5)를 도포 및 노광하여 이온주입마스크로 사용하는 저농도 N형 불순물이온의 주입으로 상기 그 중앙하부에 형성된 게이트(27)의 좌우측 노출된 에피층(24)의 하부에 저농도 N형 소스 및 드레인(29)을 형성하는 단계(도2h)와; 상기 포토레지스트(P/R5)를 제거한 후, 상기 형성된 저농도 N형 및 P형 소스, 드레인(28),(29)과 게이트(27)의 상부전면에 산화막(30)을 증착하는 단계(도2i)와; 상기 증착된 산화막(30)을 식각하여 두 게이트(27)의 상부 및 측면의 산화막(30)만을 남겨두는 단계(도1j)와; 상기 산화막(30)의 식각으로 노출된 저농도 N형 및 P형 소스 및 드레인(28),(29)의 표면을 식각의 시작으로 하여 상기 P형 및 N형 매몰층(22),(23)의 하부 기판(21)까지 식각하여 V형의 홈을 형성하는 단계(도2k)와; 상기 게이트(27)의 상부 및 측면에 잔존하는 산화막(30)을 식각하여 그 게이트(30)의 좌우측 측면에 측벽(30)을 형성한 후, 상기 V형홈의 좌측사면에 노출된 우측 N형 매몰층과 상기 게이트(27) 및 저농도 N형 소스, 드레인(29)이 형성된 에피층(24)과, 상기 V자홈의 우측사면에 노출된 P형 매몰층과, 노출된 기판(21)의 상부에 포토레지스트(P/R6)를 도포 및 노광하여 이온주입 마스크로 사용하는 고농도 P형 불순물이온의 이온주입으로 상기 측벽(30)의 좌우측 V형홈의 사면에 고농도 P형 소스 및 드레인(31)을 형성하는 단계(도2l)와; 상기 포토레지스트(P/R6)를 제거한 후, 상기 V형홈의 우측 사면에 노출된 P형 매몰층(22)의 좌측 매몰층과 노출된 기판(21)과, V형홈의 좌측 사면에 노출된 N형 매몰층(23)의 우측 매몰층과 상기 형성된 고농도 P형 소스 및 드레인(31)과, 상기 게이트(27) 및 그 측면의 측벽(30)의 상부전면에 포토레지스트(P/R7)를 도포 및 노광한 후, 그 포토레지스트(P/R7) 및 상기 게이트(27)의 좌우측 측면에 형성된 측벽(30)을 이온주입 마스크로 하는 고농도 N형 이온주입공정으로 상기 에피층(24)의 사면에 고농도 N형 소스 및 드레인(32)을 형성하는 단계(도2m)와; 상기 포토레지스트(P/R7)를 제거하는 단계(도2n)로 그 중앙에 V형홈이 형성된 기판(21)과; 상기 기판(21)의 V형홈의 좌측에 형성된 두 개의 N형 매몰층(23)과; 상기 기판(21)의 V형홈의 우측에 상부에 형성된 두 개의 P형 매몰층(22)과; 상기 N형 매몰층(23)의 상부에 성장시킨 그 사면이 기판(21)의 V형홈의 좌측사면과 일치하는 마름모형태의 N웰(26)과; 그 N웰(26)의 상부에 형성한 게이트(27)와; 상기 게이트(27)의 좌우측 측면에 형성한 측벽(30)과; 상기 측벽(30)의 하부 N웰(26)에 형성한 저농도 P형 소스 및 드레인(28)과; 상기 마름모형태의 N웰(26)의 사면에 형성한 고농도 P형 소스 및 드레인(31)과; 상기 P형 매몰층(22)의 상부에 성장되어 상기 기판(21)에 형성된 V형홈의 사면과 일치하는 사면을 갖는 마름모형태의 에피층(24)과; 상기 에피층(24)의 상부에 형성한 게이트(27)와; 상기 게이트(27)의 좌우측 측면에 형성한 측벽(30)과; 상기 측벽(30)의 하부 에피층(24)에 형성한 저농도 N형 소스 및 드레인(29)과; 상기 마름모형태의 에피층(24)의 사면에 형성한 고농도 N형 소스 및 드레인(32)으로 구성되는 반도체소자를 제조하게 된다.
이하, 상기와 같은 본 발명에 의한 반도체소자 및 그 제조방법을 좀더 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 저농도 P형 기판(21)의 상부에 포토레지스트(P/R1)를 도포하고 패턴을 형성한 후, 붕소이온을 주입하여 기판(21)에 두 개의 P형 매몰층(22)을 형성한다.
그 다음, 도2b에 도시한 바와 같이 상기 P형의 매몰층이 형성된 저농도 P형 기판(21)에 포토레지스트(P/R2)를 도포하고 패턴을 형성한 후, 인 이온을 주입하여 기판(21)에 두 개의 N형 매몰층(23)을 형성한다. 이때 상기 P형 매몰층(22)의 좌측 매몰층과 상기 N형 매몰층(23)의 우측 매몰층은 서로 접합 되도록 형성한다. 또한, 상기 N형 및 P형의 매몰층(23),(22)은 이후 제조되는 반도체소자의 펀치쓰루, 래치업 등의 반도체소자의 특성을 열화시키는 현상을 방지하기 위한 것이다.
그 다음, 도2c에 도시한 바와 같이 상기 N형 및 P형 매몰층(23),(22)이 형성된 저농도 P형 기판(21)을 씨드(SEED)로 하는 저농도 P형 에피층(24)을 상기 N형 및 P형 매몰층(23),(22)이 형성된 저농도 P형 기판(21)의 상부전면에 성장시킨다.
그 다음, 도2d에 도시한 바와 같이 상기 N형 및 P형 매몰층(23),(22)이 형성된 저농도 P형 기판(21)의 상부에 성장한 저농도 P형 에피층(24)의 상부전면에 산화막(25)을 증착한다.
그 다음, 도2e에 도시한 바와 같이 상기 P형 매몰층(22)이 형성된 영역의 상부에 증착된 산화막(25)에 포토레지스트(P/R3)를 도포 및 노광하여 그 포토레지스트(P/R3)를 이온주입 마스크로 사용하고, 상기 N형 매몰층(23)이 형성된 영역의 상부에 증착된 산화막(25)을 이온주입의 버퍼로 사용하는 인 이온의 이온주입 공정으로 상기 저농도 N형 매몰층(23)의 상부에 성장한 에피층(24)에 저농도의 N웰(26)을 형성한다. 이는 그 채널이 다른 반도체소자를 제조하기 위한 것임은 공지된 바와 같다.
그 다음, 도2f에 도시한 바와 같이 상기 산화막(25)을 식각하고, 상기 N웰(26) 및 P형 에피층(24)의 상부전면에 게이트산화막 및 다결정실리콘을 순차적으로 증착하고, 증착된 다결정실리콘의 상부에 포토레지스트(도면생략)를 도포 및 게이트패턴을 형성한 후, 식각을 통해 N웰(26) 및 P형 에피층(24)의 상부중앙에 게이트(27)를 형성한다.
그 다음, 도2g에 도시한 바와 같이 상기 게이트(27)가 그 상부중앙에 형성된 에피층(24)의 상부에 포토레지스트(P/R4)를 도포 및 노광한 후, 그 포토레지스트(P/R4)를 이온주입 마스크로 사용하는 저농도 붕소이온의 주입으로 상기 게이트(27)의 좌우측에 노출된 N웰(26)의 하부에 저농도 P형 소스 및 드레인(28)을 형성한다.
그 다음, 도2h에 도시한 바와 같이 상기 N웰(26)의 상부에 형성된 게이트(27) 및 저농도 P형 소스 및 드레인(28)의 상부전면에 포토레지스트(P/R5)를 도포 및 노광한 후, 그 포토레지스트(P/R5)를 이온주입 마스크로 사용하는 인 이온의 주입으로 상기 그 상부중앙에 형성된 게이트(27)의 좌우측 노출된 에피층(24)의 하부에 저농도 N형 소스 및 드레인(29)을 형성한다.
그 다음, 도2i에 도시한 바와 같이 상기 N웰(26)에 형성된 게이트(27) 및 저농도 P형 소스, 드레인(28)과 저농도 P형 에피층(24)에 형성된 게이트(27) 및 저농도 N형 소스, 드레인(29)의 상부전면에 산화막(30)을 증착한다.
그 다음, 도2j에 도시한 바와 같이 각 게이트(27)의 상부 및 좌우측 측면에 산화막(30)이 잔존하도록 상기 산화막(30)을 식각한다.
그 다음, 도2k에 도시한 바와 같이 상기 산화막(30)의 식각으로 노출된 저농도 P형 및 N형 소스, 드레인(28),(29)의 일부를 식각하기 시작하여, 상기 N형 매몰층(23) 및 P형 매몰층(22)의 하부 기판(21)까지 식각하여 V형홈을 형성한다. 이 V형홈은 상기 N형 및 P형 매몰층(23),(22)을 분리하고, 상기 N웰(26)과 P형 에피층(24)을 분리하여 궁극적으로 상기 N웰(26)과 P형 에피층(24)에 제조되는 반도체소자를 분리함으로써 소자의 특성을 향상시키기 위한 것이다.
그 다음, 도2l에 도시한 바와 같이 상기 두 게이트(27)의 상부에 잔존하는 산화막(30)을 완전히 식각하고, 그 좌우측 측면에 잔존하는 산화막(30)의 일부만을 식각하여 측벽(30)을 형성한 후, 상기 V형홈의 좌측사면에 노출된 우측 N형 매몰층과 상기 게이트(27) 및 저농도 N형 소스, 드레인(29)이 형성된 에피층(24)과, 상기 V자홈의 우측사면에 노출된 P형 매몰층과, 노출된 기판(21)의 상부에 포토레지스트(P/R6)를 도포 및 노광하여 이온주입 마스크로 사용하는 고농도 P형 불순물이온의 이온주입으로 상기 측벽(30)의 좌우측 V형홈의 사면에 고농도 P형 소스 및 드레인(31)을 형성한다.
그 다음, 도2m에 도시한 바와 같이 상기 포토레지스트(P/R6)를 제거한 후, 상기 V형홈의 우측 사면에 노출된 P형 매몰층(22)의 좌측 매몰층과 노출된 기판(21)과, V형홈의 좌측 사면에 노출된 N형 매몰층(23)의 우측 매몰층과 상기 형성된 고농도 P형 소스 및 드레인(31)과, 상기 게이트(27) 및 그 측면의 측벽(30)의 상부전면에 포토레지스트(P/R7)를 도포 및 노광한 후, 그 포토레지스트(P/R7) 및 상기 게이트(27)의 좌우측 측면에 형성된 측벽(30)을 이온주입 마스크로 하는 고농도 N형 이온주입공정으로 상기 에피층(24)의 사면에 고농도 N형 소스 및 드레인(32)을 형성한다.
그 다음, 도2n에 도시한 바와 같이 상기 포토레지스트(P/R7)를 제거함으로써, 본 발명에 의한 반도체소자의 제조공정을 완료하게 되며, 이와 같은 공정단계를 통해 제조되는 본 발명에 의한 반도체소자는 그 중앙에 V형홈이 형성된 기판(21)과; 상기 기판(21)의 V형홈의 좌측에 형성된 두 개의 N형 매몰층(23)과; 상기 기판(21)의 V형홈의 우측에 상부에 형성된 두 개의 P형 매몰층(22)과; 상기 N형 매몰층(23)의 상부에 성장시킨 그 사면이 기판(21)의 V형홈의 좌측사면과 일치하는 마름모형태의 N웰(26)과; 그 N웰(26)의 상부에 형성한 게이트(27)와; 상기 게이트(27)의 좌우측 측면에 형성한 측벽(30)과; 상기 측벽(30)의 하부 N웰(26)에 형성한 저농도 P형 소스 및 드레인(28)과; 상기 마름모형태의 N웰(26)의 사면에 형성한 고농도 P형 소스 및 드레인(31)과; 상기 P형 매몰층(22)의 상부에 성장되어 상기 기판(21)에 형성된 V형홈의 사면과 일치하는 사면을 갖는 마름모형태의 에피층(24)과; 상기 에피층(24)의 상부에 형성한 게이트(27)와; 상기 게이트(27)의 좌우측 측면에 형성한 측벽(30)과; 상기 측벽(30)의 하부 에피층(24)에 형성한 저농도 N형 소스 및 드레인(29)과; 상기 마름모형태의 에피층(24)의 사면에 형성한 고농도 N형 소스 및 드레인(32)으로 구성된다.
상기한 바와 같이 본 발명에 의한 반도체소자는 깊게 형성한 V형홈에 의해 그 소자에 구비된 모스 트랜지스터간의 분리를 하고, 각 모스 트랜지스터의 하부에 도핑된 매몰층을 구비하여, 반도체소자의 크기를 최소화하는 효과와 아울러 래치업, 펀치쓰루 등 반도체소자의 특성을 열화시키는 현상을 방지하는 효과가 있다.
Claims (9)
- 기판의 상부에 포토레지스트를 도포 및 패턴을 형성한 후, P형 불순물이온을 이온주입하여 기판의 하부에 두 P형 매몰층을 형성하는 단계와; 상기 두 P형 매몰층이 형성된 기판의 상부에 포토레지스트를 도포 및 패턴을 형성한 후, N형 불순물이온을 주입하여 기판의 하부에 두 N형 매몰층을 형성하는 단계와; 상기 P형 및 N형 매몰층이 형성된 P형 기판의 노출된 부분을 성장의 시드(SEED)로 하여 에피층을 성장시키는 단계와; 상기 에피층의 상부에 산화막을 증착하는 단계와; 상기 산화막의 상부전면에 포토레지스트를 도포 및 패턴을 형성한 후, 저농도 N형 불순물 이온을 상기 N형 매몰층의 상부 에피층에 이온주입하여 N웰을 형성하는 단계와; 상기 산화막 및 포토레지스트를 제거한 후, 상기 N웰 및 에피층의 상부에 게이트산화막 및 다결정실리콘을 순차적으로 증착하고, 그 다결정실리콘의 상부에 포토레지스트를 도포 및 게이트패턴의 형성으로, 상기 N웰 및 에피층 각각의 상부 중앙에 게이트를 형성하는 단계와; 상기 게이트가 형성된 에피층의 상부전면에 포토레지스트를 도포 및 노광하여 이온주입 마스크로 사용하는 저농도 P형 불순물이온을 이온주입하여 상기 그 상부중앙에 형성된 게이트의 좌우측에 노출된 N웰의 하부에 저농도 P형 소스 및 드레인을 형성하는 단계와; 상기 포토레지스트를 제거한 후, N웰의 상부에 형성된 저농도 P형 소스 및 드레인과 게이트의 상부 전면에 포토레지스트를 도포 및 노광하여 이온주입마스크로 사용하는 저농도 N형 불순물이온의 주입으로 상기 그 중앙하부에 형성된 게이트의 좌우측 노출된 에피층의 하부에 저농도 N형 소스 및 드레인을 형성하는 단계와; 상기 포토레지스트를 제거한 후, 상기 형성된 저농도 N형 및 P형 소스, 드레인과 게이트의 상부전면에 산화막을 증착하는 단계와; 상기 증착된 산화막을 식각하여 두 게이트의 상부 및 측면의 산화막만을 잔존시키는 단계와; 상기 산화막의 식각으로 노출된 저농도 N형 및 P형 소스 및 드레인의 표면을 식각의 시작으로 하여 상기 P형 및 N형 매몰층의 하부 기판까지 식각하여 V형의 홈을 형성하는 단계와; 상기 두 게이트의 상부 및 측면에 잔존하는 산화막을 식각하여 두 게이트의 좌우측 측면에 측벽을 형성한 후, 상기 V형홈의 좌측사면에 노출된 우측 N형 매몰층과 상기 게이트 및 저농도 N형 소스, 드레인이 형성된 에피층과, 상기 V자홈의 우측사면에 노출된 P형 매몰층과, 노출된 기판의 상부에 포토레지스트를 도포 및 노광하여 이온주입 마스크로 사용하는 고농도 P형 불순물이온의 이온주입으로 상기 측벽의 좌우측 V형홈의 사면에 고농도 P형 소스 및 드레인을 형성하는 단계와; 상기 포토레지스트를 제거한 후, 상기 V형홈의 우측 사면에 노출된 P형 매몰층의 좌측 매몰층과 노출된 기판과, V형홈의 좌측 사면에 노출된 N형 매몰층의 우측 매몰층과 상기 형성된 고농도 P형 소스 및 드레인과, 상기 게이트 및 그 측면에 형성된 측벽의 상부전면에 포토레지스트를 도포 및 노광한 후, 그 포토레지스트 및 상기 게이트의 좌우측 측면에 형성된 측벽을 이온주입 마스크로 하는 고농도 N형 이온주입공정으로 상기 에피층의 사면에 고농도 N형 소스 및 드레인을 형성하는 단계와; 상기 포토레지스트를 제거하는 단계로 구성하여 된 것을 특징으로 하는 반도체소자 제조방법.
- 제 1항에 있어서, 상기 기판은 저농도 피형 기판을 사용하는 것을 특징으로 하는 반도체소자 제조방법.
- 제 1항에 있어서, 상기 에피층(24)은 저농도 피형 에피층을 성장시키는 것을 특징으로 하는 반도체소자 제조방법.
- 제 1항에 있어서, 상기 N형 매몰층을 형성하는 단계는 P형 매몰층의 왼쪽 매몰층과 상기 N형 매몰층의 오른쪽 매몰층이 접합되도록 N형 불순물 이온을 주입하는 것을 특징으로 하는 반도체소자 제조방법.
- 제 1항에 있어서, 저농도 N형 불순물 이온 및 고농도 N형 불순물 이온은 인 이온을 사용하여 된 것을 특징으로 하는 반도체소자 제조방법.
- 제 1항에 있어서, 저농도 P형 불순물 이온 및 고농도 P형 불순물 이온은 붕소 이온을 사용하여 된 것을 특징으로 하는 반도체소자 제조방법.
- 그 중앙에 V형홈이 형성된 기판과; 상기 기판의 V형홈의 좌측에 형성된 두 N형 매몰층과; 상기 기판의 V형홈의 우측에 상부에 형성된 두 P형 매몰층과; 상기 N형 매몰층의 상부에 형성된 마름모형태의 N웰과; 그 N웰의 상부에 형성한 게이트와; 상기 게이트의 좌우측 측면에 형성한 측벽과; 상기 측벽의 하부 N웰에 형성한 저농도 P형 소스 및 드레인과; 상기 마름모형태의 N웰의 사면에 형성한 고농도 P형 소스 및 드레인과; 상기 P형 매몰층의 상부에 성장된 마름모형태의 에피층과; 상기 에피층의 상부에 형성한 게이트와; 상기 게이트의 좌우측 측면에 형성한 측벽과; 상기 측벽의 하부 에피층에 형성한 저농도 N형 소스 및 드레인과; 상기 마름모형태의 에피층의 사면에 형성한 고농도 N형 소스 및 드레인으로 구성하여 된 것을 특징으로 하는 반도체소자.
- 제 7항에 있어서, 상기 N웰은 그 사면이 기판에 형성한 V형홈의 좌측사면과 일치하는 마름모형태의 것으로 구성하여 된 것을 특징으로 하는 반도체소자.
- 제 7항에 있어서, 상기 에피층은 그 사면이 기판에 형성한 V형홈의 우측사면과 일치하는 마름모형태의 것으로 구성하여 된 것을 특징으로 하는 반도체소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970006252A KR100243005B1 (ko) | 1997-02-27 | 1997-02-27 | 반도체소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970006252A KR100243005B1 (ko) | 1997-02-27 | 1997-02-27 | 반도체소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980069272A KR19980069272A (ko) | 1998-10-26 |
| KR100243005B1 true KR100243005B1 (ko) | 2000-02-01 |
Family
ID=19498198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970006252A KR100243005B1 (ko) | 1997-02-27 | 1997-02-27 | 반도체소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100243005B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100811370B1 (ko) * | 2001-06-29 | 2008-04-01 | 주식회사 하이닉스반도체 | 붕소 임플란테이션을 이용한 패턴 변형 방지법 |
-
1997
- 1997-02-27 KR KR1019970006252A patent/KR100243005B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980069272A (ko) | 1998-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7118952B2 (en) | Method of making transistor with strained source/drain | |
| US4929565A (en) | High/low doping profile for twin well process | |
| US4902639A (en) | Process for making BiCMOS integrated circuit having a shallow trench bipolar transistor with vertical base contacts | |
| KR100227621B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR0131723B1 (ko) | 반도체소자 및 그 제조방법 | |
| US4889825A (en) | High/low doping profile for twin well process | |
| KR940008219B1 (ko) | Cmos 제조방법 | |
| KR100243005B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR100226794B1 (ko) | 모스펫 제조방법 | |
| US5994190A (en) | Semiconductor device with impurity layer as channel stopper immediately under silicon oxide film | |
| JPH1065019A (ja) | Ｃｍｏｓデバイスの製造方法 | |
| EP0700096A2 (en) | SOI-field effect transistor und method for making the same | |
| KR100840659B1 (ko) | 디이모스 소자의 제조 방법 | |
| KR100306504B1 (ko) | 저가의 미크론 이하의 깊이를 갖는 ｃｍｏｓ 제조방법 | |
| US6448121B1 (en) | High threshold PMOS transistor in a surface-channel process | |
| KR100234718B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100259586B1 (ko) | 반도체장치 제조방법 | |
| KR940005734B1 (ko) | Cmos 소자 제조 방법 | |
| KR0132505B1 (ko) | 반도체 소자 제조방법 | |
| KR950000151B1 (ko) | Itldd 구조의 반도체장치의 제조방법 | |
| KR940009364B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100198648B1 (ko) | 디램의 시모스 제조 방법 | |
| EP0260271A1 (en) | High/low doping profile for twin well process | |
| KR100209765B1 (ko) | 바이모스 제조방법 | |
| KR100305641B1 (ko) | 에스오아이기판에형성되는반도체소자및그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20131017 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20141020 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20151019 Year of fee payment: 17 |
|
| LAPS | Lapse due to unpaid annual fee |