KR100242800B1 - 출력 신호 검출 회로를 부가한 오디오 코덱 장치 - Google Patents

출력 신호 검출 회로를 부가한 오디오 코덱 장치 Download PDF

Info

Publication number
KR100242800B1
KR100242800B1 KR1019950051249A KR19950051249A KR100242800B1 KR 100242800 B1 KR100242800 B1 KR 100242800B1 KR 1019950051249 A KR1019950051249 A KR 1019950051249A KR 19950051249 A KR19950051249 A KR 19950051249A KR 100242800 B1 KR100242800 B1 KR 100242800B1
Authority
KR
South Korea
Prior art keywords
signal
digital
data
output signal
output
Prior art date
Application number
KR1019950051249A
Other languages
English (en)
Other versions
KR970057764A (ko
Inventor
박규원
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950051249A priority Critical patent/KR100242800B1/ko
Publication of KR970057764A publication Critical patent/KR970057764A/ko
Application granted granted Critical
Publication of KR100242800B1 publication Critical patent/KR100242800B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/60—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals
    • H04N5/607—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals for more than one sound signal, e.g. stereo, multilanguages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/001—Analogue/digital/analogue conversion

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Stereophonic System (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 스테레오 오디오 신호를 전송하는 시스템에 있어서 운용중인 오디오 코텍 장치의 출력 신호 상태(스테레오/모노)를 검출하여 검출된 신호를 제어부로 전송하는 검출 회로를 제공하려는 것으로, 종래의 검출회로가 없을때의 오디오 코덱 장치의 출력 신호 상태(스테레오/모노)를 시스템 관리자가 알 수 없어서 시스템을 관리하는데 어려웠던 점을, 스테레오 오디오 신호를 전송하는 시스템내에 검출 회로를 장착하여 오디오 코덱 장치의 출력 신호 상태(스테레오/모노)를 시스템 관리자가 알 수 있어 시스템을 용이하게 관리할 수 있도록 하려는 것이다.

Description

출력 신호 검출 회로를 부가한 오디오 코덱 장치
제1도는 본 발명에 의해 구현된 오디오 코덱 장치의 개략도,
제2도는 본 발명 검출부의 상세 회로도,
제3도는 본 발명의 동작을 나타내는 타이밍도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 오디오 코덱 보드 2 : 아날로그/디지탈 컨버터
3 : 디지탈 데이타 포맷부 4 : 디지탈/아날로그 컨버터
5 : 검출부 AND1-AND7 : 앤드 게이트
NOT1-NOT5 : 인버터 OR : 오아 게이트
XOR1-XOR4 : 익스클루시브 오아 게이트
regL : 왼쪽 레지스터 regR : 오른쪽 레지스터
DFF : D-플립플롭 SCR : 클럭 신호
DATE : 데이타 신호 FSYNC : 프레임 동기 클럭 신호
L,/R : 왼,오 신호(/:로우일때 동작하는 것을 나타낸다)
6 : 클럭 신호 인가부 7 : 데이타 신호 인가부
8 : 레지스터 출력 신호 비교부 9 : D-플립플롭부
본 발명은 CATV와 같이 스테레오 오디오 신호를 전송하는 시스템에 있어서, 운용중인 오디오 코덱 장치의 출력 신호 상태(스테레오/모노)를 검출하여, 그 결과(스테레오/모노)를 제어부로 전송해 시스템 관리를 편리하게 하기 위한 검출 회로에 관한 것이다.
일반적으로 종래의 검출 회로가 장착되어 있는 않은 스테레오 오디오 신호를 전송하는 시스템에서는, 운용중인 오디오 코덱 장치의 출력 신호상태(스테레오/모노)를 시스템 관리자가 알 수 없었으며, 이로 인하여 시스템 관리자가 시스템을 관리하는데 있어서 어려움이 많았다.
본 발명은 상기와 같은 문제를 해결하고자 하는 것으로, 스테레오 오디오 신호를 전송하는 시스템내에 운용중인 오디오 코덱 장치의 출력 신호 상태(스테레오/모노)를 검출하여, 그 결과(스테레오/모노)를 제어부로 전송하는 검출 회로를 장착하여 시스템 관리자가 시스템을 용이하게 관리할 수 있도록 함을 특징으로 한다.
즉, 스테레오 오디오 신호를 전송하는 시스템내의, 스테레오 오디오 신호를 입력받아 디지탈 신호로 바꾸어 출력하는 아날로그/디지탈 컨버터와, 아날로그/디지탈 컨버터에서 출력된 디지탈 신호를 디지탈 데이타로 포맷시켜서 출력하는 디지탈 데이타 포맷부와, 디지탈 데이타 포맷부에서 출력된 디지탈 신호를 아날로그 신호로 바꾸어 스피커로 출력하는 디지탈/아날로그 컨버터로 구성된 코덱 보드에, 디지탈 데이타 포맷부에서 출력되는 신호를 검출하여 검출된 신호를 제어부로 전송하는 검출 회로를 장착하여, 제어부에 전송된 신호에 의하여 시스템 관리자가 오디오 코덱 장치의 출력 신호 상태(스테레오/모노)를 알 수 있어 시스템 관리를 용이하게 할 수 있게 하였다.
이하 도면을 참조하여 상세히 설명하면 아래와 같다.
제1도는 본 발명의 검출 회로가 장착된 스테레오 오디오 신호를 전송하는 시스템의 개략도로, 스테레오 오디오 신호를 입력받아 디지탈 신호로 바꾸어 출력하는 아날로그/디지탈 컨버터(2)와, 아날로그/디지탈 컨버터(2)에서 출력된 디지탈 신호를 입력받아 디지탈 데이타로 포맷시켜서 출력하는 디지탈 데이타 포맷부(3)와, 디지탈 데이타 포맷부(3)에서 출력된 신호를 검출하여 검출된 신호를 제어부로 전송하는 검출 회로를 포함하는 검출부(5)및 디지탈 데이타 포맷부(3)에서 출력된 디지탈 신호를 아날로그 신호로 바꾸어 스피커로 출력하는 디지탈/아날로그 컨버터(4)로 구성된 스테레오 오디오 신호를 전송하는 시스템내의 코덱 보드(1)이다.
상기 구성의 동작을 상세히 설명하면 아래와 같다.
스테레오 오디오 신호를 입력받아 아날로그/디지탈 컨버터(2)에서 디지탈 신호로 바꾸어 출력하면, 아날로그/디지탈 컨버터(2)에서 출력된 디지탈 신호를 디지탈 데이타 포맷부(3)에서 입력받아 디지탈 데이타로 포맷시켜서 전송 장치와 검출부(5)및 디지탈/아날로그 컨버터(4)에 디지탈 신호로 출력하고, 디지탈/아날로그 컨버터(4)에서는 디지탈 데이타 포맷부(3)에서 출력한 디지탈 신호를 다시 아날로그 신호로 바꾸어 스피커로 출력하며, 검출부(5)에서는 디지탈 데이타 포맷부(3)에서 출력한 신호를 검출하여 오디오 코덱 장치의 출력 신호 상태를 판단하여, 그 결과를 제어부로 전송한다.
제2도는 상기 제1도에서 검출부(5) 부분의 검출 회로이며, 4개의 앤드 게이트(AND1-AND4)와 2개의 인버터(NOT1-NOT2)로 이루어지며 레지스터에(regL,regR) 클럭 신호(SCR)를 인가하는 클럭 신호 인가부(6)와; 2개의 앤드 게이트(AND5,AND6)와 1개의 인버터(NOT3)로 이루어지며 클럭 신호 인가부(6)에서 인가한 신호에 따라 데이타 신호(DATA)를 각각의 레지스터(regL,regR)에 인가하는 데이타 신호 인가부(7)와; 데이타 신호 인가부에서 인가한 신호에 의해 데이타 값을 출력하는 2개의 레지스터(regL,regR)와; 상기 각각의 레지스터(regL,regR)에 인가하는 데이타 신호 인가부(7)와; 데이타 신호 인가부에서 인가한 신호에 의해 데이타 값을 출력하는 2개의 레지스터(regL,regR)와; 상기 각각의 레지스터(regL,regR)에서 출력되는 값을 비교하는 4개의 익스클루시브 오아 게이트(XOR1-XOR4)로 이루어진 레지스터 출력 신호 비교부(8)와; 레지스터 출력 신호 비교부(8)의 결과를 조합하는 1개의 오아게이트(OR)와, 각각 인버팅(NOT4,NOT5)한 왼/오 신호(L,/R)와 프레임 동기 클럭 신호(FSYNC)를 조합하는 1개의 앤드 게이트(AND7)및, 상기 각각의 조합된 신호를 입력받아, 상기 입력받은 신호에 의하여 D-플립플롭에서 연산한 결과를 출력하는 1개의 D-플립플롭(DFF)으로 이루어진 D-플립플롭부(9)로 구성된다.
상기와 같이 구성된 회로의 동작 과정은 제3도의 타이밍도의 신호에 따라 이루어지며 상세히 설명하면 아래와 같다.
클럭 신호 인가부(6)에서는, 클럭 신호(SCR), 왼,오 신호(L,/R), 프레임 동기 클럭 신호(FSYNC)가 각각 인버터(NOT1,NOT2)와 앤드 게이트(AND1-AND4)에서 조합된 신호를 각각의 레지스터(regL,regR)의 클럭 단자에 입력한다.
데이타 신호 인가부(7)에서는, 하이값의 왼,오 신호(L,/R)의 하이값의 프레임 동기 클럭 신호(FSYNC)가 앤드 게이트(AND2)에서 조합되고, 상기 결과및 인버터(NOT2)팅 한 클럭 신호가 앤드 게이트(AND3)에서 조합되어, 왼쪽 레지스터(regL)의 클럭 단자에 인가되면, 왼쪽 레지스터(regL)에 데이타 신호(DATA)와 왼/오 신호(L/R)가 앤드 게이트(AND5)에서 조합된 신호가 입력된다.
그리고, 하이값의 왼,오 신호(L,/R)를 인버터(NOT1)팅 하여 만든 로우값의 왼,오 신호(L,/R)의 하이값의 프레임 동기 클럭 신호(FSYNC)가 앤드 게이트(AND1)에서 조합되고, 상기 결과및 인버터(NOT2)팅 한 클럭 신호(SCR)가 앤드 게이트(AND6)에서 조합되어, 오른쪽 레지스터(regR)의 클럭 단자에 인가되면, 오른쪽 레지스터(regR)에 데이타 신호(DATA)와 인버터(NOT3)팅 한 왼.오 신호(L,/R)가 앤드 게이트(AND6)가 앤드 게이트(AND6)에서 조합된 신호가 입력된다.
그리고, 하이값의 왼,오 신호(L,/R)를 인버터(NOT1)팅 하여 만든 로우값의 왼,오 신호(L,/R)이 하이값의 프레임 동기 클럭 신호(FSYNC)가 앤드 게이트(AND1)에서 조합되고, 상기 결과및 인버터(NOT2)팅 한 클럭 신호(SCR)가 앤드 게이트(AND6)에서 조합되어 오른쪽 레지스터(regR)의 클럭 단자에 인가되면, 오른쪽 레지스터(regR)에 데이타 신호(DATA)와 인버터(NOT3)팅 한 왼.오 신호(L,/R)가 앤드 게이트(AND6)에서 조합된 신호가 입력된다.
상기 각각의 레지스터(regL,regR)에서 입력된 신호에 의하여 데이타 값을 출력하면 레지스터 출력 신호 비교부(8)에서는, 출력된 데이타 값의 상위 4비트를 각각 비트별로 익스클루시브 오아 게이트(XOR1-XOR4)를 이용하여 비교한다.
D-플립플롭부(9)에서는, D-플립플롭(DFF)에 각각 인버터(NOT4,NOT5)팅 한 왼,오 신호(L,/R)및 프레임 동기 클럭 신호(FSYNC)가 앤드 게이트(AND7)에서 조합된 신호가 클럭 신호로 입력되고, 상기 레지스터 출력 신호부의 결과를 오아 게이트(OR)에서 조합한 신호가 입력되어, 상기 입력 받은 신호에 의하여 D-플립플롭(DFF)에서 연산한 결과를 출력한다.
상기에서 D-플립플롭(DFF)에서 출력되는 값이 하이값이면 스테레오 상태를, 로우값이면 모노 상태를 나타내며, D-플립플롭(DFF)에서 출력되는 값을 제어부로 전송하면 제어부에서 입력된 값을 통하여 시스템 관리자에게 오디오 코덱 장치의 출력 신호 상태(스테레오/모노)를 알려주어 시스템 관리자가 시스템을 용이하게 관리할 수 있도록 한다.
따라서, 본 발명은 CATV와 같이 스테레오 오디오 신호를 전송하는 시스템에 있어서 운용중인 오디오 코덱 장치의 출력 신호 상태(스테레오/모노)를 시스템 관리자가 알 수 있어서 시스템 관리를 쉽게 할 수 있다.

Claims (3)

  1. 오디오 시스템의아날로그/디지탈, 디지탈/아날로그 컨버터 및 아날로그/디지탈 컨버터에서 출력되는 디지탈 신호를 디지탈 데이타로 포맷시켜 출력하는 디지탈 데이타 포맷부로 구성되는 코덱 장치에 있어서, 오디오 코덱 보드(1)의 디지탈 데이타 포맷부(3)에서 출력되는 디지탈 신호를 검출하여, 오디오 코덱 장치의 출력 신호 상태(스테레오/모노)를 판단하고, 판단 결과를 제어부로 전송하는 검출부(5)를 포함해 구성하여, 오디오 코덱 장치의 출력 신호 상태(스테레오/모노)를 검출함을 특징으로 하는 출력 신호 검출 회로를 부가한 오디오 코덱 장치.
  2. 제1항에 있어서, 검출부(5)의 검출 회로는 각각의 레지스터(regL,regR)에 클럭 신호(SCR)를 인가하는 클럭 신호 인가부(6)와; 클럭 신호 인가부(6)에서 인가된 신호에 따라 데이타 신호(DATA)를 각각의 레지스터(regL,regR)에 인가하는 데이타 신호 인가부(7)와; 데이타 신호 인가부(7)에서 인가한 신호에 따라 데이타 값을 출력하는 2개의 레지스터(regL,regR)와; 상기 레지스터(regL,regR)에서 출력되는 데이타의 상위 4비트값을 비교하는 레지스터 출력 신호 비교부(8)와; D-플립플롭(DFF)에서는 각각 인버팅한 왼/오 신호(L/R)및 프레임 동기 클럭 신호(FSYNC)가 엔드 게이트(AND7)에서 조합된 신호를 클럭 신호로 입력받고, 레지스터 출력 신호 비교부(8)의 결과를 오아 게이트(OR)에서 조합한 신호를 입력 받아, 상기 입력받은 신호에 의하여 D-플립플롭(DFF)에서 연산한 결과를 출력하는 D-플립플롭부(9)로 구성됨을 특징으로 하는 출력 신호 검출 회로를 부가한 오디오 코덱 장치.
  3. 제2항에 있어서, D-플립플롭에서 출력되는 값이 하이값이면 스테레오 상태를 나타내고, 로우값이면 모노 상태를 나타내도록 설정함을 특징으로 하는 출력 신호 검출 회로를 부가한 오디오 코덱 장치.
KR1019950051249A 1995-12-18 1995-12-18 출력 신호 검출 회로를 부가한 오디오 코덱 장치 KR100242800B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950051249A KR100242800B1 (ko) 1995-12-18 1995-12-18 출력 신호 검출 회로를 부가한 오디오 코덱 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950051249A KR100242800B1 (ko) 1995-12-18 1995-12-18 출력 신호 검출 회로를 부가한 오디오 코덱 장치

Publications (2)

Publication Number Publication Date
KR970057764A KR970057764A (ko) 1997-07-31
KR100242800B1 true KR100242800B1 (ko) 2000-02-01

Family

ID=19440914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950051249A KR100242800B1 (ko) 1995-12-18 1995-12-18 출력 신호 검출 회로를 부가한 오디오 코덱 장치

Country Status (1)

Country Link
KR (1) KR100242800B1 (ko)

Also Published As

Publication number Publication date
KR970057764A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
KR960025583A (ko) 컴팩트 디스크 영상 노래 반주 재생장치
JP2982731B2 (ja) 同期信号検出方式
KR100242800B1 (ko) 출력 신호 검출 회로를 부가한 오디오 코덱 장치
US4731781A (en) Receiver of a digital communication apparatus
KR940023080A (ko) 뮤트회로 및 방법
US5901335A (en) Circuit for detecting a synchronous word signal from a MPEG bit stream in video-audio decoding system
JPH0685775A (ja) デジタル信号受信用の同期信号検出回路
US6219416B1 (en) Method and apparatus for processing FISU frames according to the Signalling System 7 protocol
KR100189535B1 (ko) 에이씨-3/피씨엠(ac-3/pcm) 데이타 선택 출력회로 및 방법
JP2705625B2 (ja) 光ファイバケーブル断検出方式
KR920004447B1 (ko) 디지탈 오디오 인터페이스의 수신데이타의 사용자 비트 검출회로
JPH07264176A (ja) フレーム番号付加方式と信号伝送装置
KR100480413B1 (ko) 텔레비전 내의 보조 디지털 데이터 추출기
JP2793726B2 (ja) 水平同期信号検出装置
JP2715953B2 (ja) 同期回路
KR100224709B1 (ko) 동기신호 검출회로
JP2698287B2 (ja) 調歩同期方式通信のための受信回路
JP2576526B2 (ja) 入出力信号監視回路
KR0161693B1 (ko) 전전자 교환기 녹음 안내 방송 장치의 음성 경보 발생 회로
JPH0595566A (ja) デイジタル信号伝送装置
JPH06284121A (ja) 同期ワード検出方式
JPH0744535B2 (ja) データ取込回路
JPH04298133A (ja) フレーム同期回路
JPH02125540A (ja) データ伝送装置
JPH10257351A (ja) 水平同期信号再生装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041018

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee