KR100239470B1 - 액정 표시장치 및 제조방법 - Google Patents

Abstract

본 발명은 액정 디스플레이장치에 관한 것으로 공정을 단순화, 간략화하고 소자의 신뢰성을 향상시키는데 적당한 액정 표시장치의 구조 및 제조방법을 제공하기 위한 것이다.

이를 위한 본 발명의 액정 표시장치 제조방법은 소오스 및 드레인전극을 형성함에 있어서, 데이터라인과 연결되는 소오스/드레인용 데이터라인을 형성하고 소오스/드레인전극용 데이타라인과 스토리지 캐패시터의 상부전극 그리고 소오스패드를 마스크로하여 불순물 반도체층, 반도체층을 패터닝하고 상기 소오스/드레인전극용 데이타라인을 패터닝하여 상기 게이트전극 상측의 반도체층상에서 서로 일정간격을 갖는 소오스전극 및 드레인전극을 형성한다. 상기 소오스 및 드레인전극을 마스크로하여 그 하부의 불순물 반도체층을 제거하여 반도체층과 소오스/드레인전극을 한번의 패턴마스크를 사용하여 형성하므로 공정을 간략화하고, 소자의 신뢰성을 향상시킨다.

Description

액정 표시장치 및 제조방법

본 발명은 액정 디스플레이장치에 관한 것으로 특히, 공정을 단순화, 간략화하고 소자의 신뢰성을 향상시키는데 적당하도록 한 액정 표시장치의 구조 및 제조방법에 관한 것이다.

일반적으로 액정 표시장치는 두장의 유리기판을 대향시켜 그 사이에 액정을 봉입한 것으로서, 하판(Bottom Plate)은 매트릭스상에 배치된 데이터라인과 게이트라인 및 각각의 교차점에 박막트랜지스터와 화소전극이 배치되고, 상판(Top Plate)은 공통전극과 R(적), G(녹), B(청)의 칼라필터층이 배치된다.

그리고 상판과 하판 사이에 액정을 주입하고 이를 편광판에 끼워 백색광을 입사시키면 투과형의 액정 표시장치가 된다.

여기서, 하판을 상세히 설명하면 다음과 같다. 즉, 유리 또는 석영등의 투명기판에 일정간격을 갖고 일방향으로 복수개의 게이트라인이 형성되고 상기 게이트라인과 수직한 방향으로 복수개의 데이타라인이 일정간격을 갖고 형성된다.

그리고 각 화소영역에는 화소전극이 형성되고 상기 게이트라인을 게이트전극으로 하고 데이타라인을 소오스전극으로 하여 게이트라인의 신호에 따라 데이타라인의 신호를 화소전극에 인가하는 박막트랜지스터가 각 화소영역마다 형성된다.

이하 첨부된 도면을 참조하여 종래 액정 표시장치 제조방법을 설명하면 다음과 같다.

도 1a 내지 1c는 종래 액정 표시장치 제조방법에 따른 공정도이다.

도 1a에 도시한 바와같이 절연기판상에 게이트전극 물질을 증착한 후 게이트전극(1a)을 갖는 게이트라인(1)을 패터닝한다.

이어 상기 게이트라인(1)을 포함한 전면에 게이트절연층(도면에 도시되지 않음)과 반도체층(2), 그리고 n⁺층(도면에 도시되지 않음)을 연속적으로 형성한 후 상기 게이트전극(1a)을 충분히 포함하도록 반도체층(2), n⁺층을 패터닝한다.

다음, 1b에 도시한 바와 같이 상기 n⁺층을 포함한 전면에 소오스전극 및 드레인전극 물질을 증착한 후 패터닝하여 데이타라인(3) 및 소오스/드레인전극(3a,3b)을 형성한다.

이때 상기 데이타라인(3)은 게이트라인(1)의 방향에 수직한 방향으로 형성하며 소오스전극(3a)과 드레인전극(3b)은 한번의 소오스/드레인 마스크를 이용한 패터닝 공정으로 형성한다. 이어 1c에 도시한 바와같이 소오스전극(3a) 및 드레인전극(3b)을 포함한 전면에 패시베이션층(도면에 도시되지 않음)을 형성한 후 상기 패시베이션층위에 화소전극 물질인 ITO층을 형성한 후 이웃하는 게이트라인(1)과 오버랩(Overlap)되고 상기 드레인전극(3b)과 콘택되도록 패터닝하여 화소전극(4)을 형성한다.

상기와 같은 종래 액정 표시장치 제조방법은 다음과 같은 문제점이 있었다.

즉, 반도체층과 소오스/드레인전극을 별도의 패턴공정에 의해 형성하므로 패터닝시 이물질 발생율이 높고 공정이 복잡하다.

본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서 반도체층과 소오스/드레인전극을 한번의 패턴마스크를 사용하여 형성하므로 공정을 간략화하고, 소자의 신뢰성을 향상시키는데 적당한 액정 표시장치의 구조 및 제조방법을 제공하는데 그 목적이 있다.

제1a도 내지 제1c도는 종래 액정 표시장치 제조방법에 따른 공정도.

제2도는 본 발명의 액정 표시장치의 구조단면도.

제3a도 내지 제3c도는 본 발명의 액정 표시장치 제조방법에 따른 공정도.

제4a도 내지 제4f도는 본 발명 제1실시예에 따른 액정표시장치의 제조방법을 설명하기 위한 공정단면도.

제5a도 내지 제5f도는 본 발명 제2실시예에 따른 액정표시장치의 제조방법을 설명하기 위한 공정단면도.

〈도면의 주요부분에 대한 부호의 설명〉

21 : 게이트라인 21a : 게이트전극

22 : 데이터라 22a : 소오스/드레인용 데이터라인

22b : 소오스전극 22c : 드레인전극

23 : 화소전극

상기의 목적을 달성하기 위한 본 발명의 액정 표시장치는 스토리지 캐패시터, 소오스 및 게이트패드를 갖는 액정 디스플레이장치에 있어서, 기판상의 소정영역에 형성된 게이트전극, 상기 게이트전극을 포함한 기판상에 형성된 게이트절연층과, 동시패턴에 의해 상기 게이트절연층상에 차례로 형성된 반도체층, 불순물 반도체층 및 소오스/드레인전극, 상기 드레인전극의 표면이 노출되도록 콘택홀을 갖고 상기 소오스/드레인전극을 포함한 전면에 형성된 보호막층과, 상기 콘택홀을 통해 드레인전극과 연결된 화소전극을 포함하여 구성되고 본 발명의 액정표시장치 제조방법은 스토리지 캐패시터, 소오스 및 게이트패드를 갖는 액정 디스플레이의 제조방법에 있어서, 기판상에 게이트전극, 스토리지 캐패시터의 하부전극 그리고 게이트패드를 형성하는 스텝과, 상기 게이트전극을 포함한 전면에 게이트절연층과 반도체층, 불순물 반도체층 그리고 소오스/드레인 금속층을 차례로 형성하는 스텝과, 상기 소오스/드레인전극 금속층을 패터닝하여 데이타라인을 형성하고, 상기 데이타라인과 연장되는 소오스/드레인전극용 대이타라인과, 스토리지 캐패시터의 상부전극 그리고 소오스패드를 형성하는 스텝과, 소오스/드레인전극용 데이타라인과 스토리지 캐패시터의 상부전극 그리고 소오스패드를 마스크로하여 불순물 반도체층, 반도체층을 패터닝하는 스텝과, 상기 소오스/드레인전극용 데이타라인을 패터닝하여 상기 게이트전극 상측의 반도체층상에서 서로 일정간격을 갖는 소오스전극 및 드레인전극을 형성하는 스텝과, 상기 소오스 및 드레인전극을 마스크로하여 그 하부의 불순물 반도체층을 제거하는 스텝과, 상기 소오스전극 및 드레인전극을 포함한 전면에 패시베이션층을 형성하는 스텝과, 상기 드레인전극과 콘택홀을 통해 전기적으로 연결되도록 상기 패시베이션층을 선택적으로 제거한 후 화소전극을 형성하는 스텝을 포함하여 이루어진다.

이하, 첨부된 도면을 참조하여 본 발명의 액정 표시장치의 구조 및 제조방법을 설명하면 다음과 같다.

도 2는 본 발명의 액정 표시장치의 구조단면도이다.

도 2에 도시한 바와 같이 기판(31)상의 소정영역에 형성된 게이트전극(32), 상기 게이트전극(32)을 포함한 기판(31)상에 형성된 게이트절연층(33)과, 상기 게이트전극(32)과 수직한 방향으로 형성되고 동시패턴에 의해 상기 게이트절연층(33)상에 차례로 형성된 반도체층(34), n⁺층(34a), 소오스/드레인전극(35a,35a")과, 상기 드레인전극(35a")과 콘택홀을 통해 연결된 화소전극(37)을 포함하여 구성된다.

상기와 같이 구성된 본 발명의 액정 표시장치 제조방법을 설명하면 다음과 같다.

도 3a 내지 3c는 본 발명의 액정 표시장치 제조방법에 따른 레이아웃상의 공정도이고 도 4a 내지 4f는 본 발명 제1실시예에 따른 액정표시장치 제조방법을 설명하기 위한 공정단면도이다.

먼저, 본 발명의 액정 표시장치 제조방법은 도 3a에 도시한 바와 같이 절연기판상에 게이트전극 물질을 증착한 후 패터닝하여 기판상의 소정영역에 게이트전극(21a)을 포함하는 게이트라인(21)을 일방향으로 형성한다.

이어 도 3b에 도시한 바와 같이 상기 게이트라인(21)을 포함한 전면에 게이트절연층, 반도체층, n⁺층, 그리고 소오스/드레인 금속을 연속하여 증착한 후 상기 소오스/드레인 금속을 패터닝하여 데이터라인(22) 및 상기 데이터라인(22)에 연결되는 소오스/드레인전극용 데이타라인(22a)을 형성한다.

그리고 상기 소오스/드레인전극용 데이타라인(22a)을 마스크로하여 n⁺층, 반도체층을 패터닝한다.

이때 상기 소오스/드레인전극용 데이타라인(22a)을 마스크로 하여 n⁺층, 반도체층을 패터닝할 때 상기 반도체층 하층에 형성된 게이트절연층까지 동시에 패터닝하는 공정을 적용할 수 있다.

여기서 상기 데이터라인(22)은 게이트라인(21)과 수직한 방향으로 패터닝하며 상기 소오스/드레인전극용 데이타라인(22a)은 서로 분리되지 않도록 패터닝한다.

이어 도 3c에 도시한 바와 같이 서로 분리되지 않은 소오스/드레인전극용 데이타라인(22a)을 패터닝한다.

즉, 상기 게이트전극상에 형성된 소오스/드레인전극용 데이타라인(22a)을 서로 분리하여 게이트전극(21)상에서 서로 일정간격을 갖도록 소오스전극(22b)과 드레인전극(22c)을 형성한다.

이 후, 상기 소오스전극(22b)과 드레인전극(22c)을 마스크로하여 상기 반도체층의 표면이 소정부분 노출되도록 상기 n⁺층을 건식식각한다.

이어 소오스전극(22b) 및 드레인전극(22c)을 포함한 전면에 패시베이션층(도면에 도시되지 않음)을 형성한 후 상기 드레인전극(22c)의 표면이 노출되도록 상기 패시베이션층을 선택적으로 제거하여 콘택홀을 형서하고 상기 패시베이션층을 포함한 전면에 ITO층을 증착한 다음 상기 드레인전극(22c)과 오버랩 되도록 패터닝하여 화소전극(23)을 형성한다.

이때 상기 화소전극(23)은 상기 드레인전극(22c)와 콘택홀을 통해 전기적으로 연결된다.

한편 도 4a 내지 4f는 본 발명 제1실시예에 따른 액정표시장치의 제조방법을 설명하기 위한 공정단면도로서 먼저, 도 4a에 도시한 바와 같이 기판(31)상의 소정영역에 게이트전극물질을 증착한 후 포토리소그래피 공정을 통해 패터닝하여 게이트전극(32), 스토리지 캐패시터의 하부전극(32a) 그리고 게이트패드(32b)를 형성한다.

이어 도 4b에 도시한 바와 같이 상기 기판(31)을 포함한 전면에 게이트절연층(33)을 형성하고 상기 게이트절연층(33)상에 반도체층(34), n⁺층(34a) 그리고 소오스/드레인 금속층(35)을 차례로 형성한다.

여기서 상기 소오스/드레인 금속층(35)은 스토리지 캐패시터의 상부전극으로도 사용한다.

이어 도 4c에 도시한 바와같이 상기 소오스/드레인 금속층(35)위에 패턴마스크를 형성한 후 상기 소오스/드레인 금속층(35)을 선택적으로 제거하여 박막트랜지스터의 소오스/드레인전극용 데이터라인(35a)과 캐패시터의 상부전극(35b)을 형성한다.

이때 상기 게이트패드(32b)상측에 형성된 반도체층(34), n⁺층(34a) 그리고 소오스/드레인 금속층(35)은 모두 제거하고 소오스패드(35c)를 패터닝한다. 상기 소오스패드(35c) 하부에는 n⁺층(34a), 반도체층(34) 그리고 게이트절연층(33)이 그대로 존재한다.

이어 도 4d에 도시한 바와 같이 상기 소오스/드레인전극용 데이타라인(35a)을 선택적으로 제거하여 상기 n⁺층(34a)위에서 일정간격을 두고 소오스전극(35a')과 드레인전극(35a")을 형성한다.

그리고 도 4e에 도시한 바와 같이 상기 소오스전극(35a') 및 드레인전극(35a")을 마스크로 이용하여 그 하부의 n⁺층(34a)을 건식식각한다.

이어서, 상기 소오스전극(35a') 및 드레인전극(35a")을 포함한 전면에 패시베이션층(36)을 형성한 후 상기 드레인전극(35a")의 표면이 노출되도록 콘택홀을 형성한다.

이때 상기 콘택홀 형성시 상기 캐패시터의 상부전극(35b)과 소오스패드(35c)도 동시에 노출시킨다.

그리고 상기 게이트패드(32b)상측의 게이트절연층(33)과 패시베이션층(36)을 동시에 패터닝하여 게이트패드(32b)를 노출시킨다.

이어 도 4f에 도시한 바와같이 상기 패시베이션층(36)을 포함한 전면에 ITO을 증착한 후 패터닝하여 화소전극(37)을 형성한다.

여기서 상기 화소전극(37)은 콘택홀을 통해 상기 드레인전극(35a")과 전기적으로 연결된다.

한편 도 5a 내지 도 5f는 본 발명의 제2실시예에 따른 제조공정단면도이다.

도면에 도시된 바와같이 본 발명의 제2실시예는 소오스/드레인전극용 데이타라인을 패터닝하여 소오스전극(35a')과 드레인전극(35a")을 형성하는 공정에서 제1실시예와는 달리 도 5c에 도시한 바와같이 소오스전극(35a') 및 드레인전극(35a")을 마스크로 이용하여 n⁺층(34a), 반도체층(34) 그리고 상기 반도체층(34) 하부의 게이트절연층(33)도 함께 제거하는 방법이다.

이때 게이트패드(32b)상측의 게이트절연층(33)도 함께 제거하므로 화소전극을 형성하고 나면 상기 게이트패드(32b)상측에는 화소전극만이 존재한다.

이외의 공정은 본 발명의 제1실시예와 동일하다.

이상 상술한 바와 같이 본 발명의 액정 표시장치 제조방법은 n⁺층, 반도체층, 소오스 및 드레인전극의 패터닝을 동시에 실시하여 공정을 단순화하고 패터닝에 따른 이물질의 발생을 최소화하여 소자의 신뢰성을 향상시키는 효과가 있다.

Claims (10)

1. 스토리지 캐패시터, 소오스 및 게이트패드를 갖는 액정 디스플레이장치에 있어서, 기판상의 소정영역에 형성된 게이트전극, 상기 게이트전극을 포함한 기판상에 형성된 게이트절연층과, 동시패턴에 의해 상기 게이트절연층상에 차례로 형성된 반도체층, 불순물 반도체층 및 소오스/드레인전극, 상기 드레인전극의 표면이 노출되도록 콘택홀을 갖고 상기 소오스/드레인전극을 포함한 전면에 형성된 보호막층과, 상기 콘택홀을 통해 드레인전극과 연결된 화소전극을 포함하여 구성됨을 특징으로 하는 액정 표시장치.
2. 제1항에 있어서, 상기 스토리지 캐패시터는 그 하부전극상에 형성된 게이트절연층, 상기 게이트절연층상에 형성된 반도체층과, 상기 반도체층상에 형성된 불순물 반도체층 그리고 상기 불순물 반도체층상에 형성된 상부전극으로 구성됨을 특징으로 하는 액정표시장치.
3. 제1항에 있어서, 상기 소오스패드는 그 하부에 불순물 반도체층, 반도체층 그리고 게이트절연층이 적층되고 그 상부에는 화소전극이 존재함을 특징으로 하는 액정표시장치.
4. 제1항에 있어서, 상기 게이트패드는 그 상부에 화소전극이 존재함을 특징으로 하는 액정표시장치.
5. 스토리지 캐패시터, 소오스 및 게이트패드를 갖는 액정 디스플레이의 제조방법에 있어서, 기판상에 게이트전극, 스토리지 캐패시터의 하부전극 그리고 게이트패드를 형성하는 스텝; 상기 게이트전극을 포함한 전면에 게이트절연층과 반도체층, 불순물 반도체층 그리고 소오스/드레인 금속층을 차례로 형성하는 스텝; 상기 소오스/드레인전극 금속층을 패터닝하여 데이타라인을 형송하고, 상기 데이타라인과 연장되는 소오스/드레인전극용 데이타라인과, 스토리지 캐패시터의 상부전극 그리고 소오스패드를 형성하는 스텝; 소오스/드레인전극용 데이타라인과 스토리지 캐패시터의 상부전극 그리고 소오스패드를 마스크로하여 불순물 반도체층, 반도체층을 패터닝하는 스텝; 상기 소오스/드레인전극용 데이타라인을 패터닝하여 상기 게이트전극 상측의 반도체층상에서 서로 일정간격을 갖는 소오스전극 및 드레인전극을 형성하는 스텝; 상기 소오스 및 드레인전극을 마스크로하여 그 하부의 불순물 반도체층을 제거하는 스텝; 상기 소오스전극 및 드레인전극을 포함한 전면에 패시베이션층을 형성하는 스텝; 상기 드레인전극과 콘택홀을 통해 전기적으로 연결되도록 상기 패시베이션층을 선택적으로 제거한 후 화소전극을 형성하는 스텝을 포함하여 이루어지는 액정표시장치 제조방법.
6. 제5항에 있어서, 상기 게이트절연층은 소오스/드레인전극용 데이터라인과 스토리지 캐패시터의 상부전극 그리고 소오스패드를 마스크로하여 불순물 반도체층, 반도체층과 동시에 패터닝하는 공정을 적용함을 특징으로 하는 액정표시장치 제조방법.
7. 제5항에 있어서, 상기 게이트패드 오픈시 게이트절연층과 보호막은 동시에 패터닝함을 특징으로 하는 액정표시장치 제조방법.
8. 제5항에 있어서, 상기 스토리지 캐패시터는 그 하부전극상에 게이트절연층, 반도체층, 불순물 반도체층 그리고 상부전극으로 이루어짐을 특징으로 하는 액정표시장치 제조방법.
9. 제5항에 있어서, 상기 소오스패드는 그 상부에 화소전극이 형성되고 그 하부에는 불순물 반도체층, 반도체층 그리고 게이트절연층이 차례로 형성됨을 특징으로 하는 액정표시장치 제조방법.
10. 제5항에 있어서, 상기 게이트패드는 그 상부에 화소전극이 형성됨을 특징으로 하는 액정표시장치 제조방법.