KR100238624B1 - 구동제어부를 구비한 플라즈마 처리장치 - Google Patents

구동제어부를 구비한 플라즈마 처리장치 Download PDF

Info

Publication number
KR100238624B1
KR100238624B1 KR1019910021331A KR910021331A KR100238624B1 KR 100238624 B1 KR100238624 B1 KR 100238624B1 KR 1019910021331 A KR1019910021331 A KR 1019910021331A KR 910021331 A KR910021331 A KR 910021331A KR 100238624 B1 KR100238624 B1 KR 100238624B1
Authority
KR
South Korea
Prior art keywords
signal
plasma processing
converting
processing apparatus
processing unit
Prior art date
Application number
KR1019910021331A
Other languages
English (en)
Other versions
KR920010486A (ko
Inventor
다카시 요코타
이사히로 하세가와
Original Assignee
히가시 데쓰로
동경엘렉트론주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히가시 데쓰로, 동경엘렉트론주식회사 filed Critical 히가시 데쓰로
Publication of KR920010486A publication Critical patent/KR920010486A/ko
Application granted granted Critical
Publication of KR100238624B1 publication Critical patent/KR100238624B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

플라즈마 처리장치는, 플라즈마처리부와 처리부의 구동계의 동작을 제어하기 위한 제어부를 구비하고 있다.
제어부는 플라즈마처리부로부터 이격된 위치에 설치되어 플라즈마처리부의 구동계에 디지탈 제어신호를 출력하기 위한 CPU와, CPU측에 설치된 CPU로 부터의 병렬 신호를 시리얼 신호로 변환하기 위한 제 1 변환기와 처리부측에 설치되고 제 1 변환기로부터의 시리얼 신호를 병렬 신호로 변환하여 처리부측에 출력하기 위한 제 2 의 변환기와 제 1 변환기와 제 2 의 변환기와의 사이의 시리얼 신호를 전송하기 위한 케이블과, 제 1 변환기 및 제 2 의 변환기의 송수신호의 타이밍을 제어하기 위한 타이밍 제어회로를 가진다.

Description

구동제어부를 구비한 플라즈마 처리장치
제1도는, 본 발명에 관한 제어부를 가지는 플라즈마 처리장치의 한 상태를 나타내는 회로도,
제2도는, 제1도에 나타낸 시리얼 신호전송과는 다른 상태의 시리얼 신호전송을 나타내는 도면,
제3도는, 제1,2도의 시리얼 신호전송을 할 때의 신호를 나타내는 도면,
제4도는, 또 다른 상태의 시리얼 전송을 나타내는 도면,
제5도는, 본 발명의 플라즈마 처리장치에 있어서 처리부의 한 예를 나타내는 도면이다.
〈도면의 주요부분에 대한 부호의 설명〉
10 : CPU 12 : 데이타버스
14 : 1/0 포-트 15 : 세라믹부재
20 : 제 1 변환회로 21 : 랫치회로
22,32,42,52 : 쉬프트레지스터 23,43,63,66 : 출력회로
24 : 차동출력회로 25 : 발광소자
30 : 제 2 의 변환회로 31 : 입력회로
32 : 영구자석 33 : 드라이바
34 : 차동 입력회로 35 : 수광소자
40 : 제 3 변환기 41,53 : 버퍼
50 : 제 4 변환기 51 : 입력회로
60 : 타이밍제어회로 61,62,64 : 신호선
71,72,73 : 케이블 74 : 광화이버
100 : 제어부 200 : 플라즈마처리부
202a : 상부챔버 202 : 서셉터
203 : 정전짹 205 : 가스도입구
206 : 배기구 207 : 마그네트
210 : 구동계 211 : 밸브
212 : 드라이펌프 213 : 모터
214 : 드라이버 215 : RF전원
216 : RF 콘트럴 217 : 직류전원
218 : 히터 240 : 센서계
241 : 온도계 242 : 마노메-터
본 발명은, 구동제어부를 구비한 플라즈마 에칭장치등의 플라즈마 처리장치에 관한 것이다.
예를들면 플라즈마에칭장치에서는, 제어부에 있어서, 플라즈마 처리부에 설치된 각종 센서로부터의 신호에 의하여 각종구동부에 ON/OFF 다지탈 신호인 구동제어신호를 전송하고 장치의 구동부를 제어하고 있다.
이 제어부에는, 플라즈마 처리부로부터 떨어진 위치에 주 CPU (중앙제어장치)를 두고, 이 CPU와 각종 센서 및 각 구동부와의 사이에 여러가지 신호의 송수가 이루워진다.
즉, 각종 센서로부터 주 CPU에 신호를 보내오고 이 신호에 의하여 주 CPU로부터 각 구동부에 제어신호가 보내진다.
그리하여, 일반적으로 주 CPU로부터는 1/0 포-트를 거쳐서 디지탈 신호가 각 구동부, 즉 피제어계로 병렬 출력된다.
그런데, 플라즈마 에칭장치와 같은 플라즈마처리의 경우에는, 디지탈제어를 해야만 할 부분이 출력부에 약 200 점, 입력부에 100 점 이상으로 매우 많다.
이 때문에, 종래의 병렬 송신의 경우에는, 케이블수가 매우 많아지는 결점이 있다.
한편, 플라즈마 처리장치에서는, 통상 주 CPU와 플라즈마 처리부가 격리되어 있기 때문에, 주 CPU와 처리부와의 그라운드 레벨의 차등으로 인하여 발생하는 노이즈를 받기 쉽다.
또, 플라즈마 처리부에 있어서 고주파전원으로부터의 노이즈의 영향도 받는다.
디지탈 신호의 경우에는 신호레벨이 그랜드레벨로부터 어느 일정레벨의 드레쉬홀드를 초과 여부에 따라 [1] 또는 [0]으로 판정되기 때문에 노이즈를 받으면 오동작의 원인이 된다.
따라서, 케이블의 밀봉을 충분히 하는 등의 노이즈에「대한 대책을 세울 필요가 있다.
그러나, 플라즈마 처리장치는, 상술한 바와같이 케이블수가 매우 많이 있으므로 모든 케이블의 밀봉을 충분히 하여 노이즈 대책을 세우는 것은 실질적으로 불가능하다.
본 발명의 목적은, 제어부와 처리부를 연결시키는 케이블의 갯수를 적게 할 수 있으며, 노이즈에 강한 구동제어부를 구비한 플라즈마처리장치를 제공함에 있다.
본 발명은, 구동계를 갖고 플라즈마처리를 하는 플라즈마처리부와 상기 플라즈마처리부의 구동계의 동작을 제어하기 위한 제어부를 구비하고, 상기 제어부는 상기 플라즈마 처리부로부터 떨어져 설치하여 상기 플라즈마처리부의 구동계에 디지탈 제어신호를 출력하기 위한 제어수단과, 상기 제어수단측에 설치하여 상기 제어수단으로부터 병렬 신호를 시리얼 신호로 변환하기 위한 제 1 변환수단과, 상기 처리부측에 설치하여 상기 제 1 변환수단으로부터의 시리얼 신호를 병렬 신호로 변환하여 상기 처리부측에 출력하기 위한 제 1 의 변환수단과, 제 1 변환수단과 제 2 의 변환수단과의 사이의 시리얼 신호를 전송하기 위한 전송수단과, 제 1 변환수단 및 제 2 의 변환수단의 송신신호의 타이밍을 제어하기 위한 타이밍 제어회로를 가지는 구동제어부를 구비한 플라즈마처리장치를 제공한다.
이 발명에 있어서는, 제어수단측의 제 1 변환수단과 구동부측의 제 2 의 변환수단을 설치하고, 이들간의 신호는 시리얼 전송되는데 전송을 위한 케이블의 갯수가 적게 끝낸다.
따라서, 전송케이블의 밀봉을 충분히 하는것등의 대책을 세워서 노이즈의 영향을 경감시킬 수 있다.
또, 타이밍제어회로를 설치함에 따라서 병렬/시리얼 변환의 제어를 CPU등의 제어수단을 사용치않고 할 수 있으며 제어수단의 부하를 경감 할 수 있다.
즉, 병렬/시리얼 변환을 상술한 제어수단으로 하는 경우에는, 변환후의 시리얼 데이타중에 변환타이밍으로 되는 코맨드데이타가 삽입됨으로, 데이타 내용이 증대해지고, 제어수단의 부하가 큰 것으로 되지만 본 발명과 같이 타이밍제어회로를 설치함에 따라 제어수단에 의지하지 않고 병렬-시리얼 변활할 수가 있다.
[실시예]
다음은, 첨부도면을 참조하여 본 발명의 적절한 양상에 대하여 설명한다.
제 1 도는, 본 발명에 있어서 제어부를 가지는 플라즈마처리장치의 한상태를 나타내는 회로도이다.
이 플라즈마처리장치는, 플라즈마처리부 (200)와, 이 플라즈마처리부(200)의 동작을 제어하는 제어부 (100)를 구비하고 있다.
제어부 (100)은, 처리부 (200)와 이격된 위치, 예를들면 수 10m 떨어진 위치에 설치된 CPU(10)과 이 CPU(10)에 데이타 버스(12)를 통하여 접속된 1/0 포-드(14)와, CPU10측에 설치한 1/0포-트 (14)에 접속된 제 1 변환회로(20)와, 처리부(200)측에 설치하고, 제 1 의 변환회로(20)와 케이블(71)로 접속된 제 2 의 변환회로 (30)와, 제 1 변환회로(20) 및 제 2 의 변환회로 (30)에 타이밍 제어신호를 출력하는 타이밍 제어회로를 갖고 있다.
제 2 의 변환회로 (30)는, 플라즈마 처리부 (200)에 있어서, 플라즈마 처리, 예를들면 플라즈마에칭을 함에 있어서 필요한 각종의 구동을 시키기위한 구동계 (210)의 각 구동부에 접속되어 있다.
구동계 (210)의 구동부는 예를들면 모터, 펌프, 밸브등 여러가지 것들이 있다.
그리하여, CPU(10) 부터의 디지탈 제어신호가 데이타버스 (12),1/0포-트 (14), 제 1 변환기 (20), 케이블 (71), 제 2 의 변환기 (30)를 통하여 구동계 (210)의 각 구동부에 출력된다.
제 1 변환기 (20)에 있어서는 면저 랫치회로 (21)에서 병렬 신호가 랫치된다.
탯치된 신호는 쉬프트레지스터(22)에 의해 시리얼 신호로 변환되어 출력회로 (25)에 이른다.
출력회로 (25)에는 케이블 (71)이 접속되어 있고, 이 케이블 (71)은 시리얼 신호를 전송하게 되는 것이다.
제 2 의 변환기 (30)에 있어서는, 먼저 케이블 (71)에 전송되어온 시리얼 신호가 입력회로 (31)에 입력되어 쉬프트레지스터 (32)에 이른다.
쉬프트레지스터 (32)에서는 입력된 시리얼신호가 병렬 신호로 변환되어서 예를들면 랫치회로에서 이루워지는 드라이바 (33)에 출력된다.
그리하여, 이 드라이바 (33)에서의 병렬 제어신호가 처리부 (200)의 구동계 (210)의 모터, 펌프, 밸부등의 각 구동부의 각처에 출력되어 이것들의 구동이 제어된다.
타이밍 제어회로 (60)는, 제 1 변환기 (20) 및 제 2 의 변환기 (30)에 타이밍신호를 출력하고, 제 1 변환기 (20)의 송신신호 및 제 2 의 변환기의 수신신호의 타이밍을 제어한다.
이 타이밍 제어회로 (60)는, 에를 들면 송수신의 동기를 취하기위한 송수 타이밍신호를 각 변환기의 쉬프트레지스터 (22) 및 (32)에, 각각 신호선 (61), 및 신호선 (62), 출력회로 (63)을 통하여 공급한다.
이 송수 타이밍신호는, 기준 클럭와, 1 테이타 길이에 대응하는 소정 빗트 예를들면 8 빗트의 동기신호에서 구성된다.
제어부 (100)는, 또 제 2 의 변환기 (30)과 대응하는 위치에 설치된 제 4 변환기 (50)를 갖고 있고, 처리부 (200)의 센서계 (24)의 각 센서로부터의 검출신호가 피드 백신호로서 제 3 변환기 (40), 제 4 변환기(50), 1/0포-트 (14), 및 데이타버스 (12)를 통하여 CPU(10)에 출력된다.
또, 구동계 (210)의 각 구동부의 ON/OFF를 파악하기 위하여 신호도 동일방법으로 CPU(10)에 출력된다.
처리부 (200)의 센서계 (240)는, 플라즈마처리, 에를들면 플라즈마 에칭에 있어서 온도검출이나 압력검출등을 하기 위한 것이다.
제 3 변환기 (40)에 있어서는 먼저 각 센서로부터의 검출신호 및 각 구동부로 부터의 신호는 에를들면 랫치회로에서 이루워지는 버퍼 (41)에 비축된다.
버퍼 (41)로부터의 신호는 쉬프트레지스터 (42)에 의하여 시리얼 신호로 변환되어 출력회로(43)에 이른다.
출력회로 (43)에는 케이블 (72)이 접속되어 있고, 이 케이블에 시리얼 신호가 전송된다.
제 4 변환기 (50)에 있어서는 먼저 케이블 (72)에 전송되어온 시리얼 신호가 입력회로 (51)에 입력되어 쉬프트레지스터(52)에 이른다.
쉬프트 레지스터 (52)에서는 입력된 시리얼 신호가 병렬 신호로 변환되어서 예를들면 랫치회로에서 이루워지는 버퍼 (53)에 출력된다.
그리하여 버퍼 (53)에서의 병렬 신호가 1/0 포-트 (14) 및 데이타 버스 (12)를 통하여 CPU(10)에 이른다.
CPU(10)에서는 각 센서 및 각 구동부에서의 신호, 즉 피드 백신호에 의해서 상술한 제어신호를 출력한다.
이들 제 3 변환기 (40) 및 제 4 변환기 (50)에 관해서도 타이밍제어 회로(60)에 의해 이들의 송수신 신호의 타이밍이 제어된다.
예를 들면, 송수신의 동기를 취하기 위하여 송수 타이밍신호를 각 변환기의 쉬프트레지스터 (42) 및 (52)에 각각의 신호선 (65), 출력회로 (66), 및 신호선 (64)을 통하여 공급한다.
이와같은 제어부 (100)를 구비한 플라즈마 처리장치에 의하면, 제어부(100)에 설치된 변환기에 의하여 CPU(10)와 처리부(200)와의 사이의 데이타의 송수를 시리얼 신호로 할 수 있으므로 케이블의 갯소를 감소시킬 수 있다.
따라서, 케이블 (71),(72)을 동축 케이블등으로 구성하여 밀봉을 충분히 함으로써, 충분한 노이즈 대책을 세울 수 있다.
또, 타이밍제어회로(60)에의하여, CPU(10)에 의존치 않고 병렬 신호와 시리얼 신호와의 간에 변환할 때의 신호의 타이밍을 제어할 수 있기 때문에, CPU(10)의 부담을 감소할 수 있다.
즉, 이러한 타이밍 제어를 CPU(10)에 담당시켰을 경우에는, 각 데이타마다에 그 처음부분과 끝 부분을 나타내는 신호를 삽입할 필요가 있지만, 타이밍 제어회로 (60)를 설치함으로써 이렇게 한 것이 불필요하게되고, CPU(10)의 부답이 감소된다.
이어서, 상술한 시리얼 신호전송의 다른 형태에 관한여 설명한다.
여기에서는, 제 1 변환기 (20)의 쉬프트레지스터 (22) 부터의 시리얼 신호를 차동출력회로(24)로 부터 2 본의 도선을 가지는 케이블 (73)에 의하여 전송된다.
케이블 (73)부터의 시리얼 신호는 차동입력회로 (34)를 통하여 제 2 의 변환기 (30)의 쉬프트 레지스터에 이른다.
이와같이 하여 시리얼 신호를 전송하는 경우에는 3 도에 나타냄과 같이 제 1 신호 A 및 그 반전신호인 제 2 의 신호 B가 케이블 (73)내를 위상의 처짐없이 제 2 의 변환기 (30)측에 전송된다.
이 경우에는, 신호레벨의 High, Low의 판정을 A,B 두 신호로서 할 수 있으므로 레벨차를 3도에서 X와Y와의 차로하여 파악할 수 있고, 신호 A의 경우의 레벨차의 2배의 레벨차를 얻을 수 있다.
따라서, 만일 케이블이 노이즈를 받았다 하더라도, 오동작이 생겨나기가 극히 어렵고, 결국, 노이즈에 강한 신호전송을 할 수 있다.
또한, 이 경우의 케이블로는, 예를 들면 RS-422의 규격이 정한것을 사용할 수 있다.
다음은, 시리얼 신호전송의 또 다른 양태에 관하여 설명한다.
여기에서는, 제 1 변환기 (20)의 쉬프트레지스터 (22)로부터의 시리얼 신호가 발생소자 (25)에 의하여 전광변환(電光變換)되어 광화이버(74)에 의하여 전송된다.
광화이버 (74)로부터의 시리얼 신호는 수광소자 (35)에 의하여 광전변환되어 제 2 의 변환기(30)의 쉬프트레지스터에 이른다.
이와같이 광화이버로 신호를 전송하는 경우에는, 신호전송중에 노이즈의 영향을 받는 일이 없다.
따라서, 노이즈에 대하여 극히 강한 신호전송이 실현된다.
병렬 신호를 전송하는 경우에는 케이블의 수가 극히 많으므로 실질적으로 이와같은 광화이버에 의한 신호전송을 행할 수 없지만, 본 발명과 같이 시리얼 신호를 전송하는 경우에는 케이블수를 적게 할 수 있으므로 이와같이 광화이버에 의한 전송이 가능하게 된다.
또한, 제 3 변환기 (40)와 제 4 변환기 (50)간의 전송에 관해서도 동일한 양상으로 2 도 및 3 도와 같이하여 실시할 수 있다.
다음은, 본 발명을 적용한 플라즈마처리장치로써 마그네트론 플라즈마 에칭장치를 사용한 경우의 처리부의 1 예에 대하여 설명한다.
제 5 도는 마그네트론 에칭장치의 처리부의 1 예를 나타내는 개략 구성도이다.
처리부 (200)는, 진공챔버 (201)을 갖고 있으며, 챔버 (201)내에는 피처리체로서 웨이퍼 W을 지지하기 우한 서셉터 (202)가 설치되고, 그 위에 웨이퍼 W를 쿠론력으로 흡착시키기위해 정전짹 (203)이 설치되어 있다.
서셉터(202)는 상부 서셉터 (202a)와 하부 서셉터 (202b)를 구비하였다.
이 서셉터 (202)는 세라믹부재 (15)를 통하여 챔버 (201)의 저벽상에 설치되었고, 챔버 (201), 서셉터 (202)와는 전기적으로 절연되어 있다.
챔버 (201)에는, 그 측벽 상방에 에칭가스를 도입하기 위한 가스도입구(205)가 형성되어 있고, 측벽하부에는 챔버내를 진공시키기 위한 배기구(206)형성하였다.
챔버 (201)의 상벽은 상부 전극의 기능을 하고, 상부 서셉터(202a)는 하부전극의 기능을 하여, 이 들간에는 전계가 인가됨에 따라 에칭가스의 플라즈마가 여기된다.
또한, 이 도면에서는 상부 전극이 접지되어 있고, 하부전극은 RF캐소드가 설치되었고 전극간에는 전계와 직교하는 자계가 인가된다.
이 처리부에 있어서 구동계 (201)에 속하는 구동부로서는, 가스공급구(205)로부터 에칭가스의 공급을 ON/OFF 하기위한 밸브 (211), 배기구(206)에서 챔버내를 진공시키기 위한 드라이펌프 (212), 마그네트 (207)을 회전시키기 위한 모터 (213), 하부전극으로서 기능을 하는 상부 챔버 (202a)에 RF전력을 공급하기위한 RF전원 (215), 정전짹 (203)에 직류전력을 공급하기위한 직류전원 (217) 및 챔버 (201)내를 가열하기 위한 병렬 (218)등이 설치되어 있다.
이들은 CPU(10)로부터의 제어신호에 의하여 ON/OFF제어된다.
또, 이들 구동부로부터는 ON 상태인지 OFF 상태인지의 신호가 CPU(10)에 출력된다.
또한, RF전원 (215)에 관한 신호는 RF콘트럴 (216)을 통하여 송수된다.
또, 모터 (213)에 ON/OFF신호는 드라이버 (214)를 통하여 공급된다.
센서계 (240)에 속하는 센서로서는, 챔버 (201)내의 온도를 파악하기 위한 온도계 (241), 및 챔버 (201)내의 압력을 파악하기 위한 마노 ㅁ -터(242)등이 설치되어 있다.
이러한 마그네트론 플라즈마에칭장치의 처리부에 있어서는 챔버 (201)내를 드라이 펌프 (212)로 진공시킨후, 가스도입구 (215)에서 챔버(201)내에 에칭가스를 도입하고, RF전원 (215)에서 예를들면 13.75MHz의 고주파전력을 상부전극과 하부 전극간에 인가시키며, 회전되고 있는 영구자석(32)에 의하여 전극간에 전계와 직교하는 자장을 인가하여 마그네트론 플라즈마방전을 생기게 한다.
이것를에 의하여 웨이퍼 W의 에칭이 행해진다.
이 때의 일련의 동작을 제어부 (100)에서 제어시킨다.
이 제어부 (100)에서 제어되는 처리부 (200)의 동작을 시간경과적으로 나타내면 다음과 같이 된다.
(1) 웨이퍼캬리어에서 1 매의 피처리웨이퍼를 취출하여 로드록실 (도시하지 않음)을 통하여 챔버 (201)의 정전짹 (203)위에 재치한다.
(2) 전원 (217)을 ON으로하여 정전짹 (203)에 전압을 인가하여 웨이퍼 W을 흡착한다.
(3) 챔버 (201)가 소정력이 되도록 드라이 펌프 (212)를 0N/OFF제어한다.
(4) RF전원 (215)을 ON 상태로하고, 챔버 (201)의 상벽과 서셉터 (202)와의 사이에 고주파전력을 인가한다.
(5) 밸브 (211)을 0N(열림)으로 하고 웨이퍼W의 상방에 에칭가스를 공급한다.
(6) 웨이퍼 W의 상방에 형성된 마그네트론 플라즈마 방전의 상태를 검출하고 이것을 제어한다.
(7) 마그네트론 플라즈마 방전상태에서 플라즈마 RIE에칭의 종점을 검출하고 에칭을 종료시킨다.
(8) 에칭 종료후, 밸브 (211)를 OFF (폐)로 하고 반응가스의 공급을 정지한다.
(9) 그후, RF전원을 OFF로 하여 RF전력의 인가를 정지한다.
(10) 반응가스의 배기를 검출한 후 전원 (217)을 OFF로하여 정전짹의 전압인가를 정지한다.
(11) 처리가 끝난 웨이퍼를 로드록크실 (도시하지 않음)을 통하여 언로드한다.
(12) 다음 웨이퍼의 처리 프로그램을 실행시킨다.
이 처리부 (200)에 있어서 이와같이 에칭동작을 행하는 경우에는 회전하는 영구자석 (32)에 의하여 전극간에 존재하는 전자가 싸이크론 운동을 하고, 전자가 분자에 충돌함에 따라서 분자가 전리하는 회수가 증가 하여 10-2-10-3Torr라는 비교적 저압력에서도 1μm/min이라는 높은 에칭 속도를 얻을 수 있는 것이다.
따라서, 웨이퍼 1 매당의 처리가 단시간에 끝내고, 에칭의 신뢰성이 향상된다는 잇점이 있다.
또, 이온의 평균에너기가 낮아지기 때문에, 웨이퍼에 대한 손상도 적어진다.
또한, 본 발명은 상기 실시예에 한정되는 것이 아니고, 본 발명의 요지의 범위내에서 여러가지의 변형실시가 가능하다.
예를들면 플라즈마 처리장치로서는, 플라즈마 에칭장치에 한하지 않고, 플라즈마 퍼터, 플라즈마 CVD등, 플라즈마를 사용하여 처리를 하는 여러가지 장치에 본 발명이 적용된다.

Claims (15)

  1. 구동계(210)를 가지며, 플라즈마처리를 하는 플라즈마 처리부(200)와; 상기 플라즈마처리부의 구동계통 (220)의 동작을 제어하기 위한 제어부(100)와; 이 제어부 (100)는 상기 플라즈마 처리부로부터 이격하여 설치되고, 상기 플라즈마처리부의 구동계 (210)에 디지탈 제어신호를 출력하기 위한 제어수단(100); 상기 제어수단 (100)측에 설치된 상기 제어수단으로부터의 병렬신호를 시리얼 신호로 변환하기 위한 제 1 변환수단 (20); 상기 처리부측에 설치되어 상기 제 1 변환수단 (20)으로부터의 시리얼 신호를 병렬 신호로 변환하여 상기 처리부측에 출력하기 위한 제 2 의 변환수단 (30); 제 1 변환수단 (20)과 제 2 의 변환수단 (30)과의 사이에 시리얼 신호를 전송하기 위한 전송수단; 제 1 변환수단 (20) 및 제 2 의 변환수단 (30)의 송수신호의 타이밍을 제어하기 위한 타이밍 제어회로(60)가 있는 구동제어부(100)를 구비한 플라즈마 처리장치.
  2. 제1항에 있어서, 상기 타이밍 제어회로 (60)는 기준클럭과 변환동기 신호를 상기 제 1 및 제 2 의 변환수단에 출력하는 구동제어부(100)를 구비한 플라즈마 처리장치.
  3. 제1항에 있어서, 상기 제 1 변환수단 (20)은 병렬 신호를 랫치하는 랫치회로 (21)와, 랫치된 신호를 시리얼 신호로 변환하는 쉬프트레지스터 (22),(52)와 시리얼 신호를 출력하는 출력회로는 (23)가 있는 구동 제어부 (100)를 구비한 플라즈마 처리장치.
  4. 제3항에 있어서, 상기 출력회로 (23)와 차동출력회로 (24)를 가지며, 이 회로는 제 1 신호와, 제 1 반전신호인 제 2 의 신호를 출력하는 구동제어부 (100)를 구비한 플라즈마 처리장치.
  5. 제3항에 있어서, 상기 제 2 의 변환수단 (30)은 시리얼 신호를 입력하는 입력회로(51)와, 시리얼 신호를 병렬 신호로 변환하는 쉬프트 레지스터 (5)와, 병렬 신호를 처리부측에 출력하기 위한 드라이버(33)를 구비한 플라즈마처리장치.
  6. 제1항에 있어서, 상기 전송수단에 동축케이블이 있는 구동제어부(100)를 구비한 플라즈마 처리장치.
  7. 제1항에 있어서, 상기 전송수단에는 광화이버 (74)가 있는 구동제어부(100)를 구비한 플라즈마처리장치.
  8. 제1항에 있어서, 처리부로부터의 피드백 신호를 시리얼 신호로 변환하는 제 3 변환수단 (40)과, 상기 제 3 변환수단 (40)으로부터의 시리얼 신호를 병렬 신호로 변환하여 상기 제어수단(100)측에 출력하기 위한 제 4 변환수단 (50)과, 제 3 변환수단 (40)과 제 4 변환수단 (50)과의 사이의 시리얼 신호를 전송하기 위한 전송수단과, 제 3 변환수단 (40) 및 제 4 변환수단 (50)의 송수신호의 타이밍을 제어하기 위한 타이밍 제어회로 ()를 더 추가하여 구동제어부 (100)를 구비한 플라즈마처리장치.
  9. 제8항에 있어서, 상기 제 3 변환수단 (40)은, 처리부로부터의 피드백 신호를 받기위한 버퍼 (41)와, 버퍼 (41)로부터의 신호를 시리얼 신호로 변환하기 위한 시프트레지스터 (42)와 시리얼 신호를 출력하는 출력회로(43)가 있는 구동제어부(100)를 구비한 플라즈마처리장치.
  10. 제9항에 있어서, 상기 출력회로 (43)는 차동출력회로(34)를 가지며, 이 회로는 제 1 신호와, 제 1 반전신호인 제 2 의 신호를 출력하는 구동제어부(100)를 구비한 플라즈마처리장치.
  11. 제8항에 있어서, 상기 제 4 변환수단 (50)은, 시리얼 신호를 입력 하는 입력회로(51)와, 시리얼 신호를 병렬 신호로 변환하는 쉬프트 레지스터 (5)와, 병렬 신호를 받기 위한 버퍼 (53)가 있는 구동제어부 (100)를 구비한 플라즈마 처리장치.
  12. 제8항에 있어서, 상기 제 3 변환수단 (40)과 제 4 변환수단(50) 사이의 시리얼 신호를 전송하기 위한 전송수단에 동축 케이블이 있는 구동 제어부 (100)를 구비한 플라즈마처리장치.
  13. 제8항에 있어서, 상기 제 3 변환수단 (40)과 제 4 변환수단 (50) 사이에 시리얼 신호를 전송하기 위한 전송수단과 광화이버(74)가 있는 구동제어부 (100)를 구비한 플라즈마 처리장치.
  14. 제1항에 있어서, 상기 처리부(200)는 제어되는 구동부가 있는 구동계(210)와, 처리상태를 검출하기위한 센서가 있는 센서계(240)를 둔 구동제어부(10)를 구비한 플라즈마처리장치.
  15. 제14항에 있어서, 상기 처리부(200)는 플라즈마에칭 처리를 행하는 플라즈마처리장치.
KR1019910021331A 1990-11-30 1991-11-26 구동제어부를 구비한 플라즈마 처리장치 KR100238624B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP90-339786 1990-11-30
JP2339786A JPH04207026A (ja) 1990-11-30 1990-11-30 プラズマ処理装置

Publications (2)

Publication Number Publication Date
KR920010486A KR920010486A (ko) 1992-06-26
KR100238624B1 true KR100238624B1 (ko) 2000-01-15

Family

ID=18330796

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910021331A KR100238624B1 (ko) 1990-11-30 1991-11-26 구동제어부를 구비한 플라즈마 처리장치

Country Status (3)

Country Link
US (1) US5203945A (ko)
JP (1) JPH04207026A (ko)
KR (1) KR100238624B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5460684A (en) * 1992-12-04 1995-10-24 Tokyo Electron Limited Stage having electrostatic chuck and plasma processing apparatus using same
KR100290748B1 (ko) * 1993-01-29 2001-06-01 히가시 데쓰로 플라즈마 처리장치
KR0149392B1 (ko) * 1994-02-28 1998-12-01 이노우에 아끼라 마그네트론 플라스마 처리 시스템
US5587045A (en) * 1995-04-27 1996-12-24 International Business Machines Corporation Gettering of particles from an electro-negative plasma with insulating chuck
AU3547400A (en) * 1999-03-30 2000-11-02 Chessen Group Inc. Temperature controller for plasma processing
US6852277B2 (en) * 2000-10-02 2005-02-08 Ethicon, Inc. Sterilization system employing a switching module adapted to pulsate the low frequency power applied to a plasma
US6841124B2 (en) * 2000-10-02 2005-01-11 Ethicon, Inc. Sterilization system with a plasma generator controlled by a digital signal processor
US6447719B1 (en) * 2000-10-02 2002-09-10 Johnson & Johnson Power system for sterilization systems employing low frequency plasma
US20040262146A1 (en) * 2000-10-02 2004-12-30 Platt Robert C. Sterilization system plasma generation control
JP4657473B2 (ja) * 2001-03-06 2011-03-23 東京エレクトロン株式会社 プラズマ処理装置
DE10228905A1 (de) * 2002-06-27 2004-01-15 Robert Bosch Gmbh Verfahren und Vorrichtung zur Datenübertragung
GB2490857A (en) 2010-11-05 2012-11-21 Kratos Analytical Ltd Timing device and method
US20120244290A1 (en) 2011-03-24 2012-09-27 United Technologies Corporation Deposition Substrate Temperature and Monitoring
US9522202B1 (en) * 2013-05-07 2016-12-20 Getinge Stericool Medikal Aletler San, Ve Tic. A.S. Variable plasma generator for use with low temperature sterilizers

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4695700A (en) * 1984-10-22 1987-09-22 Texas Instruments Incorporated Dual detector system for determining endpoint of plasma etch process
JPS6218028A (ja) * 1985-07-16 1987-01-27 Toshiba Corp デイスカム装置
JPH0834205B2 (ja) * 1986-11-21 1996-03-29 株式会社東芝 ドライエツチング装置

Also Published As

Publication number Publication date
US5203945A (en) 1993-04-20
JPH04207026A (ja) 1992-07-29
KR920010486A (ko) 1992-06-26

Similar Documents

Publication Publication Date Title
KR100238624B1 (ko) 구동제어부를 구비한 플라즈마 처리장치
US5476182A (en) Etching apparatus and method therefor
US10109461B2 (en) Plasma processing method
US20200286714A1 (en) Plasma processing apparatus and method for generating plasma
KR102265228B1 (ko) 플라즈마 처리 장치
KR102279088B1 (ko) 플라즈마 처리 장치
US20040127031A1 (en) Method and apparatus for monitoring a plasma in a material processing system
KR101257359B1 (ko) 플라즈마 처리장치 및 플라즈마 처리방법
KR20050088148A (ko) 재료 처리 시스템의 감시방법 및 장치
JP3546977B2 (ja) 半導体装置の製造方法と製造装置
US6986111B2 (en) Self-diagnostic circuit of I/O circuit system
EP1009199B1 (en) Method for controlling plasma processor
US20040127030A1 (en) Method and apparatus for monitoring a material processing system
JP2010177525A (ja) プラズマ処理装置
JPH0539578A (ja) プラズマ処理装置
JPH01236629A (ja) プラズマ処理装置
US7368876B2 (en) Plasma processing apparatus
KR930001857B1 (ko) 플라즈마 처리장치 및 플라즈마 처리방법
JP3137810B2 (ja) マイクロ波プラズマ放電停止検知方法、マイクロ波プラズマ処理方法及びマイクロ波プラズマ処理装置
KR20140134613A (ko) 플라즈마 처리 장치
US20040126906A1 (en) Method and apparatus for monitoring a material processing system
JP3287041B2 (ja) プラズマ処理装置の制御方法
KR19980066302A (ko) 플라즈마 빛을 감지하기 위한 hdp cvd 설비
KR20010076954A (ko) 고주파 정합장치
JP2003318162A (ja) プラズマ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101012

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee